KR100246193B1 - 이이피롬 셀 제조방법 - Google Patents

이이피롬 셀 제조방법 Download PDF

Info

Publication number
KR100246193B1
KR100246193B1 KR1019970076634A KR19970076634A KR100246193B1 KR 100246193 B1 KR100246193 B1 KR 100246193B1 KR 1019970076634 A KR1019970076634 A KR 1019970076634A KR 19970076634 A KR19970076634 A KR 19970076634A KR 100246193 B1 KR100246193 B1 KR 100246193B1
Authority
KR
South Korea
Prior art keywords
gate
selector
forming
region
transistor
Prior art date
Application number
KR1019970076634A
Other languages
English (en)
Other versions
KR19990056628A (ko
Inventor
이기직
신봉조
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970076634A priority Critical patent/KR100246193B1/ko
Publication of KR19990056628A publication Critical patent/KR19990056628A/ko
Application granted granted Critical
Publication of KR100246193B1 publication Critical patent/KR100246193B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 EEPROM 셀 제조방법에 관한 것으로서, 반도체 기판의 활성영역에 장차 형성될 셀렉터 트랜지스터 영역과 메모리 트랜지스터 영역의 경계 부위에 필드산화막스페이서(39)를 형성하는 공정과; 셀렉터 트랜지스터의 게이트와 메모리 트랜지스터의 게이트 및 플로팅게이트를 형성한 후 필드산화막스페이서를 식각하는 공정을 포함하여 이루어진다. 이 공정에는 셀렉터 트랜지스터 영역에만 Vt 조절용 이온 주입을 하고, 셀렉터 트랜지스터의 셀렉터 게이트산화막(42)을 형성하고, 메모리 트랜지스터의 Vt 조절용 이온 주입을 하고, 메모리 트랜지스터 영역에 터널링산화막(41)을 성장시키는 공정과; 메모리 트랜지스터의 플로팅게이트 형성부(43)를 패터닝하고, 층간 절연막(44)을 형성하고, 콘트롤게이트 형성부(45)를 형성하는 공정과; 셀렉터 트랜지스터 영역을 덮고, 메모리 트랜지스터의 콘트롤게이트를 형성하기위한 포토레지스트 마스크(50)를 이용하여 메모리 트랜지스터 영역의 콘트롤게이트 형성부(45), 층간 절연막(44), 플로팅게이트 형성부(43)를 차례로 식각하여 플로팅게이트(52)와 콘트롤게이트(51)를 형성하는 공정과; 셀렉터 트랜지스터 게이트의 일부를 포함한 셀렉터 트랜지스터 영역을 덮고, 셀렉터 트랜지스터의 게이트 일부를 포함하는 셀렉터 트랜지스터 영역을 덮는 포토레지스트 마스크(54)를 이용하여 층간절연막을 비등방성 건식식각하고, 필드산화막스페이서(39)를 식각하는 공정이 포함된다.

Description

이이피롬 셀 제조방법
본 발명은 EEPROM 셀 제조방법에 관한 것으로서, 특히 셀렉터 트랜지스터와 메모리 트랜지스터 사이의 경계 영역에 필드옥사이드 스페이서를 만들어 공정중에 생길 수 있는 액티브영역의 손상을 막을 수가 있는 제조방법에 관한 것이다.
전기적으로 데이터를 프로그램하거나 지울 수 있는 ROM의 일종에 EEPROM이 있다.
종래의 EEPROM의 레이아웃은 도1과 같고, 그 등가회로는 도2와 같이 간략화 될 수 있다.
도1에서 보인 바와 같이, 액티브영역(5)이 형성되고, 메모리 트랜지스터 영역에 플로팅게이트(3)가 형성되고, 플로팅게이트 위에 콘트롤게이트(1)가 형성되고, 셀렉터 트랜지스터 형성영역에 셀렉터게이트(2)가 형성된다. 게이트들 양편에는 소오스/드레인 영역이 형성된다.
도1과 같은 레이아웃으로 만들어진 셀들은 도2와 같은 전기적인 등가회로로 표현된다. EEPROM셀은 셀렉터 트랜지스터와 메모리트랜지스터로 구성되고, 도1에서는 EEPROM 셀 4개가 배열되어 있고, 도1에는 EEPROM 셀 9개가 도시되어 있다.
이러한 메모리셀의 동작은 다음과 같다.
셀에 데이터를 프로그램할 때에는 셀렉터 트랜지스터의 소오스에 연결된 비트라인b/l 에 0V 전압을 연결하고, 셀렉터게이트sl와 콘트롤게이트wl(워드라인)에 고전압 Vpp를 인가하고 접지전극에 접지를 연결하면, 셀렉터게이트에 의하여 비트라인의 전하가 셀렉터 트랜지스터의 드레인으로 이동되고 이것은 다시 콘트롤게이트의 전압에 이끌리어 Fowler Nordheim Tunnel Mechanism 에 의하여 전자가 플로팅게이트로 침투하여 축적되게 되어 셀을 프로그램하게 된다.
셀에 데이터를 읽어 낼 때에는 비트라인에 Vcc를 가하고, 접지전극을 접지 시키고, 콘트롤게이트에는 2 내지 5V를 인가하면 소오스와 드레인 사이를 통과하는 전자가 플로팅게이트의 프로그램된 상태에 따라 차단되거나 통과하거나 하여 프로그램된 데이터가 읽히어 지게 된다.
셀에 프로그램된 데이터를 소거할 경우에는 비트라인에 Vpp를 인가하고, 셀렉터게이트에 Vpp를 인가하고, 콘트롤게이트에 접지전위를 인가하면 플로팅게이트에 축적되어 있던 전자들이 빠져 나와서 프로그램된 상태가 소거된다.
종래의 EEPROM을 제조하는 방법의 일 예로서 도3 내지 도4에서 보인 바와 같은 공정이 제안되고 있다.
먼저 기판(10)에 활성영역을 정한 다음, 포토공정으로 셀렉터 트랜지스터를 형성할 영역을 정의하고 Vt 조절용 이온 주입을 하고, 기판의 표면에 셀렉터 트랜지스터의 셀렉터 게이트산화막(11)을 형성하고, 포토공정으로 셀영역을 정의하고 메모리 트랜지스터의 Vt 조절용 이온 주입을 하고, 메모리 트랜지스터 영역의 산화막(11)을 제거한다.
이어서 포토공정에서 사용된 포토레지스트 마스크를 제거하고 표면을 깨끗이 세척한 후, 셀영역에 터널링산화막(12)을 약 100Å정도 성장시킨다. 다음에는 플로팅게이트용 폴리실리콘을 증착하고 셀렉터 트랜지스터의 게이트(13')와 메모리 트랜지스터의 플로팅게이트 형성부(13)를 패터닝한다.
다음에는 LDD 형성용 이온 주입을 한 다음 전면에 층간 절연막(14)을 형성한다. 이 절연막은 처음에는 실리콘산화막을 하고, 그 위에 실리콘 질화막을 형성한 다음 표면에 산화막을 형성시켜서 O-N-O 구조가 되게 하면 좋다.
이렇게 한 후, 주변회로에서 필요한 Vt 조절용 이온주입 공정을 진행하고, 포토공정으로 셀렉터 트랜지스터의 게이트를 기준으로 하여 주변 영역의 O-N-O 절연막을 제거한다.
다음에는 전면에 콘트롤게이트용 폴리실리콘을 증착한 후, 포토공정으로 포토레지스트 마스크(15)를 형성하고, 이 마스크를 이용하여 폴리실리콘을 식각하여 셀영역에 콘트롤게이트 형성부(16)를 형성한다.
도4에 보인 바와 같이, 셀렉터 트랜지스터를 덮고, 메모리 트랜지스터의 콘트롤게이트를 형성하기위한 포토레지스트 마스크(17)를 만들고, 이 마스크를 이용하여 셀영역의 콘트롤게이트 형성부(16)의 폴리실리콘을 식각하고, 이어서 O-N-O 층간 절연막을 식각하고, 플로팅게이트 형성부(13)를 식각하여 플로팅게이트(19)와 콘트롤게이트(18)를 형성한다.
다음에는 소오스/드레인 영역들을 형성하기위한 이온주입 사이드월 형성 등의 공정과 기타 후속공정들이 진행된다.
이상 설명한 종래의 제조방법에서는 메모리 트랜지스터의 콘트롤게이트 형성을 위하여 폴리실리콘을 증착한 후 셀렉터 트랜지스터 영역의 폴리실리콘을 모두 제거한다. 그리고 메모리 트랜지스터 영역에 한하여 콘트롤게이트 식각 및 플로팅게이트 건식각을 한다. 위와 같은 공정을 진행 할 경우 셀렉터 트랜지스터와 메모리 트랜지스터 사이 경계 부분에 원하지 않는 폴리실리콘 띄가 발생될 수 있다.
이 문제를 해결하기 위하여 셀렉터 트랜지스터 영역의 폴리실리콘을 제거하는 동안 메모리 트랜지스터 영역을 포토레지스트로 가려 주고 메모리 트랜지스터 영역을 식각할 때는 셀렉터 트랜지스터영역을 포토레지스트로 가려 주는데, 이 때 어느 정도의 마진이 필요하고, 그래서 적정한 마진을 주고 있다. 그러나 이 마진을 준 부분(A로 표시된 부분)은 콘트롤게이트와 플로팅게이트 스택 에치를 하는 중에 플로팅게이트 에치하는 동안 활성영역의 실리콘이 노출 된 상태로 되어 기판의 손상이 발생된다.
구체적으로 설명하면, 이온 주입 공정 후 형성되는 정션 프로파일이 완만하지 못하여 인가되는 전압의 전계가 불안전한 정션 부분에 집중되어 정션 브렉다운이 쉽게 일어날 수 있으며, 정션 면이 일정하지 못하게 되어 실리콘 격자 구조 결함이 생길 수 있으며, 이로 인하여 콘택 저항 증가 원인이 되기도 한다.
본 발명은 이러한 종래의 방법이 가지는 문제점을 해결하기 위하여 메모리 트랜지스터 영역과 셀렉터 트랜지스터 영역 사이에 발생이 우려되는 폴리실리콘 띄를 없애기 위하여 마진을 주는 즉 오버랩 되게 에치할 때 발생되는 액티브영역의 손상을 방지하기 위하여 필드옥사이드 스페이스를 이용한다. 그리고 이 필드옥사이드 스페이스는 나중에 제거되고 이온 주입되어 소오스/드레인 영역이 형성된다.
본 발명은 반도체 기판의 활성영역에 장차 형성될 셀렉터 트랜지스터 영역과 메모리 트랜지스터 영역의 경계 부위에 필드산화막스페이서를 형성하는 공정과; 셀렉터 트랜지스터의 게이트와 메모리 트랜지스터의 게이트 및 플로팅게이트를 형성한 후 필드산화막스페이서를 식각하는 공정을 포함하여 이루어지는 EEPROM 셀 제조방법을 제공하려는 것이다.
구체적으로는 셀렉터 트랜지스터 영역에만 Vt 조절용 이온 주입을 하고, 셀렉터 트랜지스터의 셀렉터 게이트산화막을 형성하고, 메모리 트랜지스터의 Vt 조절용 이온 주입을 하고, 메모리 트랜지스터 영역에 터널링산화막을 성장시키는 공정과; 메모리 트랜지스터의 플로팅게이트 형성부를 패터닝하고, 층간 절연막을 형성하고, 콘트롤게이트 형성부를 형성하는 공정과; 셀렉터 트랜지스터 영역을 덮고, 메모리 트랜지스터의 콘트롤게이트를 형성하기위한 포토레지스트 마스크를 이용하여 메모리 트랜지스터 영역의 콘트롤게이트 형성부, 층간 절연막, 플로팅게이트 형성부를 차례로 식각하여 플로팅게이트와 콘트롤게이트를 형성하는 공정과; 셀렉터 트랜지스터 게이트의 일부를 포함한 셀렉터 트랜지스터 영역을 덮고, 셀렉터 트랜지스터의 게이트 일부를 포함하는 셀렉터 트랜지스터 영역을 덮는 포토레지스트 마스크를 이용하여 층간절연막을 비등방성 건식식각하고, 필드산화막스페이서를 식각하는 공정이 포함되는 셀 제조방법을 제공하려는 것이다.
도1 및 도2는 일반적인 EEPROM 셀의 레이아웃과 개략적인 등가회로이다.
도3 및 도4는 종래의 이이피롬 제조방법을 설명하기위한 셀 일부의 단면을 보인 단면도이다.
도5 내지 도7은 본 발명의 EEPROM 제조방법을 설명하기위하여 셀 일부의 단면을 보이 단면도들이다.
도5 내지 도7은 본 발명의 공정 단계를 대체로 설명하기위하여 보인 단면도들이다.
본 발명은 도5에서 보인 바와 같이, 활성영역과 필드영역이 구분되어 있는 반도체 기판(40)의 활성영역에 장차 형성될 셀렉터 트랜지스터 영역과 메모리 트랜지스터 영역의 경계 부위에 LOCOS(Local Oxidation of Silicon)산화막스페이서(39)를 형성한다.
다음에는 포토공정으로 셀렉터 트랜지스터를 형성할 영역을 정의하고, 셀렉터 트랜지스터 형성영역에만 Vt 조절용 이온 주입을 하고, 기판의 표면에 셀렉터 트랜지스터의 셀렉터 게이트산화막(42)을 형성하고, 포토공정으로 메모리 트랜지스터 형성영역을 정의하고, 메모리 트랜지스터의 Vt 조절용 이온 주입을 하고, 메모리 트랜지스터 영역에 있는 셀렉터 트랜지스터의 게이트산화막(42)을 제거한다.
이어서 포토공정에서 사용된 포토레지스트 마스크를 제거하고 표면을 깨끗이 세척한 후, 셀영역에 터널링산화막(41)을 약 100Å정도 성장시킨다. 다음에는 플로팅게이트용 폴리실리콘을 증착하고 셀렉터 트랜지스터의 게이트(46)와 메모리 트랜지스터의 플로팅게이트 형성부(43)를 패터닝한다.
다음에는 LDD 형성용 이온 주입을 한 다음 전면에 층간 절연막(44)을 형성한다. 이 절연막은 처음에는 실리콘산화막을 하고, 그 위에 실리콘 질화막을 형성한 다음 표면에 산화막을 형성시켜서 O-N-O 구조가 되게 하면 좋다.
이렇게 한 후, 주변회로에서 필요한 Vt 조절용 이온주입 공정을 진행하고, 포토공정으로 셀렉터 트랜지스터의 게이트를 기준으로 하여 주변 영역의 O-N-O 절연막(44)을 제거한다.
다음에는 전면에 콘트롤게이트용 폴리실리콘을 증착한 후, 포토공정으로 포토레지스트 마스크(45)를 형성하고, 이 마스크를 이용하여 폴리실리콘을 식각하여 셀영역에 콘트롤게이트 형성부(45)를 형성한다.
이렇게 한 후 도6에서 보인 바와 같이, 셀렉터 트랜지스터 영역을 덮고, 메모리 트랜지스터의 콘트롤게이트를 형성하기위한 포토레지스트 마스크(50)를 만들고, 이 마스크를 이용하여 메모리 트랜지스터 영역의 콘트롤게이트 형성부(45)의 폴리실리콘을 식각하고, 이어서 O-N-O 층간 절연막(44)을 식각하고, 플로팅게이트 형성부(43)를 식각하여 플로팅게이트(52)와 콘트롤게이트(51)를 형성한다. 이 때의 식각 정지층은 터널링산화막(41)으로 하여 식각 공정을 진행한다.
다음에는 도7에서 보인 바와 같이, 포토공정으로 셀렉터 트랜지스터 게이트의 일부를 포함한 셀렉터 트랜지스터 영역을 덮고, 셀렉터 트랜지스터의 게이트 일부를 포함하는 셀렉터 트랜지스터 영역을 덮는 포토레지스트 마스크(54)를 형성하고, 이 마스크(54)를 이용하여 O-N-O(44)를 비등방성 건식식각하고, 필드산화막스페이서(39)를 식각한다. 이렇게 한 후 이온주입하여 소오스/드레인 영역들을 형성한다. 예로서 먼저 LDD 형성용 이온을 주입하고, 게이트들의 측벽에 산화막 스페이스를 형성한 후 고농도로 이온주입하여 소오스/드레인 영역을 형성한다.
이후에는 일반적인 공정이 진행된다.
이렇게 형성된 본 발명의 셀도 도1과 같은 레이아웃을 가지고, 그 등가 회로도 도2에 표시된 것과 같으며, 동작 또한 같다.
본 발명의 효과는 고 신뢰성을 가진 셀을 구현 할 수가 있다. 즉 셀렉터 트랜지스터와 메모리 트랜지스터 사이의 경계 영역에 필드옥사이드 스페이서(39)를 만들어 놓음으로서 공정중에 생길 수 있는 액티브영역의 손상을 막을 수가 있다.

Claims (2)

  1. EEPROM 셀 제조방법에 있어서,
    반도체 기판의 활성영역에 장차 형성될 셀렉터 트랜지스터 영역과 메모리 트랜지스터 영역의 경계 부위에 필드산화막스페이서(39)를 형성하는 공정과;
    셀렉터 트랜지스터의 게이트와 메모리 트랜지스터의 게이트 및 플로팅게이트를 형성한 후 필드산화막스페이서를 식각하는 공정을 포함하여 이루어지는 이이피롬 셀 제조방법.
  2. EEPROM 셀 제조방법에 있어서,
    반도체 기판의 활성영역에 장차 형성될 셀렉터 트랜지스터 영역과 메모리 트랜지스터 영역의 경계 부위에 필드산화막스페이서(39)를 형성하는 공정과;
    셀렉터 트랜지스터 영역에만 Vt 조절용 이온 주입을 하고, 셀렉터 트랜지스터의 셀렉터 게이트산화막(42)을 형성하고, 메모리 트랜지스터의 Vt 조절용 이온 주입을 하고, 메모리 트랜지스터 영역에 터널링산화막(41)을 성장시키는 공정과;
    메모리 트랜지스터의 플로팅게이트 형성부(43)를 패터닝하고, 층간 절연막(44)을 형성하고, 콘트롤게이트 형성부(45)를 형성하는 공정과;
    셀렉터 트랜지스터 영역을 덮고, 메모리 트랜지스터의 콘트롤게이트를 형성하기위한 포토레지스트 마스크(50)를 이용하여 메모리 트랜지스터 영역의 콘트롤게이트 형성부(45), 층간 절연막(44), 플로팅게이트 형성부(43)를 차례로 식각하여 플로팅게이트(52)와 콘트롤게이트(51)를 형성하는 공정과;
    셀렉터 트랜지스터 게이트의 일부를 포함한 셀렉터 트랜지스터 영역을 덮고, 셀렉터 트랜지스터의 게이트 일부를 포함하는 셀렉터 트랜지스터 영역을 덮는 포토레지스트 마스크(54)를 이용하여 층간절연막을 비등방성 건식식각하고, 필드산화막스페이서(39)를 식각하는 공정을 포함하여 이루어지는 것이 특징이 이이피롬 셀 제조방법.
KR1019970076634A 1997-12-29 1997-12-29 이이피롬 셀 제조방법 KR100246193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970076634A KR100246193B1 (ko) 1997-12-29 1997-12-29 이이피롬 셀 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970076634A KR100246193B1 (ko) 1997-12-29 1997-12-29 이이피롬 셀 제조방법

Publications (2)

Publication Number Publication Date
KR19990056628A KR19990056628A (ko) 1999-07-15
KR100246193B1 true KR100246193B1 (ko) 2000-03-15

Family

ID=19529297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970076634A KR100246193B1 (ko) 1997-12-29 1997-12-29 이이피롬 셀 제조방법

Country Status (1)

Country Link
KR (1) KR100246193B1 (ko)

Also Published As

Publication number Publication date
KR19990056628A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR0166840B1 (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법
US5284785A (en) Diffusionless source/drain conductor electrically-erasable, electrically-programmable read-only memory and methods for making and using the same
US5108939A (en) Method of making a non-volatile memory cell utilizing polycrystalline silicon spacer tunnel region
EP0699344B1 (en) EEPROM memory cell
KR0150048B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
US7553725B2 (en) Nonvolatile memory devices and methods of fabricating the same
KR0168155B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR100189222B1 (ko) 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법
KR100348311B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US6248629B1 (en) Process for fabricating a flash memory device
JP4252637B2 (ja) 不輝発性メモリ装置の製造方法
US6025229A (en) Method of fabricating split-gate source side injection flash memory array
US6916708B2 (en) Method of forming a floating gate for a stacked gate flash memory device
KR100361391B1 (ko) 비휘발성 반도체 디바이스 및 그 제조 방법
KR100196594B1 (ko) 불휘발성 반도체 기억 장치의 메모리 셀의 형성 방법
KR100246193B1 (ko) 이이피롬 셀 제조방법
KR100376864B1 (ko) 반도체장치의 비휘발성 메모리소자 및 그 제조방법
KR100215888B1 (ko) 플래쉬 메모리 제조방법
JPH0855923A (ja) 半導体メモリ素子の製造方法
JP3807633B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR19990055404A (ko) 이이피롬 셀 및 그 제조방법
KR100383083B1 (ko) 저전압 구동 플래쉬 메모리 및 그 제조 방법
KR100205786B1 (ko) 반도체 장치의 제조 방법
KR20040054342A (ko) 저전압 구동 플래쉬 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee