KR100243012B1 - 반도체 소자의 트랜치구조 형성방법 - Google Patents

반도체 소자의 트랜치구조 형성방법 Download PDF

Info

Publication number
KR100243012B1
KR100243012B1 KR1019970021200A KR19970021200A KR100243012B1 KR 100243012 B1 KR100243012 B1 KR 100243012B1 KR 1019970021200 A KR1019970021200 A KR 1019970021200A KR 19970021200 A KR19970021200 A KR 19970021200A KR 100243012 B1 KR100243012 B1 KR 100243012B1
Authority
KR
South Korea
Prior art keywords
trench structure
etching
trench
semiconductor device
forming
Prior art date
Application number
KR1019970021200A
Other languages
English (en)
Other versions
KR19980085202A (ko
Inventor
김한수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970021200A priority Critical patent/KR100243012B1/ko
Publication of KR19980085202A publication Critical patent/KR19980085202A/ko
Application granted granted Critical
Publication of KR100243012B1 publication Critical patent/KR100243012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 트랜치구조 형성방법에 관한 것으로, 종래 반도체 소자의 트랜치구조 형성방법은 한 번의 트랜치식각공정으로 깊은 트랜치구조를 형성함으로써, 트랜치식각공정의 부산물(polymer)이 트랜치구조의 하부에 누적되어도 식각 부산물을 제거하는데 한계가 있어 염원하는 깊은 트랜치구조를 제조할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 다단계의 트랜치식각으로 깊은 트랜치구조를 형성하며, 상기 다단계의 트랜치 식각공정간에 식각 부산물을 제거하는 단계를 포함하여 깊은 트랜치구조 형성시 식각 부산물이 잔존하지 않아 염원하는 깊은 트랜치구조를 형성할 수 있는 효과가 있다.

Description

반도체 소자의 트랜치구조 형성방법
본 발명은 반도체 소자의 트랜치구조 형성방법에 관한 것으로, 특히 다단계의 트랜치식각공정과 상기 다단계의 트랜치식각공정의 사이에 식각의 부산물을 제거하는 단계를 포함하여 깊은 트랜치구조를 형성하는데 적당하도록 한 반도체 소자의 트랜치구조 형성방법에 관한 것이다.
일반적으로, 반도체 소자 제조공정에 있어서, 트랜치구조는 각 소자간의 분리, 또는 고집적화에 따른 소자의 집적도 향상을 위해 주로 사용된다. 이러한 트랜치구조를 형성하기 위한 종래의 기술은 산화막을 식각 마스크로 하여 식각 가스를 이용하여 한 단계의 식각공정으로 트랜치구조를 형성하였으며, 이와 같은 종래 반도체 소자의 트랜치구조 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1c는 종래 반도체 소자의 트랜치구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착하고, 그 산화막(2)의 상부에 감광막(3)을 도포한후, 상기 감광막(3)을 노광 및 식각하여 트랜치구조 패턴을 형성하는 단계(도1a)와; 상기 트랜치구조 패턴이 형성된 감광막(3)을 식각마스크로 하는 식각공정으로 산화막(2)에 트랜치구조 패턴을 형성하고, 상기 감광막(3)을 제거하는 단계(도1b)와; 상기 트랜치구조 패턴이 형성된 산화막(2)을 식각마스크로 하는 트랜치식각공정으로 상기 기판(1)에 깊은 트랜치구조를 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같이 구성되는 종래 반도체 소자의 트랜치구조 형성방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착한다. 이때의 산화막(2)은 열산화막 또는 화학증착 산화막을 사용한다. 또한, 상기 산화막(2)의 상부에 감광막(3)을 도포한다음, 사진 식각공정으로 트랜치구조 패턴을 형성한다.
그 다음, 도1b에 도시한 바와 같이 상기 트랜치구조 패턴이 형성된 감광막(3)을 식각 마스크로 하는 비등방성식각으로 산화막(2)을 식각하여, 그 산화막(2)에 트랜치구조 패턴을 형성한 후, 상기 감광막(3)을 제거한다.
그 다음, 도1c에 도시한 바와 같이 상기 트랜치구조 패턴이 형성된 산화막(2)을 식각 마스크로 하는 트랜치 식각공정으로 기판(1)에 깊은 트랜치구조를 형성하여 제조공정을 완료하고, 이후의 공정에서 제조된 트랜치구조를 응용하여 분리구조 또는 소자의 다른 패턴을 제조하게 된다.
상기 식각 부산물의 발생원인은 식각 가스와 기판(1)이 완전히 반응되지 않아 생기는 경우(Cl계통)와, 기판(1)이 식각 가스와 반응후 완전히 배기가 되지 않아 패턴에 남는 경우(C계통)가 있다.
그러나, 상기와 같은 종래 반도체 소자의 트랜치구조 형성방법은 한 번의 트랜치식각공정으로 깊은 트랜치구조를 형성함으로써, 트랜치 식각공정의 부산물(polymer)이 트랜치구조의 하부에 누적되어도 식각 부산물을 제거하는데 한계가 있어 염원하는 깊은 트랜치구조를 제조할 수 없는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 트랜치구조의 하부에 식각공정의 부산물이 누적됨을 방지하여 염원하는 깊은 트랜치구조를 형성하는 반도체 소자의 트랜치구조 형성방법의 제공에 그 목적이 있다.
도1a 내지 도1c는 종래 반도체 소자의 트랜치구조 제조공정 수순단면도.
도2a 내지 도2h는 본 발명에 의한 반도체 소자의 트랜치구조 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판2:열산화막
3:감광막
상기와 같은 목적은 다단계로 트랜치 식각공정을 수행하고, 상기 다단계의 트랜치 식각공정의 사이에 식각 부산물을 제거하는 공정을 포함시킴으로써 달성되는 것으로, 이와 같은 본 발명 반도체 소자의 트랜치구조 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2h는 본 발명 반도체 소자의 트랜치구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 열산화막(2)을 증착하고, 상기 열산화막(2)의 상부에 감광막(3)을 증착한 후, 상기 감광막(3)에 사진식각공정을 이용한 트랜치구조 패턴을 형성하는 단계(도2a)와; 상기 감광막(3)을 식각 마스크로 하는 비등방성식각으로 열산화막(2)에 트랜치구조 패턴을 형성하는 단계(도2b)와; 상기 열산화막(2)을 식각마스크로 하는 트랜치식각으로 기판(1)에 얕은 트랜치구조를 형성하는 단계(도2c)와; 상기 트랜치식각으로 기판(1)에 형성한 얕은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하는 단계(도2d)와; 상기 얕은 트랜치구조를 트랜치식각하여 중간 깊이의 트랜치구조를 형성하는 단계(도2e)와; 상기 중간 깊이의 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하는 단계(도2f)와; 상기 중간 깊이의 트랜치구조를 트랜치식각하여 깊은 트랜치구조를 형성하는 단계(도2g)와; 상기 형성된 깊은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하는 단계(도2h)로 이루어진다.
이하, 상기와 같이 구성된 본 발명 반도체 소자의 트랜치구조 형성방법을 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 열산화막(2)을 1~1.5
Figure kpo00001
m로 증착하고, 상기 열산화막(2)의 상부에 감광막(3)을 증착한 후, 상기 감광막(3)에 사진식각공정을 이용한 트랜치구조 패턴을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 감광막(3)을 식각 마스크로 하는 비등방성식각으로 열산화막(2)에 트랜치구조 패턴을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 열산화막(2)을 식각마스크로 하는 트랜치식각으로 기판(1)에 얕은 트랜치구조를 형성한다. 이때 얕은 트랜치구조의 깊이는 염원하는 깊은 트랜치구조의 깊이에 약 30%에 해당하는 깊이로 식각하며, 사용하는 식각가스는 Cl2:N2:SF6=10:1:1을 사용한다.
그 다음, 도2d에 도시한 바와 같이 상기 트랜치식각으로 기판(1)에 형성한 얕은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거한다. 이때, 식각 부산물의 제거에 사용되는 식각가스는 O2와 CF4를 10대 1의 비로 혼합하여 사용한다. 이때 사용되는 식각가스에 의해 상기 열산화막(2)은 100~500
Figure kpo00002
이 식각 된다.
그 다음, 도2e는 상기 얕은 트랜치구조를 트랜치식각하여 중간 깊이의 트랜치구조를 형성한다. 이때 중간 깊이의 트랜치구조는 염원하는 깊은 트랜치구조의 깊이에 70%에 해당하도록 형성하며, 식각 가스는 Cl2, N2및 SF6의 비를 상기 얕은 트랜치구조형성단계와 동일하게 10:1:1의 비인 것을 사용한다.
그 다음, 도2f에 도시한 바와 같이 상기 중간 깊이의 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거한다.
그 다음, 도2g에 도시한 바와 같이 상기 중간 깊이의 트랜치구조를 트랜치식각하여 염원하는 깊은 트랜치구조를 형성한다. 이때 또한 식각 가스는 Cl2, N2및 SF6의 비는 10:1:1로 사용한다.
그 다음, 도2h에 도시한 바와 같이 상기 형성된 깊은 트랜치구조의 측면 및 하부에 누적된 식각 부산물을 제거하여 반도체 소자의 트랜치구조 제조공정을 완료한다.
상기한 바와 같이 본 발명 반도체 소자의 트랜치구조 형성방법은 다단계의 트랜치식각으로 깊은 트랜치구조를 형성하며, 상기 다단계의 트랜치 식각공정간에 식각 부산물을 제거하는 단계를 포함하여 깊은 트랜치구조 형성시 식각 부산물이 잔존하지 않아 염원하는 깊은 트랜치구조를 형성할 수 있는 효과가 있다.

Claims (3)

  1. 소정의 식각가스를 이용하여 기판을 소정 깊이씩 다단계로 트랜치식각하는 식각공정단계와; 상기 다단계의 식각공정간에 소정의 식각가스를 사용하여 식각의 부산물을 제거하는 부산물 제거단계를 포함하여 된 것을 특징으로 하는 반도체 소자의 트랜치구조 형성방법.
  2. 제 1항에 있어서, 식각공정단계에서 사용하는 식각가스는 Cl2, N2및 SF6를 10:1:1의 비로 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 트랜치구조 형성방법.
  3. 제 1항에 있어서, 부산물 제거단계에서 사용하는 식각가스는 O2와 CF4를 10대 1의 비로 혼합하여 사용하는 것을 특징으로 하는 반도체 소자의 트랜치구조 형성방법.
KR1019970021200A 1997-05-28 1997-05-28 반도체 소자의 트랜치구조 형성방법 KR100243012B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970021200A KR100243012B1 (ko) 1997-05-28 1997-05-28 반도체 소자의 트랜치구조 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970021200A KR100243012B1 (ko) 1997-05-28 1997-05-28 반도체 소자의 트랜치구조 형성방법

Publications (2)

Publication Number Publication Date
KR19980085202A KR19980085202A (ko) 1998-12-05
KR100243012B1 true KR100243012B1 (ko) 2000-02-01

Family

ID=19507464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021200A KR100243012B1 (ko) 1997-05-28 1997-05-28 반도체 소자의 트랜치구조 형성방법

Country Status (1)

Country Link
KR (1) KR100243012B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102168172B1 (ko) * 2014-05-23 2020-10-20 삼성전자주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR19980085202A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
CN112408314A (zh) 一种多层掩膜分步刻蚀方法
KR20000048483A (ko) 마이크로기계에 사용되는 반도체기판 표면을 형성하는 다중 ｌｏｃｏｓ 공정방법
KR100243012B1 (ko) 반도체 소자의 트랜치구조 형성방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR101503535B1 (ko) 반도체 장치의 제조 방법
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
KR100955927B1 (ko) 반도체소자의 미세패턴 형성방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
US5776816A (en) Nitride double etching for twin well align
KR19990003538A (ko) 반도체 소자의 제조방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR19980057105A (ko) 반도체 장치의 콘택홀 형성방법
KR100320445B1 (ko) 반도체장치의트렌치형성방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
KR20080018422A (ko) 반도체 장치 형성 방법
KR100237797B1 (ko) 깊은 트랜치를 갖는 반도체 소자의 제조방법
KR20000031235A (ko) 반도체소자의 패턴 형성방법
KR100382548B1 (ko) 반도체 소자의 제조방법
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
JPH04155816A (ja) 半導体装置の製造方法
KR100197657B1 (ko) 반도체 소자의 미세 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee