KR100239399B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100239399B1
KR100239399B1 KR1019970022963A KR19970022963A KR100239399B1 KR 100239399 B1 KR100239399 B1 KR 100239399B1 KR 1019970022963 A KR1019970022963 A KR 1019970022963A KR 19970022963 A KR19970022963 A KR 19970022963A KR 100239399 B1 KR100239399 B1 KR 100239399B1
Authority
KR
South Korea
Prior art keywords
etching
semiconductor device
layer
photoresist pattern
target layer
Prior art date
Application number
KR1019970022963A
Other languages
English (en)
Other versions
KR19990000218A (ko
Inventor
윤연현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970022963A priority Critical patent/KR100239399B1/ko
Publication of KR19990000218A publication Critical patent/KR19990000218A/ko
Application granted granted Critical
Publication of KR100239399B1 publication Critical patent/KR100239399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 포토레지스트를 이용한 식각 공정을 단순화하고 식각 프로파일을 정확하게 할 수 있는 반도체 소자의 제조 방법에 관한 것으로, 반도체 기판상에 식각 대상층을 형성하는 공정과,상기 식각 대상층상에 소정의 포토레지스트 패턴층을 형성하는 공정과,상기 수직한 프로파일을 갖는 포토레지스트 패턴층을 완만한 경사를 갖도록 열처리하는 공정과,상기 포토레지스트 패턴층을 마스크로 하여 식각 대상층을 이방성 식각 공정으로 선택적으로 제거하는 공정을 포함하여 이루어진다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 포토레지스트를 이용한 식각 공정을 단순화하고 식각 프로파일을 정확하게 할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 공정에 관하여 설명하면 다음과 같다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 공정 단면도이다.
종래 기술의 반도체 소자의 포토/에치 방법은 먼저, 도 1a에서와 같이, 반도체 기판(1)상에 산화막 또는 질화막 등의 식각 대상층(2)을 형성한다.
이어, 도 1b에서와 같이, 상기의 식각 대상층(2)상에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 소정의 포토레지스트 패턴층(3)을 형성한다.
그리고 도 1c에서와 같이, 상기의 포토레지스트 패턴층(3)이 형성된 웨이퍼를 식각 대상층(2)의 에천트(Etchant)가 담겨 있는 배스(Bath)에 넣어 상기의 식각 대상층(2)을 선택적으로 식각한다. 이때, 상기의 식각 공정은 등방성 식각이므로 식각 프로파일은 도 1c에서와 같다.
이어, 도 1d에서와 같이, 상기의 등방성 식각된 식각 대상층(2)을 플라즈마를 이용한 이방성 식각 공정으로 선택적으로 제거한다.
그리고 도 1e에서와 같이, 마스크로 사용된 포토레지스트 패턴층(3)을 제거한다.
이어, 도 1f에서와 같이, 등방성 및 이방성 식각된 식각 대상층(2)을 열처리 공정 및 표면 식각 공정으로 슬로프한 형상의 패턴층을 형성한다.
이와 같은 종래 기술의 반도체 소자의 식각 공정에서는 도 1f에서와 같은 슬로프한 형상을 갖도록 식각 대상층을 식각하기 위해서는 습식 식각 →건식 식각→ 열처리→ 등의 공정을 진행한다.
이와 같은 종래 기술의 반도체 소자의 제조 방법에 있어서는 식각 대상층을 곡선 형태로 식각하기 위해서 여러 공정을 거쳐야 하므로 전체 공정이 복잡해지고 이에 따른 공정 진행시에 웨이퍼에 가해지는 스트레스에 의한 소자 열화의 문제점을 갖고 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 제조 공정의 문제점을 해결하기 위하여 안출한 것으로, 포토레지스트를 이용한 식각 공정을 단순화하고 식각 프로파일을 정확하게 할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1f는 종래 기술의 반도체 소자의 공정 단면도
도 2a내지 도 2f는 본 발명에 따른 반도체 소자의 공정 단면도
* 도면의 주요 부분에 대한 부호의 설명
21. 반도체 기판 22. 식각 대상층
23. 포토레지스트 패턴층
식각 공정을 단순화한 본 발명의 반도체 소자의 제조 방법은 반도체 기판상에 식각 대상층을 형성하는 공정과, 상기 식각 대상층상에 소정의 포토레지스트 패턴층을 형성하는 공정과, 상기 수직한 프로파일을 갖는 포토레지스트 패턴층을 완만한 경사를 갖도록 열처리하는 공정과, 상기 포토레지스트 패턴층을 마스크로 하여 식각 대상층을 이방성 식각 공정으로 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2f는 본 발명에 따른 반도체 소자의 공정 단면도이다.
본 발명에 따른 반도체 소자의 포토/에치 방법은 먼저, 도 2a에서와 같이, 반도체 기판(21)상에 산화막 또는 질화막 등의 식각 대상층(22)을 형성한다.
이어, 도 2b에서와 같이, 상기의 식각 대상층(22)상에 포토레지스트를 도포하고 선택적으로 노광 및 현상하여 소정의 포토레지스트 패턴층(23)을 형성한다.
그리고 도 2c에서와 같이, 상기의 포토레지스트 패턴층(23)이 형성된 웨이퍼를 110℃∼150℃의 온도로 열처리하여 상기 수직한 프로파일을 갖는 포토레지스트 패턴층(23)을 완만한 경사를 갖도록 한다. 이때, 포토레지스트 패턴층(23)의 경사정도는 열처리 온도와 포토레지스트의 두께에 비례하고 포토레지스트의 구성 성분과 유관하다. 이와 같은 조건들을 조정하면 디바이스 마다 그 특성에 적합한 경사를 갖도록 할 수 있다.
이어, 도 2d 그리고 도 2e에서와 같이, 상기의 슬로프해진 포토레지스트 패턴층(23)을 마스크로 하여 식각 대상층(22)을 플라즈마를 이용한 이방성 식각 공정으로 선택적으로 제거한다.
그리고 도 2f에서와 같이, 마스크로 사용된 포토레지스트 패턴층(23)을 제거 하여 슬로프한 형상의 식각 패턴층을 형성한다.
이와 같은 본 발명의 반도체 소자의 식각 공정에서는 도 2f에서와 같은 슬로프한 형상을 갖도록 식각 대상층을 식각하기 위해서는 [열처리 →건식 식각]의 공정만을 진행한다.
이와 같은 본 발명의 반도체 소자의 제조 방법은 [열처리 →건식 식각]의 공정만으로 식각 대상층을 슬로프한 경사를 갖도록 패터닝할 수 있어 공정을 단순화하는 효과가 있다.

Claims (4)

  1. 반도체 기판상에 식각 대상층을 형성하는 공정과,
    상기 식각 대상층상에 소정의 포토레지스트 패턴층을 형성하는 공정과,
    상기 수직한 프로파일을 갖는 포토레지스트 패턴층을 완만한 경사를 갖도록 열처리하는 공정과,
    상기 포토레지스트 패턴층을 마스크로 하여 식각 대상층을 이방성 식각 공정으로 선택적으로 제거하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 식각 대상층은 산화막 또는 질화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 포토레지스트 패턴층을 슬로프하게 하기 위한 열처리 공정은 110℃∼150℃의 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 식각 대상층의 이방성 식각 공정은 플라즈마를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019970022963A 1997-06-03 1997-06-03 반도체 소자의 제조 방법 KR100239399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970022963A KR100239399B1 (ko) 1997-06-03 1997-06-03 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022963A KR100239399B1 (ko) 1997-06-03 1997-06-03 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990000218A KR19990000218A (ko) 1999-01-15
KR100239399B1 true KR100239399B1 (ko) 2000-01-15

Family

ID=19508506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022963A KR100239399B1 (ko) 1997-06-03 1997-06-03 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100239399B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124810B1 (ko) * 2009-09-04 2012-03-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124810B1 (ko) * 2009-09-04 2012-03-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법

Also Published As

Publication number Publication date
KR19990000218A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US4292156A (en) Method of manufacturing semiconductor devices
KR100340879B1 (ko) 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법
KR100239399B1 (ko) 반도체 소자의 제조 방법
EP0227189A2 (en) Method of manufacturing a thin conductor device
KR20010107707A (ko) Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법
KR100253392B1 (ko) 반도체 소자의 배선 형성 방법
JP2817226B2 (ja) 半導体装置の製造方法
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR0134858B1 (ko) 반도체 소자의 콘택홀 형성방법
KR910006544B1 (ko) 접속창 형성방법
KR0135053B1 (ko) 미세형상 형성방법
KR0140730B1 (ko) 반도체 소자의 미세콘택 형성방법
KR0149229B1 (ko) 반도체 소자 격리방법
KR100266652B1 (ko) 반도체 소자의 트윈 웰 형성방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR100187667B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR0140636B1 (ko) 반도체장치의 얼라인타겟 형성방법
EP0053484B1 (en) A method for fabricating semiconductor device
JPS6367747A (ja) 半導体装置の素子分離方法
JP2570493B2 (ja) 半導体装置の製造方法
KR19980058461A (ko) 반도체 소자의 제조방법
KR100353819B1 (ko) 반도체소자제조방법
KR100257081B1 (ko) 다결정 실리콘 산화공정을 이용한 반도체 소자 배선 제조방법
KR19980037945A (ko) 반도체 장치의 제조 방법
KR20020068899A (ko) 실리사이드 블록막을 이용한 실리사이드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee