KR100237027B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100237027B1 KR100237027B1 KR1019970030114A KR19970030114A KR100237027B1 KR 100237027 B1 KR100237027 B1 KR 100237027B1 KR 1019970030114 A KR1019970030114 A KR 1019970030114A KR 19970030114 A KR19970030114 A KR 19970030114A KR 100237027 B1 KR100237027 B1 KR 100237027B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- silicide layer
- semiconductor device
- gate
- rich
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- ZKIHCVGCBDREBT-UHFFFAOYSA-N [F].[W] Chemical compound [F].[W] ZKIHCVGCBDREBT-UHFFFAOYSA-N 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 스플릿 게이트(split gate) 형성 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
텅스텐 폴리사이드 구조의 스플릿 게이트를 적용하는 플래쉬 메모리 소자에서 텅스텐 실리사이드층이 게이트의 측면과 하부면에서 빈약하게 형성되어 크랙(crack)이 발생하는 문제점이 발생함.
3. 발명의 해결방법의 요지
스플릿 게이트 형성시 텅스텐 실리사이드층을 증착함에 있어서 모노사일렌 가스의 조성 비율을 순차적으로 변화시켜가며 삼중으로 증착하여 소자의 스텝 커버리지와 속도 향상을 개선함.
4. 발명의 중요한 용도
반도체 소자의 스플릿 게이트 형성 공정.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 스플릿 게이트 형성 방법에 관한 것이다.
텅스텐 실리사이드는 반도체 소자의 고집적화에 따른 속도 개선의 측면에서 종래의 폴리실리콘를 대체하여 사용되고 있다. 플래쉬 메모리(flash memory) 소자에서도 폴리실리콘에 의한 높은 저항 특성을 개선 시키기 위하여 텅스텐 실리사이드를 적용하고 있다. 플래쉬 메모리 소자의 제품에 따라서는 도 1과 같이 스플릿 게이트(split gate)를 적용하는 구조를 사용하는데, 실리콘 기판(11)상에 적층구조 게이트(16)를 형성하고 산화막(13)을 증착한 다음 셀렉트 게이트(20)를 형성한다. 적층구조 게이트(16)는 터널 산화막(12) 상부에 제 1 폴리실리콘(13)을 사용하여 플로팅 게이트를 형성하고, 유전체막(14)과 콘트롤 게이트용 제 2 폴리실리콘층(15)을 순차로 증착한 구조이고, 셀렉트 게이트(20)는 텅스텐 폴리사이드 구조로써 제 3 폴리실리콘층(18) 상부에 텅스텐 실리사이드층(WSix;19)를 증착한다. 일반적으로 텅스텐 실리사이드층(19)은 모노사일렌(SiH4) 가스를 텅스텐 플르오린(WF6) 가스로 환원시켜 증착하는 MS공정으로 형성 하는데, 이러한 스플릿 게이트 소자에서는 게이트와 게이트 사이의 깊은 콘택 라인 때문에 콘택 내부의 깊은 영역에서 텅스텐플르오린(WF6) 가스의 공급이 원활하지 못하게 된다. 따라서 텅스텐 성분이 부족한 콘택 하부의 코너(corner)와 같은 부분에서는 텅스텐 실리사이드(19)가 얇게 증착된다. 이러한 부분에서는 낮은 스텝 커버리지 및 열처리 과정 중의 스트레스(stress) 집중에 의한 크래킹(cracking)으로 전류가 제 3 폴리실리콘층(18)으로 이동하게 됨에 따라 상호연결 라인(interconnection line)의 저항이 증가하게 된다. 이러한 결과로 소자의 속도를 개선시키기 위하여 채택된 텅스텐 실리사이드층(19)의 역할을 충분히 수행하지 못하는 문제점을 유발하게 된다.
따라서 본 발명은 스플릿 게이트를 사용하는 플래쉬 메모리소자의 형성 공정에서 스텝 코너에서의 텅스텐 조성 부족과 텅스텐 실리사이드층의 증착이 열악해짐을 방지하여 스텝커버리지의 향상 및 소자의 속도를 개선시키는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 실리콘 기판상의 선택된 영역에 터널 산화막, 플로팅 게이트용 제 1 폴리실리콘, 유전체막 및 콘트롤 게이트용 제 2 폴리실리콘을 순차로 증착하여 적층구조 게이트를 형성하는 단계와, 상기 적층구조 게이트를 포함한 전체 구조 상부에 산화막을 증착하고, 셀렉트 게이트용 텅스텐 폴리사이드 구조로써 폴리실리콘층, 텡스텐 실리사이드층, 텅스텐-리치(W-rich) 실리사이드층 및 실리콘-리치(Si-rich) 텅스텐 실리사이드층을 순차로 형성하여 열처리하는 단계로 이루어진 것을 특징으로 한다.
도 1은 종래의 방법에 의한 반도체 소자의 스플릿 게이트 형성 방법을 설명하기 위한 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 의한 반도체 소자의 스플릿 게이트 형성 방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 및 21 : 실리콘 기판(11) 12 및 22 : 터널 산화막
13 및 23 : 제 1 폴리실리콘층 14, 24 : 유전체막
15 및 25 : 제 2 폴리실리콘층 16 및 26 : 적층구조 게이트
17 및 27 : 산화막 18 및 28 : 제 3 폴리실리콘층
19, 29, 29A, 29B 및 29C : 텅스텐 실리사이드
20 및 30 : 셀렉트 게이트
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(c)는 본 발명에 의한 반도체 소자의 스플릿 게이트 형성 방법을 설명하기 위한 단면도.이다.
도 2(a)는 종래의 스플릿 게이트 형성방법과 같이 실리콘 기판(21)상의 선택된 영역에 적층구조 게이트(26)를 형성하고 적층구조 게이트(26)를 포함한 전체 구조 상부에 산화막(27)을 증착한 후 셀렉트 게이트(30)를 형성한 단면도이다. 적층구조 게이트(26)는 터널 산화막(22), 플로팅 게이트용 제 1 폴리실리콘(23), 유전체막(24) 및 콘트롤 게이트용 제 2 폴리실리콘(25)을 순차로 증착하고, 셀렉트 게이트(30)는 텅스텐 폴리사이드 구조로써 폴리실리콘층(27) 상부에 텅스텐 실리사이드층(29A)을 증착한다. 텅스텐 실리사이드층(29A)은 380 ℃ 내지 400 ℃의 온도범위에서 모노사일렌 가스를 텅스텐 플르오린 가스로 환원시켜 증착한다.
도 2(b)는 550 ℃ 이상의 온도에서 텅스텐 플르오린 가스를 모노사일렌 가스보다 더 많이 흐르도록 하거나 텅스텐 플르오린 가스만을 흘려 주어 텅스텐-리치(W-rich) 화합물이 형성되게 하여 텅스텐-리치 실리사이드층(29B)을 증착함을 나타낸다. 일반적으로 텅스텐 플르오르 소오스(source) 가스는 고온에서 확산이 활발하여 이동성이 증가하므로 콘택 홀의 하부면까지 공급이 원활히 이루어지고, 실리콘 성분과 반응하여 텅스텐-리치의 실리사이드층이 증착된다. 이 때 텅스텐 플르오린 가스와 반응할 실리콘의 성분이 적기 때문에 증착이 천천히 이루어지므로, 텅스텐 플르오린 가스가 콘택 홀 하부면까지 공급될 시간이 충분하게 확보된다. 따라서 높은 스텝 커버리지의 특성을 보여 전체 구조가 일정한 두께로 증착된다.
도 2(c)는 도 2(b)의 공정과 반대로 함유 비율이 높은 모노사일렌 가스를 흘려주어 실리콘-리치(Si-sich) 텅스텐 실리사이드층(29C)을 증착함을 나타낸다. 이어 후속 공정에서 열처리하여 상층부와 하층부의 텅스텐 실리사이드로부터 실리콘이 이동하여 안정된 텅스텐 실리사이드 구조를 형성하게 된다. 따라서 콘택 하부의 코너에서 텅스텐 조성이 풍부해져 스텝 커버리지의 향상과 소자의 속도를 개선할 수 있다.
상술한 바와 같이 본 발명에 의하면, 스플릿 게이트를 채택하는 플래쉬 메모리 소자의 스텝 코너에서 텅스텐 실리사이드 일부분을 텅스텐-리치화 함으로써 전류의 이동 특성을 향상 시키고 스트레스가 코너에 집중되어 크랙이 발생하는 현상을 감소 할 수 있다. 따라서 스텝 커버리지의 개선과 소자의 속도 향상을 기대할 수 있다.
Claims (6)
- 실리콘 기판상의 선택된 영역에 터널 산화막, 플로팅 게이트용 제 1 폴리실리콘, 유전체막 및 콘트롤 게이트용 제 2 폴리실리콘을 순차로 증착하여 적층구조 게이트를 형성하는 단계와,상기 적층구조 게이트를 포함한 전체 구조 상부에 산화막을 증착하고, 셀렉트 게이트용 텅스텐 폴리사이드 구조로써 폴리실리콘층, 텅스텐 실리사이드층, 텅스텐-리치(W-rich) 실리사이드층 및 실리콘-리치(Si-sich) 텅스텐 실리사이드층을 순차로 형성하여 열처리 하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 텅스텐 실리사이드층은 380 ℃ 내지 400 ℃의 온도 범위에서 모노사일렌 가스를 텅스텐 플르오린 가스로 환원시켜 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 텅스텐-리치 실리사이드층은 550 ℃ 내지 600 ℃의 온도에서 텅스텐 플르오린 가스를 모노사일렌 가스보다 더 많이 흐르게 하거나 텅스텐 플르오린 가스만을 흘려주어 증착하는 것을 특징으로 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리콘-리치 텅스텐 실리사이드층은 550 ℃ 내지 600 ℃의 온도에서 모노사일렌 가스를 텅스텐 플르오린 가스보다 더 많이 흘려주어 증착하는 것을 특징으로 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 텅스텐-리치 실리사이드층은 실리콘 조성비가 2 이하인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리콘-리치 텅스텐 실리사이드층은 실리콘 조성비가 2 이상인 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030114A KR100237027B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030114A KR100237027B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990005896A KR19990005896A (ko) | 1999-01-25 |
| KR100237027B1 true KR100237027B1 (ko) | 2000-01-15 |
Family
ID=19512907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030114A KR100237027B1 (ko) | 1997-06-30 | 1997-06-30 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237027B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102087520B1 (ko) | 2018-11-29 | 2020-03-10 | 농업회사법인 델텍스 주식회사 | 인삼식물재배용 투톤 차광막 및 그 제조방법 |
| KR102141338B1 (ko) | 2020-06-02 | 2020-08-05 | 농업회사법인 델텍스 주식회사 | 인삼재배용 보온덮개 겸용 차광막 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390953B1 (ko) * | 2000-12-27 | 2003-07-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
-
1997
- 1997-06-30 KR KR1019970030114A patent/KR100237027B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102087520B1 (ko) | 2018-11-29 | 2020-03-10 | 농업회사법인 델텍스 주식회사 | 인삼식물재배용 투톤 차광막 및 그 제조방법 |
| KR102141338B1 (ko) | 2020-06-02 | 2020-08-05 | 농업회사법인 델텍스 주식회사 | 인삼재배용 보온덮개 겸용 차광막 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990005896A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| JPH0316178A (ja) | 半導体装置およびその製造方法 | |
| KR910002452B1 (ko) | 반도체장치의 제조방법 | |
| KR100237027B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0161735B1 (ko) | 반도체 소자의 제조방법 | |
| KR100210898B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| KR100220947B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100680970B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100331275B1 (ko) | 티타늄 폴리사이드 게이트전극의 형성방법 | |
| JPS62293772A (ja) | 半導体装置 | |
| KR100255518B1 (ko) | 반도체 소자의 텅스텐 폴리사이드 형성방법 | |
| KR100197996B1 (ko) | 반도체 소자의 제조방법 | |
| KR100702780B1 (ko) | 반도체 장치의 배선 형성방법 | |
| KR100248343B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| JPS61100936A (ja) | 半導体装置の製造方法 | |
| KR20040001959A (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| JPH05109651A (ja) | 半導体素子およびその製造方法 | |
| JPH05226647A (ja) | 半導体集積回路装置の製造方法 | |
| KR20000004358A (ko) | 반도체 소자의 배선 구조 | |
| KR100311208B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR0132381B1 (ko) | 화학기상증착법에 의한 산화막 형성방법 | |
| KR100504550B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070914 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |