KR100226792B1 - Method for wiring forming of semiconductor device - Google Patents

Method for wiring forming of semiconductor device Download PDF

Info

Publication number
KR100226792B1
KR100226792B1 KR1019960045260A KR19960045260A KR100226792B1 KR 100226792 B1 KR100226792 B1 KR 100226792B1 KR 1019960045260 A KR1019960045260 A KR 1019960045260A KR 19960045260 A KR19960045260 A KR 19960045260A KR 100226792 B1 KR100226792 B1 KR 100226792B1
Authority
KR
South Korea
Prior art keywords
forming
photosensitive polyimide
conductive material
etching
wiring
Prior art date
Application number
KR1019960045260A
Other languages
Korean (ko)
Other versions
KR19980026720A (en
Inventor
전영권
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960045260A priority Critical patent/KR100226792B1/en
Publication of KR19980026720A publication Critical patent/KR19980026720A/en
Application granted granted Critical
Publication of KR100226792B1 publication Critical patent/KR100226792B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선에 관한 것으로, 특히 구리 배선의 건식식각 특성을 개선하는데 적당하도록 한 반도체 장치의 배선형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring of a semiconductor device, and more particularly, to a wiring forming method of a semiconductor device which is suitable for improving dry etching characteristics of a copper wiring.

이와 같은 본 발명의 반도체 장치의 배선형성 방법은 기판에 절연막을 형성하는 공정과; 상기 절연막상에 할로겐 화합물의 증발성이 낮은 도전성 물질을 형성하는 공정과; 상기 도전성 물질상에 감광성 폴리이미드 물질을 형성하여 감광성 폴리이미드 패턴을 형성하고 선택적으로 제거하여 배선라인 영역을 정의한 후, 감광성 폴리이미드 패턴을 형성하는 공정과; 상기 감광성 폴리이미드 패턴을 마스크로 하여 식각가스와 폴리머 형성을 위한 가스로 상기 도전성 물질을 건식식각하는 공정과; 상기 감광성 폴리이미드를 습식식각 또는 건식식각을 이용하여 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.The method for forming a wiring of a semiconductor device according to the present invention includes the steps of forming an insulating film on a substrate; Forming a conductive material having a low evaporation property of a halogen compound on the insulating film; Forming a photosensitive polyimide material on the conductive material to form a photosensitive polyimide pattern and selectively removing the photosensitive polyimide pattern to form a photosensitive polyimide pattern after defining a wiring line area; Dry etching the conductive material with a gas for forming an etching gas and a polymer using the photosensitive polyimide pattern as a mask; And removing the photosensitive polyimide by wet etching or dry etching.

Description

반도체 장치의 배선형성 방법Method for forming wiring of semiconductor device

본 발명은 반도체 소자의 금속배선에 관한 것으로, 특히 구리 배선의 건식식각 특성을 개선하는데 적당하도록 한 반도체 장치의 배선형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal wiring of a semiconductor device, and more particularly, to a wiring forming method of a semiconductor device which is suitable for improving dry etching characteristics of a copper wiring.

일반적으로 알류미늄과 그 합금박막은 전기 전도도가 높고 건식식각에 의한 패턴 형성이 우수하다.In general, aluminum and its alloy thin films have high electrical conductivity and excellent pattern formation by dry etching.

그리고 실리콘 산화막과의 접착성이 우수한 동시에 비교적 가격이 저렴하여 반도체 회로의 배선 재료로서 널리 사용되어 왔다.And has excellent adhesiveness to a silicon oxide film and is relatively inexpensive and has been widely used as a wiring material for a semiconductor circuit.

그러나 집적회로의 집적도가 증가함에 따라 소자의 크기가 감소하고 배선이 미세화 다층화 되므로 토폴로지(Topology)를 갖는 부분이나 콘택홀(Contact) 또는 비아홀(Via)등의 내부에서 단차피복성(Stepcoverage)이 중요한 문제로 대두되었다.However, as the degree of integration of the integrated circuit increases, the size of the device decreases and the wiring becomes finer and multi-layered. Therefore, stepcoverage is important in a portion having a topology, a contact hole or a via hole, It was a problem.

즉, 기존의 금속배선막 형성방법인 스퍼터링(Sputtering) 방법을 이용하면 이와같이 굴곡을 갖는 부분에서는 쉐도우 효과(Shadow Effect)에 의해 국부적으로 배선막의 두께가 얇게 형성된다.That is, when a sputtering method is used as a conventional method for forming a metal wiring film, the thickness of the wiring film is locally thinned due to a shadow effect in a portion having such a curvature.

특히 종횡비(Aspect Ratio)가 1 이상인 접속구멍에서 더욱 심하게 나타난다.Especially in connection holes having an aspect ratio of 1 or more.

따라서 이러한 물리적 증착방법 대신에 균일한 두께로 증착할 수 있는 화학 기상증착법이 도입되어 텅스텐(Tungsten)막을 저압화학기상증착(Low Pressure Chemical Vapor Deoposition)법으로 형성함으로서 단차 피복성을 개선하는 연구가 진행되었다.Therefore, a chemical vapor deposition method capable of depositing a uniform thickness is introduced instead of the physical vapor deposition method, and a study is made to improve a step coverage by forming a tungsten film by a low pressure chemical vapor deposition (CVD) method .

하지만 텅스텐 배선막은 알루미늄 배선막에 비하여 비저항(Resistivity)이 2배 이상 되므로 배선막으로서의 적용이 어려운 현실이다. 따라서 접속구멍에 매몰층(Plug)을 형성하는 방법으로서 개발이 진행되고 있다.However, the tungsten wiring film has a resistivity more than twice that of an aluminum wiring film, making it difficult to apply the tungsten wiring film as a wiring film. Therefore, development is proceeding as a method of forming a buried layer (Plug) in the connection hole.

매몰층은 선택적 화학기상증착 방법을 적용하여 접속구멍안에 노출된 기판을 통하여 선택적으로 텅스텐막을 성장 시켜서 형성 하거나 베리어 금속막이나 접착층을 형성한 다음 전면에 텅스텐막을 증착하고 증착 두께 이상으로 에치백 하여 형성하는 방법이 있다.The buried layer is formed by selectively growing a tungsten film through a substrate exposed in a connection hole by applying a selective chemical vapor deposition method, or by forming a barrier metal film or an adhesive layer, depositing a tungsten film on the entire surface, There is a way.

또한 전면 증착 후 에치백 하는 경우에 있어서는 높은 종횡비를 갖는 접속구멍내에 신뢰성 있는 배리어층이나 접착층을 형성하는 것이 필요하다.In the case of etching back after the front surface deposition, it is necessary to form a reliable barrier layer or an adhesive layer in the connection hole having a high aspect ratio.

이를 위해서는 콜리메이터(Collimator)나 화학기상증착(CVD)법을 이용하여 접속구멍의 밑면이나 측벽에 텅스텐의 핵생성이 일어날 수 있는 최소한의 두께를 확보하여야 한다.For this purpose, a minimum thickness of nucleation of tungsten should be secured on the bottom or side wall of the connection hole using a collimator or chemical vapor deposition (CVD) method.

한편 접속구멍의 깊이는 절연층의 평탄화 정도에 따라 달라지므로 접속구멍의 표면과 매몰층의 표면은 실질적으로는 같지 않게 된다. (일반적으로 매몰층의 표면이 더 낮다.)On the other hand, since the depth of the connection hole depends on the degree of planarization of the insulating layer, the surface of the connection hole and the surface of the buried layer are not substantially the same. (Generally the surface of the buried layer is lower).

이에 대하여 화학기상증착법으로 알루미늄을 위주로 하는 배선막을 형성하게 되면 단차피복성이 개선되는 동시에 사진식각공정(Photolithogaphy)등 기존의 스퍼터링에 의한 알루미늄 배선막 기술의 주변관련 공정과의 연속성을 유지할 수 있으므로 유리하다.On the other hand, if a wiring film mainly composed of aluminum is formed by the chemical vapor deposition method, the step coverage can be improved and continuity with the peripheral process of the aluminum wiring film technology by the conventional sputtering such as photolithogaphy can be maintained, Do.

한편, 구리(Copper)는 알루미늄에 비하여 비저항이 낮고 전기적 물질이동(Electromigration)이나 스트레스마이그레이션(Stressmigration) 특성이 우수 하므로 신뢰성을 더욱 개선할 수 있다.On the other hand, copper has a lower resistivity than aluminum and has excellent electromigration and stress migration characteristics, so that reliability can be further improved.

따라서 구리를 스퍼터링이나 화학기상증착법으로 형성하는 방법이 연구되고 있다.Therefore, a method of forming copper by sputtering or chemical vapor deposition has been studied.

그러나 알루미늄을 식각할 때 유용한 할로겐 화합물을 구리식각에 적용할 경우에는 상기 할로겐 화합물의 증기압이 낮으므로 적용성 있는 식각비(Etch Rate)를 얻기 위해서는 조업온도를 500℃정도로 상승 시켜야 한다.However, when a halogen compound useful for etching aluminum is applied to copper etching, the vapor pressure of the halogen compound is low. Therefore, in order to obtain an applicable etch rate, the operating temperature must be increased to about 500 ° C.

한편, 메틸(Methy1) 또는 메틸렌(Methylene)계의 유기화합물로 된 할로겐 가스를 이용하면 구리의 할로겐 화합물보다 증기압이 높은 구리 화합물을 형성할 수 있으므로 80℃ 이하에서도 저전력(Low Power)으로 구리막을 식각할 수 있으나 유기 화합물 가스를 이용하므로 식각후 폴리머가 잔류하거나 구리막에 탄소가 오염될 가능성이 있다.On the other hand, when a halogen gas containing an organic compound such as methyl (methy1) or methylene is used, a copper compound having a higher vapor pressure than a halogen compound of copper can be formed. Therefore, However, since the organic compound gas is used, there is a possibility that the polymer remains after the etching or the carbon film is contaminated with the copper film.

따라서 상기와 같은 반도체 장치의 배선형성 방법은 다음과 같은 문제점이 있었다.Therefore, the above-described method of forming a wiring of a semiconductor device has the following problems.

즉, 구리 배선의 건식식각시 할로겐 화합물 가스를 이용하는 경우 식각 온도가 고온이므로 일반적으로 사용되는 감광막을 마스크로 사용할 수 없으며, 식각 온도를 저온화하기 위해 유기화합물 가스를 이용하는 경우에는 식각 후 폴리머가 잔류하거나 구리막에 탄소가 오염될 가능성이 있다.That is, when the halogen compound gas is used for the dry etching of the copper wiring, since the etching temperature is high, a commonly used photoresist can not be used as a mask. In the case of using an organic compound gas for lowering the etching temperature, Or the carbon film may be contaminated with carbon.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 구리와 같이 상온에서 할로겐 화합물의 증기압이 낮은 물질을 전도선으로서 적용한 경우에 있어서 구리막을 건식식각할 때 구리가 반응기체와 충분히 증기압이 높은 화합물을 형성 하므로서 공정의 적용성을 높이고 또한 이방성 식각 특성의 개선하는데 적당한 반도체 장치의 배선형성 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a method of manufacturing a copper film, wherein when a substance having a low vapor pressure of a halogen compound at room temperature is applied as a conductive line, To thereby improve the applicability of the process and to improve the anisotropic etching characteristics.

제1a도 내지 제1e도는 본 발명의 반도체 집적회로의 전도선 제조방법을 나타낸 공정 단면도1A to 1E are process sectional views showing a method of manufacturing a conductive line of a semiconductor integrated circuit according to the present invention

도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

1 : 기판 2 : 절연막1: substrate 2: insulating film

3 : 전도선 4 : 감광성 폴리이미드3: conductive line 4: photosensitive polyimide

4a : 폴리이미드 패턴 5 : 폴리머4a: polyimide pattern 5: polymer

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 장치의 배선형성 방법은 기판에 절연막을 형성하는 공정과; 상기 절연막상에 할로겐 화합물의 증발성이 낮은 도전성 물질을 형성하는 공정과; 상기 도전성 물질상에 감광성 폴리이미드 물질을 형성하고 선택적으로 제거하여 배선라인을 정의한 후, 감광성 폴리이미드 패턴을 형성하는 공정과; 상기 감광성 폴리이미드 패턴을 마스크로 하여 식각가스와 폴리머 형성을 위한 가스로 상기 도전성 물질을 건식식각하는 공정과; 상기 감광성 폴리이미드를 습식식각 또는 건식식각을 이용하여 제거하는 공정을 포함하여 이루어짐을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a wiring of a semiconductor device, including: forming an insulating film on a substrate; Forming a conductive material having a low evaporation property of a halogen compound on the insulating film; Forming a photosensitive polyimide material on the conductive material and selectively removing the photosensitive polyimide material to define a wiring line, and then forming a photosensitive polyimide pattern; Dry etching the conductive material with a gas for forming an etching gas and a polymer using the photosensitive polyimide pattern as a mask; And removing the photosensitive polyimide by wet etching or dry etching.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 장치의 배선형성 방법에 대하여 보다 상세히 설명하면 다음과 같다.Hereinafter, a wiring forming method of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.

도1a 내지 도1e는 본 발명의 집적회로의 전도선을 제조방법을 나타낸 공정단면도이다.Figs. 1A to 1E are process cross-sectional views illustrating a method of manufacturing a conductive line of an integrated circuit of the present invention.

먼저, 도1a에 도시한 바와같이 기판(1)상에 절연막(2)을 형성하고, 상기 절연막(2)상에 할로겐 화합물의 증발성이 낮은 구리막과 같은 도전성 물질인 전도선(3)을 형성한다. 이때 전도선(3)은 스퍼터링 또는 화학기상증착법을 이용하여 형성한다.First, as shown in FIG. 1A, an insulating film 2 is formed on a substrate 1, and a conductive line 3, which is a conductive material such as a copper film having a low evaporation property of a halogen compound, is formed on the insulating film 2 . At this time, the conductive line 3 is formed by sputtering or chemical vapor deposition.

한편, 화학기상증착법을 이용하는 경우 소스로서 (hfac) Cu (TMVS) : (hexafl uroacetylacetonate Cu Trimethylvinylsilane)와 같은 액체소스를 사용하며, 구리막위에는 타이나이트라이드(TiN)등의 반사방지층(Anti-reflective Coating)이 형성 될수도 있다. 그리고 스퍼터링을 이용하는 경우 전도선을 형성한 후, 기판의 온도를 450℃ 이상으로 가열 처리하거나 기판의 온도를 올린 상태에서 스퍼터링을 진행하므로서 구리막의 유동이 일어나서 기판의 함몰부분을 매립할 수 있도록 형성할 수 있다.On the other hand, when a chemical vapor deposition method is used, a liquid source such as (hfac) Cu (TMVS): (hexafluroacetylacetonate Cu Trimethylvinylsilane) is used as the source, and an anti- reflective coating layer such as tin nitride (TiN) ) May be formed. In the case of using sputtering, a conductive line is formed, and then the substrate is heated to 450 ° C or higher or sputtered while the temperature of the substrate is raised, so that the flow of the copper film occurs to embed the depressed portion of the substrate .

이어, 도1b에 도시한 바와같이 상기 전도선(3)상에 감광성 폴리이므드(4)을 형성한다. 이때 감광성 폴리이미드(4)를 0.1∼1.5㎛의 두께로 형성하고, Ciba-Geigy Corp의 PROBIMIDE 400 series등과 같이 300℃ 이상의 고온에서 내열성이 있는 물질을 이용한다.Next, a photosensitive polyimide 4 is formed on the conductive line 3 as shown in FIG. 1B. The photosensitive polyimide (4) is formed to a thickness of 0.1 to 1.5 탆, and a material having heat resistance at a high temperature of 300 캜 or more is used, such as the PROBIMIDE 400 series of Ciba-Geigy Corp.

그리고 폴리이미드 물질의 특징은 구조적으로 메틸1(Methy1)등과 같은 유기 화합물 단체(Aliphatic Group)을 포함하는 이미드화된 가용성 물질(fully imidized solvent soluble)이다.The polyimide material is characterized by a fully imidized solvent soluble structure including an Aliphatic Group such as methyl 1 (Methy1) and the like.

이어서, 도1c에 도시한 바와같이 상기 감광성 폴리이미드(4)를 UV광 등으로 선택적으로 노광하여 감광을 시키고, 상기 감광성 폴리이미드(4)에 GammabutyrolatcNext, as shown in FIG. 1C, the photosensitive polyimide 4 is selectively exposed by UV light or the like to sensitize the photosensitive polyimide 4 to Gammabutyrolatc

ore등과 같은 현상액을 사용하여 패터닝 하므로서 폴리이미드 패턴(4a)을 형성한 후, 상기 폴리이미드 패턴(4a)을 350∼450℃에서 열처리 하여 큐링(Curing)한다. 다른 방법으로는 상기 감광성 폴리이미(4)을 마그네트론 RIE(Magnetron Reactive-Ion-Etching)을 이용하여 건식식각하여 폴리이미드 패턴(4a)을 형성한다.ore or the like to form a polyimide pattern 4a, and then the polyimide pattern 4a is cured by heat treatment at 350 to 450 占 폚. Alternatively, the photosensitive polyimide 4 is dry-etched using magnetron reactive ion-etching (RIE) to form the polyimide pattern 4a.

이어, 도1d에 도시한 바와같이 상기 폴리이미드 패턴(4a)을 마스크로 하여 건식식각하기 위해 기판(1)을 챔버내에 넣고, 상기 챔버내에 식각가스 또는 식각가스와 몰리머 형성을 위한 가스를 넣어, 상기 전도선(3)을 식각한다. 이때, 상기 전도선(3)은 실질적으로 이방성 식각이 되고, 전도선(3) 측면에는 플리머(5)가 형성되며, 챔버내는 초기 진공도가 0.01에서 lmTorr가 되도록 Oil pump 및 Molecular Pump를 이용하여 배기한다.Next, as shown in FIG. 1D, the substrate 1 is put into a chamber for dry etching using the polyimide pattern 4a as a mask, and a gas for forming an etching gas or an etching gas and a molimer is introduced into the chamber , The conductive line 3 is etched. At this time, the conductive line 3 is substantially anisotropically etched, a plummer 5 is formed on the side of the conductive line 3, and an oil pump and a molecular pump are used in the chamber so that the initial degree of vacuum is 0.01 to lmTorr Exhaust.

따라서 전도선(3) 측면에 폴리머(5)가 형성되어 측벽 식각(Side Etching)을 감소 시킬 수 있다.Therefore, the polymer 5 may be formed on the side surface of the conductive line 3 to reduce side etching.

그리고 식각가스로는 Cl2등의 기존의 할로겐 가스를 이용하며, 폴리머 형성가스로서는 SiCl4, NH3, N2등을 사용하고, 온도는 300∼500℃이다. 또한 주파수는 0.5에서 500W, 조업압력은 10∼50mTorr이다.Conventional halogen gas such as Cl 2 is used as the etching gas, and SiCl 4 , NH 3 , N 2 or the like is used as the polymer forming gas, and the temperature is 300 to 500 ° C. The frequency is 0.5 to 500 W and the operating pressure is 10 to 50 mTorr.

이어서, 도1e에 도시한 바와같이 상기 폴리이미드 패턴(4a)을 습식식각 및 건식식각을 이용하여 제거하므로 구리 배선의 패턴을 형성한다. 한편, 상기 전도선(3) 측면의 폴리머(5)도 함께 제거한다.Then, as shown in FIG. 1E, the polyimide pattern 4a is removed by wet etching and dry etching, thereby forming a pattern of copper wiring. On the other hand, the polymer 5 on the side of the conductive line 3 is also removed.

이와같이 설명한 본 발명의 반도체 장치의 배선형성 방법에 있어서는 다음과 같은 효과가 있다.The wiring forming method of the semiconductor device of the present invention described above has the following effects.

반도체 집적회로의 배선에 있어서 구리막과 같은 할로겐 화합물의 증발성이 낮은 물질로서 전도선을 형성하는 경우에 구리 패턴을 형성하기 위해 감광막으로서 감광성 폴리이미드를 사용하므로 고온에서도 손상하지 않고 구리막을 식각할 수 있도록 증발성을 개선하여 식각 속도를 증가 시킬 수 있다.In the case of forming a conductive line as a low evaporation material of a halogen compound such as a copper film in a wiring of a semiconductor integrated circuit, since a photosensitive polyimide is used as a photosensitive film to form a copper pattern, the copper film is etched without being damaged even at a high temperature So that the etch rate can be increased.

또한 식각가스와 함께 폴리머 형성을 위한 가스를 첨가 하므로 패턴 측면에 폴리머를 형성하여 고온에서 일어나는 측벽 식각을 감소 시킬 수 있다.In addition, since the gas for forming the polymer is added together with the etching gas, the side wall etching occurring at a high temperature can be reduced by forming a polymer on the side of the pattern.

Claims (8)

기판에 절연막을 형성하는 공정과; 상기 절연막상에 할로겐 화합물의 증발성이 낮은 도전성 물질을 형성하는 공정과; 상기 도전성 물질상에 감광성 폴리이미드 물질을 형성하고 선택적으로 제거하여 배선라인 영역을 정의한 후, 감광성 폴리이미드 패턴을 형성하는 공정과; 상기 감광성 폴리이미드 패턴을 마스크로 하여 식각가스와 폴리머 형성을 위한 가스로 상기 도전성 물질을 건식식각하는 공정과; 상기 감광성 폴리이미드를 습식식각 또는 건식식각을 이용하여 제거하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 장치의 배선형성 방법.Forming an insulating film on a substrate; Forming a conductive material having a low evaporation property of a halogen compound on the insulating film; Forming a photosensitive polyimide material on the conductive material and selectively removing the photosensitive polyimide material to define a wiring line area, and then forming a photosensitive polyimide pattern; Dry etching the conductive material with a gas for forming an etching gas and a polymer using the photosensitive polyimide pattern as a mask; And removing the photosensitive polyimide using a wet etching or a dry etching method. 제1항에 있어서, 상기 도전성 물질은 구리를 사용하는 것을 특징으로 하는 반도체 장치의 배선형성 방법.The method according to claim 1, wherein the conductive material is copper. 제1항에 있어서, 상기 도전성 물질은 스퍼터링 또는 화학기상증착법을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 배선형성 방법.The method according to claim 1, wherein the conductive material is formed by sputtering or chemical vapor deposition. 제3항에 있어서, 스퍼터링을 이용하는 경우 기판의 온도를 450℃ 이상으로 가열처리하고, 화학기상증착법을 이용하는 경우 소스로서 (hfac)Cu(TMVS)와 같은 액체소스를 이용하는 것을 특징으로 하는 반도체 장치의 배선형성 방법.4. The semiconductor device according to claim 3, wherein when the sputtering is used, the substrate is heated to 450 DEG C or higher and a liquid source such as (hfac) Cu (TMVS) is used as a source when the chemical vapor deposition method is used Wire forming method. 제1항에 있어서, 상기 감광성 폴리이미드를 0.2∼1.5㎛의 두께로 형성하고, 구조적으로 유기화합 단체를 포함하는 물질을 사용하는 것을 특징으로 하는 반도체 장치의 배선형성 방법.The method for forming a wiring of a semiconductor device according to claim 1, wherein the photosensitive polyimide is formed to a thickness of 0.2 to 1.5 占 퐉, and a material including a structural organic compound is used. 제1항에 있어서, 상기 도전성 물질을 실질적으로 이방성 식각하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 장치의 배선형성 방법.The method of claim 1, further comprising a step of substantially anisotropically etching the conductive material. 제6항에 있어서, 도전성 물질을 이방성 식각시 도전성 물질 패턴 측벽에 폴리머를 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 장치의 배선형성 방법.The method of claim 6, further comprising the step of forming a polymer on the side wall of the conductive material pattern during anisotropic etching of the conductive material. 제1항에 있어서, 상기 폴리머 형성 가스는 SiCl4, NH3, N2등의 가스를 사용하는 것을 특징으로 하는 반도체 장치의 배선형성 방법.The method according to claim 1, wherein the polymer forming gas is a gas such as SiCl 4 , NH 3 , N 2, or the like.
KR1019960045260A 1996-10-11 1996-10-11 Method for wiring forming of semiconductor device KR100226792B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960045260A KR100226792B1 (en) 1996-10-11 1996-10-11 Method for wiring forming of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960045260A KR100226792B1 (en) 1996-10-11 1996-10-11 Method for wiring forming of semiconductor device

Publications (2)

Publication Number Publication Date
KR19980026720A KR19980026720A (en) 1998-07-15
KR100226792B1 true KR100226792B1 (en) 1999-10-15

Family

ID=19477073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045260A KR100226792B1 (en) 1996-10-11 1996-10-11 Method for wiring forming of semiconductor device

Country Status (1)

Country Link
KR (1) KR100226792B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669605B2 (en) * 2000-11-20 2011-04-13 東京エレクトロン株式会社 Cleaning method for semiconductor manufacturing equipment

Also Published As

Publication number Publication date
KR19980026720A (en) 1998-07-15

Similar Documents

Publication Publication Date Title
JP2832824B2 (en) Method for forming wiring of semiconductor device
US5374591A (en) Method of making a metal plug
TWI234807B (en) Method of forming a copper wiring in a semiconductor device
KR100226792B1 (en) Method for wiring forming of semiconductor device
KR100282232B1 (en) A method for forming conductive line in semiconductor device
JP2001053077A (en) Semiconductor integrated circuit device and its manufacture
US6358835B1 (en) Method of manufacturing a semiconductor device
KR19980028524A (en) Wiring formation method
TW544857B (en) Manufacturing method of dual damascene structure
KR100307827B1 (en) Metal wiring contact formation method of semiconductor device
KR100186509B1 (en) Method of forming metal interconnector in semiconductor device
KR100396687B1 (en) Method for forming metal interconnection of semiconductor device
JP3376965B2 (en) Semiconductor device and manufacturing method thereof
KR0179275B1 (en) Metal interconnector and method therefor in semiconductor device
KR100195332B1 (en) Interconnecting method of semiconductor ic circuit
KR100252843B1 (en) Method for forming diffusion barrier film of semiconductor device
KR100434323B1 (en) Method for Forming Copper Wires in Semiconductor Device
KR100247643B1 (en) A reaction chamber for forming metal layer and method for forming metal layer in semiconductor device using the same
KR100402940B1 (en) Method for forming multi metal layer of semiconductor device
KR100205341B1 (en) Method for forming metal wiring in semiconductor device
KR100232224B1 (en) Method of forming metal interconnector of semiconductor device
KR920007067B1 (en) Manufacturing method of semiconductor device
KR100223872B1 (en) Forming method of metalization structure
KR100396684B1 (en) Method for forming metal interconnection of semiconductor device
KR100196228B1 (en) Interconnection manufacturing method of semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee