KR100376978B1 - 반도체소자의 콘택홀 형성방법 - Google Patents

반도체소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100376978B1
KR100376978B1 KR10-2000-0081748A KR20000081748A KR100376978B1 KR 100376978 B1 KR100376978 B1 KR 100376978B1 KR 20000081748 A KR20000081748 A KR 20000081748A KR 100376978 B1 KR100376978 B1 KR 100376978B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
semiconductor device
antireflection film
photoresist pattern
Prior art date
Application number
KR10-2000-0081748A
Other languages
English (en)
Other versions
KR20020052459A (ko
Inventor
안재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0081748A priority Critical patent/KR100376978B1/ko
Publication of KR20020052459A publication Critical patent/KR20020052459A/ko
Application granted granted Critical
Publication of KR100376978B1 publication Critical patent/KR100376978B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 0.13 ㎛ 이하의 크기를 갖는 콘택홀을 기존의 장비로 형성하기 위하여, 유기 반사방지막을 형성하고 이를 CHF3/CH3F/N2의 혼합가스로 경사식각하여 0.1 ㎛ 의 콘택홀을 용이하게 형성함으로써 제조 공정의 안정성 및 재현성을 확보하고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 콘택홀 형성방법{A method for forming a contact hole of a semiconductor device}
본 발명은 반도체소자의 콘택홀 형성방법에 관한 것으로, 특히 0.13 ㎛ 이하의 크기를 갖는 콘택홀을 기존의 장비를 이용하여 형성하는 방법에 관한 것이다.
종래기술은 0.1 ㎛ 이상의 콘택홀을 디파인 하기 위하여 감광광 리플로우 ( reflow ) 방식을 채용하여 기술을 실현하고 있다.
또한, 리플로우의 한계 때문에 0.1 ㎛ 의 가공도 어렵게 되었다.
도 1a 내지 도 1c 는 종래기술의 제1실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.
도 1a를 참조하면, 하부절연층(11)이 구비되는 반도체기판(10) 상부에 유기 반사방지막(13)을 형성한다.
그리고, 상기 유기 반사방지막(13) 상부에 감광막패턴(15)을 형성한다.
이때, 상기 감광막패턴(15)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것으로서, 0.20 ㎛ 의 크기를 갖는 것이다.
도 1b를 참조하면, 상기 감광막패턴(15)을 열처리하여 리플로우시킴으로써 0.15 ㎛ 의 크기를 갖는 리플로우된 감광막패턴(17)을 형성한다.
도 1c를 참조하면, 상기 리플로우된 감광막패턴(17)을 마스크로 하여 상기 유기 반사방지막(13)과 하부절연층(11)을 식각하여 상기 반도체기판(10)의 예정된 부분을 노출시키는 콘택홀(19)을 형성한다.
도 2a 내지 도 2c 는 종래기술의 제2실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.
도 2a를 참조하면, 하부절연층(21)이 구비되는 반도체기판(20) 상부에 하드마스크층(23)과 유기 반사방지막(25)을 형성한다.
그리고, 상기 유기 반사방지막(25) 상부에 감광막패턴(27)을 형성한다.
이때, 상기 감광막패턴(27)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한 것으로서, 0.20 ㎛ 의 크기를 갖는 것이다.
도 2b를 참조하면, 상기 감광막패턴(27)을 마스크로 하여 상기 유기 반사방지막(25)을 경사식각한다. 이때, 상기 유기 반사방지막은 0.1∼0.15 ㎛ 의 크기로 형성된 것이다.
도 2c를 참조하면, 상기 감광막패턴(27)과 유기 반사방지막(25)을 마스크로하여 상기 하드마스크층(23)을 경사식각하여 0.05∼0.1 ㎛ 의 크기를 갖도록 형성한다.
그리고, 후속식각공정으로 상기 감광막패턴(27)을 마스크로 하여 상기 하부절연층(21)을 식각하여 반도체소자의 고집적화에 필요한 콘택홀(도시안됨)을 형성한다.
이상에서 설명한 바와같이 종래기술에 따른 반도체소자의 콘택홀 형성방법은, 0.1 ㎛ 이하의 콘택홀을 형성하기 위한 공정이 복잡하여 그에 따른 경비가 증가하고 공정의 안정성 및 재현성이 부족하여 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 감광막패턴을 마스크로 하여 유기 반사방지막을 식각해 0.1 ㎛ 이하의 콘택홀을 형성함으로써 제조 공정을 단순화시키고 안정성 및 재현성을 확보하여 반도체소자의 수율 및 생산성을향상시키는 반도체소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 종래기술의 제1실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.
도 2a 내지 도 2c 는 종래기술의 제2실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.
도 3a 및 도 3b 는 본 발명에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10,20,30 : 반도체기판 11,21,31 : 하부절연층
13,25,33 : 유기 반사방지막 15,27,35 : 감광막 패턴
17 : 리플로우된 감광막패턴 19 : 콘택홀
23 : 하드마스크층
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택홀 형성방법은,
반도체기판 상부에 하부절연층을 형성하는 공정과,상기 하부절연층 상부에 소정 두께의 유기 반사방지막을 형성하는 공정과,
상기 유기 반사방지막 상부에 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 식각마스크로 상기 유기 반사방지막을 경사 식각하여 콘택으로 예정되는 부분보다 미세한 부분을 노출시키는 유기 반사방지막패턴을 형성하는 공정과,
상기 감광막패턴과 유기 반사방지막패턴을 식각마스크로 상기 하부절연층을 식각하여 콘택으로 예정되는 부분보다 미세한 콘택홀을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 및 도 3b 는 본 발명의 실시예에 따른 반도체소자의 콘택홀 형성방법을 도시한 단면도이다.
도 3a를 참조하면, 반도체기판(30) 상부에 하부구조물이 구비되는 하부절연층(31)을 형성한다.
그리고, 상기 하부절연층(31) 상부에 유기 반사방지막(33)을 형성한다.
이때, 상기 유기 반사방지막(33)은 폴리머 성분의 반사방지막을 사용한 것이다.
그 다음, 상기 유기 반사방지막(33) 상부에 감광막패턴(35)을 형성한다. 이때, 상기 감광막패턴(35)은 0.15 ㎛ 크기의 콘택홀을 형성할 수 있는 노광마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
도 3b를 참조하면, 상기 감광막패턴(35)을 식각마스크로 하여 상기 유기 반사방지막(33)을 경사 식각하여 0.1 ㎛ 의 크기를 노출시키는 유기반사방지막(33) 패턴을 형성한다.
이때, 상기 식각공정은 RIE(Reactive Ion Etch), MERIE(Magnetically Enhanced Reacive Ion Etch), ICP(Inductively Coupled Plasma) 또는 ECR(Electron Cyclotron Resonance) 장비에서 CHF3/CH3F/N2의 혼합가스를 1 : 3 : 5 의 비율로 사용하여 실시하되, 300∼1000 mTorr 의 압력으로 실시하여 상기 유기 반사방지막(33) 패턴이 하부절연층(31)과 40∼80°의 각도로 형성되도록 한다.후속공정으로, 상기 감광막패턴(35)과 유기 반사방지막(33) 패턴을 식각마스크로 하여 상기 하부절연층(31)을 식각함으로써 상기 반도체기판(30)을 노출시키는 콘택홀(도시안됨)을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택홀 형성방법은, 유기 반사방지막을 형성하고 이를 CHF3/CH3F/N2의 혼합가스로 식각하여 0.1 ㎛ 의 콘택홀을 용이하게 형성할 수 있도록 하여 제조 공정의 안정성 및 재현성을 확보하고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 효과를 제공한다.

Claims (4)

  1. 반도체기판 상부에 하부절연층을 형성하는 공정과,
    상기 하부절연층 상부에 소정 두께의 유기 반사방지막을 형성하는 공정과,
    상기 유기 반사방지막 상부에 콘택으로 예정되는 부분을 노출시키는 감광막패턴을 형성하는 공정과,
    상기 감광막패턴을 식각마스크로 상기 유기 반사방지막을 경사 식각하여 콘택으로 예정되는 부분보다 미세한 부분을 노출시키는 유기 반사방지막패턴을 형성하는 공정과,
    상기 감광막패턴과 유기 반사방지막패턴을 식각마스크로 상기 하부절연층을 식각하여 콘택으로 예정되는 부분보다 미세한 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택홀 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 유기 반사방지막은 CHF3, CH3F 및 N2가스가 1 : 3 : 5 의 비율로 혼합되어 있는 혼합가스를 사용하여 식각되는 것을 특징으로하는 반도체소자의 콘택홀 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 유기 반사방지막은 300∼1000 mTorr 의 압력에서 RIE, MERIE, ICP 또는 ECR 장비로 식각되는 것을 특징으로 하는 반도체소자의 콘택홀 형성방법.
KR10-2000-0081748A 2000-12-26 2000-12-26 반도체소자의 콘택홀 형성방법 KR100376978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081748A KR100376978B1 (ko) 2000-12-26 2000-12-26 반도체소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081748A KR100376978B1 (ko) 2000-12-26 2000-12-26 반도체소자의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20020052459A KR20020052459A (ko) 2002-07-04
KR100376978B1 true KR100376978B1 (ko) 2003-03-26

Family

ID=27685767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0081748A KR100376978B1 (ko) 2000-12-26 2000-12-26 반도체소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100376978B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090082627A (ko) 2008-01-28 2009-07-31 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196315A (ja) * 1990-11-28 1992-07-16 Oki Electric Ind Co Ltd 半導体装置の微細コンタクトホール形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196315A (ja) * 1990-11-28 1992-07-16 Oki Electric Ind Co Ltd 半導体装置の微細コンタクトホール形成方法

Also Published As

Publication number Publication date
KR20020052459A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
US7470625B2 (en) Method of plasma etching a substrate
KR100376978B1 (ko) 반도체소자의 콘택홀 형성방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
KR100862315B1 (ko) 마스크 리워크 방법
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100851922B1 (ko) 반도체 소자의 제조방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR101016334B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20030046932A (ko) 반도체 소자의 콘택홀 형성방법
KR100223869B1 (ko) 반도체 소자의 제조 방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR20070036211A (ko) 반도체소자의 마스크 리웍 방법
KR100436131B1 (ko) 반도체소자의미세패턴형성방법
KR100236096B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100450568B1 (ko) 반도체 디바이스의 콘택 홀 제조 방법
KR100562269B1 (ko) 반도체 소자의 비아 형성 방법
KR100504551B1 (ko) 반도체 소자의 제조방법
KR20050035359A (ko) 반도체 소자의 제조방법
KR19980037653A (ko) 반도체 소자의 콘택 형성방법
KR100274345B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100403327B1 (ko) 반도체 소자의 제조 방법
KR20060011021A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee