KR100218359B1 - 쇼트 전류 방지회로 - Google Patents

쇼트 전류 방지회로 Download PDF

Info

Publication number
KR100218359B1
KR100218359B1 KR1019970005292A KR19970005292A KR100218359B1 KR 100218359 B1 KR100218359 B1 KR 100218359B1 KR 1019970005292 A KR1019970005292 A KR 1019970005292A KR 19970005292 A KR19970005292 A KR 19970005292A KR 100218359 B1 KR100218359 B1 KR 100218359B1
Authority
KR
South Korea
Prior art keywords
short current
current
short
bipolar transistor
switching unit
Prior art date
Application number
KR1019970005292A
Other languages
English (en)
Other versions
KR19980068608A (ko
Inventor
이계훈
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970005292A priority Critical patent/KR100218359B1/ko
Priority to DE1997146444 priority patent/DE19746444A1/de
Priority to JP3560598A priority patent/JPH10248160A/ja
Publication of KR19980068608A publication Critical patent/KR19980068608A/ko
Application granted granted Critical
Publication of KR100218359B1 publication Critical patent/KR100218359B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for dc applications

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 시스템 외부에서 쇼트 경로(short path)가 형성되었을 때 과도한 쇼트 전류를 제한하여 시스템 내부를 보호할 수 있는 쇼트 전류 방지회로에 관한 것이다.
이를 위하여 본 발명은 정상 동작시 전원 전압(Vcc)을 출력하고, 과도한 쇼트 전류가 인가되면 접지전압(vss)를 출력하는 제1스위칭부(200)와, 제1스위칭부(200)로부터 전원전압(Vcc)이 출력되면, 시스템 외부(230)와 시스템 내부(220)를 접속하고 접지전압(Vss)이 출력되면 접속을 차단하는 제2스위칭부(210)로 구성된다.

Description

쇼트 전류 방지회로
본 발명은 쇼트 전류 방지 장치에 관한 것으로, 특히 시스템 외부에서 쇼트 경로(short path)가 형성됨에 의해 발생되는 과도한 쇼트 전류를 제한하여 시스템 내부를 보호할 수 있는 쇼트 전류방지 장치에 관한 것이다.
일반적으로, 시스템 외부에서 쇼트가 발생되면, 과도한 쇼트 전류가 시스템 내부로 인가되어, 시스템의 오동작 또는 심한 경우, 시스템의 파손을 유발하여 막대한 시간적, 물질적인 피해를 초래한다.
즉, 제1도에 도시된 바와 같이, 시스템 외부(120)에서 쇼트가 발생되면, 등가 저항값(R4)이 거의 0이 되어, 전원전압(VCC)과 접지 사이에 과도한 쇼트전류 i(r4)가 흐르게 된다. 그 결과, 상기 과도한 쇼트전류 i(r4)가 곧바로 시스템 내부(130)로 인가되어, 시스템 내부(220)가 오동작을 일으키게 되고, 심한 경우는 회로의 파손을 유발한다.
따라서, 시스템 외부(130)에서 발생된 쇼트에 의해 과도한 쇼트 전류가 시스템 내부(120)로 인가될 때, 과도한 쇼트전류를 제한시켜 시스템 내부를 보호하기 위한 장치가 필요하게 된다.
제2도에 도시된 바와 같이 종래의 쇼트전류 방지 장치는, 시스템 내부(120)와 시스템 외부(130)를 연결하는 경로의 전류를 감지하는 전류 감지부(100)와, 그 전류 감지부(100)의 감지 상태에 따라, 시스템 외부(130)로부터 시스템 내부(120)로 인가되는 전류의 양을 제한하는 전류 제한부(110)로 구성된다.
상기 전류 제한부(110)는 전원전압(Vcc)와 접지전압(Vss)사이에 연결되어, 상기전류 감지부(100)의 출력을 베이스로 입력받는 바이폴라 트랜지스터(Q1)와, 그 바이폴라 트랜지스터(Q1)의 베이스와 접지전압(Vss) 사이에 연결되며, 베이스는 상기 바이폴라 트랜지스터(Q1)의 에미터와 접속된 바이폴라 트랜지스터(Q2)로 구성된다.
이때, 미설명 부호 R1, R2는 저항이다.
그리고, 상기 바이폴라 트랜지스터(Q1)는 전류의 흐름을 조절할 수 있는 특별한 구조를 갖는다.
이와 같이 구성된 종래의 쇼트 전류 방지 장치의 동작을 설명하면 다음과 같다.
먼저, 시스템 외부(130)에서 쇼트가 발생하지 않은 정상 동작시를 설명한다.
전류 감지부(100)는 시스템 내부(12)와 시스템 외부(130)를 연결하는 경로에서, 전원전압(Vcc)와 접지전압(Vss)사이에서 전류의 세기를 감지하게 되는데, 정상동작에는 수용가능한 전류를 바이폴라 트랜지스터(Q1)로 출력한다. 이때, 상기 바이폴라 트렌지스터(Q1)는 전류의 흐름을 조절할 수 있는 특별한 구조를 갖는 트랜지스터이다.
따라서, 바이폴라 트랜지스터(Q1)의 베이스로 입력되는 전압이 감소됨에 따라 전류 감지부(100)의 바이폴라 트랜지스터(Q1)를 통해 흐르는 전류(11,12)가 감소되고, 전류(12)의 감소에 따라 저항(R2)에 걸리는 전압이 감소되어 바이폴라 트랜지스터(Q2)는 오프된다.
결국, 시스템 외부(130)를 대표하는 등가 저항(R3)을 통해 전원전압(VCC)과 접지 사이에 전류가 흐르게 되어 시스템 내부(120)와 시스템 외부(130)간의 전류 경로가 형성된다.
반면에, 시스템 외부(130)에서 쇼트가 발생되어 쇼트 전류가 전원전압(VccC)과 접지전압(Vss)사이에 흐르게 되면, 전류 감지부(100)로부터 전류 제한부(110)로 입력되는 전압이 증가되어, 바이폴라 트랜지스터(Q1)를 통해 흐르는 전류(11,12)도 역시 증가하게 된다.
따라서, 저항(R2)의 접속단(X2)에 걸리는 전압이 증가되어 바이폴라 트랜지스터(Q2)가 온상태가 되고, 바이폴라 트랜지스터(Q2)가 온상태가 되면, 접속단(X1)에 걸리는 전압이 감소되어 바이폴라 트랜지스터(Q1)를 통하여 흐르는 전류(11,12)가 감소됨으로써, 쇼트전류를 제한하게 된다.
즉 종래 발명은 시스템 외부(130)에서 과도한 쇼트 전류가 발생하더라도 시스템 내부(120)로 인가되는 쇼트 전류를 정상 동작시와 동일하게 제한하여 쇼트 전류로부터 시스템 내부를 보호하게 된다.
그러나, 종래의 쇼트 전류 방지 장치는 전류경로상의 전류를 조절하기 위한 특별한 구조를 갖는 바이폴라 트랜지스터와, 그 바이폴라 트랜지스터를 제어하는 전류 감지부가 반드시 필요하기 때문에, 회로의 구성이 복잡하게 되고 원가상승의 요인이 된다.
따라서, 본 발명의 목적은 시스템 외부에서 쇼트가 발생된 경우, 단순한 스위칭 작용을 하는 바이폴라 트랜지스터를 사용하여 시스템 외부와 시스템 내부로의 연결경로를 차단함으로써, 과도한 쇼트 전류를 제한할 수 있는 쇼트 전류 방지 장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은 정상 동작시 전원 전압(Vcc)을 출력하고, 과도한 쇼트 전류가 인가되면 접지전압(vss)를 출력하는 제1스위칭부(200), 상기 제1스위칭부(200)로부터 전원전압(Vcc)이 출력되면, 시스템 외부(230)와 시스템 내부(220)를 접속하고 접지전압(Vss)이 출력되면 접속을 중단하는 제2스위칭부(210)를 포함하는 것을 특징으로 한다.
제1도는 시스템외부에서 시스템내부로의 쇼트전류의 흐름을 나타낸 도면.
제2도는 종래 쇼트 전류 방지회로의 구성도.
제3도는 본 발명의 기술에 의한 쇼트 전류 방지회로의 구성도.
제4도는 제3도에 있어서, 일반동작시의 등가회로도.
제5도는 제3도에 있어서, 쇼트발생시의 등가회로도.
제6도는 제3도에 있어서 전류 i(R4)흐름에 대한 실험결과치를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
200 : 제1스위칭부 210 : 제2스위칭부
220 : 시스템 내부 230 : 시스템 외부
본 발명에 따른 쇼트전류 방지회로는 제3도에 도시한 바와 같이, 정상 동작시에는 전원전압(Vcc)을 출력하고, 과도한 쇼트 전류가 인가되면 접지전위(Vss)를 출력하는 제1스위칭부(200), 제1스위칭부(200)로부터 전원전압(Vcc)이 출력되면 시스템 외부(230)와 시스템 내부(220)를 연결하고 접지전위(Vss)가 출력되면 분리시키는 제2스위칭부(210)로 구성된다.
상기 제1스위칭부(200)는 베이스가 저항(R1)을 통해 시스템 외부(230)의 등가저항(R4)과 연결되고, 콜렉터는 저항(R2)를 통해 전원전압(Vcc)단자에 연결되며, 에미터는 접지된 바이폴라 트랜지스터(Q1)로 구성되고, 제2스위칭부(210)는 베이스가 저항(R3)를 통하여 상기 바이폴라 트랜지스터(Q1)의 콜렉터에 연결되고, 콜렉터는 시스템 외부(230)의 등가저항(R4)과 연결되며, 에미터는 접지된 바이폴라 트랜지스터(Q2)로 구성된다.
이와 같이 구성된 본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 제3도에 도시된 바와 같이, 정상동작에서는 시스템 외부(230)를 대표하는 등가저항값(R4)은 임의의 상수값을 가지며, 그 저항값에 의해 전류 i(r4)가 제한되어 제1스위칭부(200)로 인가되는 전압(V1)은 접지전위에 가까운 값이 된다.
그 결과, 상기 전압(V1)에 의해 바이폴라 트랜지스터(Q1)는 컷 오프(cut-off)영역에 있고, 바이폴라 트랜지스터(Q1)에 의해 콜렉터 전압(v2)이 전원전압(Vcc)에 가깝게 됨으로써, 바이폴라 트랜지스터(Q2)는 포화(saturation)영역에 있게 된다. 이때, 등가회로는 제4도와 같다.
따라서, 바이폴라 트랜지스터(Q2)에 의한 저항값(Ron1)이 거의 '0'에 가깝게 되어, 쇼트전류 방지회로는 시스템 외부(230)와 시스템 내부(220)사이에 영향을 끼치지 않게 된다.
그러나, 시스템 외부(230)에서 쇼트가 발생하면, 등가 저항값(R4)이 '0'가 되어 바이폴라 트랜지스터(Q1)의 베이스 전압(V1)은 전원전압(Vcc)이 되고, 그 전원전압(Vcc)에 의해 바이폴라 트랜지스터(Q1)가 턴온되어, 바이폴라 트랜지스터(Q2)의 베이스 전압(V2)은 접지전위가 된다.
그 결과, 바이폴라 트랜지스터(Q2)가 턴오프되어, 시스템 외부(230)에서 발생된 과도한 쇼트 전류 i(r4)를 제한시키게 된다. 즉, 제5도의 등가회로에 도시된 바와 같이, 바이폴라 트랜지스터(Q2)의 저항값(Ron1)이 '0'보다 훨씬 크게 되어, 쇼트에 의한 전류를 제한한다.
제6도는 본 발명에 따른 실험결과를 나타낸 것으로, 영역3은 일반적인 동작상태, 영역2는 일반적인 동작상태에서 쇼트가 발생된 경우의 과도 영역을 도시한 것으로서, 소정 시간동안 쇼트 전류가 급격히 증가함을 알 수 있다.
그리고, 영역1은 쇼트가 발생한 경우의 동작상태로서, 쇼트 전류 방지회로가 없을 경우는 쇼트전류는 급속히 증가하고, 쇼트 전류 방지회로를 설치한 경우 쇼트 전류값은 대략 60㎃부근에서 제한됨을 알 수 있다.
상기와 같이, 본 발명은 단순한 스위칭동작을 하는 바이폴라 트랜지스터만을 사용하여 쇼트 전류 방지장치를 구현함으로써, 간단한 회로 구성에 의해 사이즈가 감소되어 제조원가를 절감할 수 있는 효과가 있다.

Claims (3)

  1. 정상 동작시 전원 전압(Vcc)을 출력하고, 과도한 쇼트 전류가 인가되면 접지전압(vss)를 출력하는 제1스위칭부(200)와; 그 제1스위칭부(200)로부터 전원전압(Vcc)이 출력되면, 시스템 외부(230)와 시스템 내부(220)를 접속하고 접지전압(Vss)이 출력되면 상기접속을 차단하는 제2스위칭부(210); 로 구성된 것을 특징으로 하는 쇼트 전류 방지회로.
  2. 제1항에 있어서, 제1스위칭부(200)는 베이스가 저항(R1)을 통해 시스템 외부(230)의 등가저항(R4)과 연결되고, 콜렉터는 저항(R2)를 통해 전원전압(Vcc)단자에 연결되며, 에미터는 접지된 바이폴라 트랜지스터(Q1)로 구성되는 것을 특징으로 하는 쇼트 전류 방지회로.
  3. 제1항에 있어서, 제2스위칭부(210)는 베이스가 저항(R3)를 통하여 상기 트랜지스터(Q1)의 콜렉터에 연결되고, 콜렉터는 시스템 외부(230)의 등가저항(R4)과 연결되며, 에미터는 접지되는 바이폴라 트랜지스터(Q2)로 구성된 것을 특징으로 하는 쇼트 전류 방지회로.
KR1019970005292A 1997-02-21 1997-02-21 쇼트 전류 방지회로 KR100218359B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970005292A KR100218359B1 (ko) 1997-02-21 1997-02-21 쇼트 전류 방지회로
DE1997146444 DE19746444A1 (de) 1997-02-21 1997-10-21 Schaltung zum Begrenzen bzw. Verringern eines Kurzschlußstroms
JP3560598A JPH10248160A (ja) 1997-02-21 1998-02-18 短絡電流防止回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005292A KR100218359B1 (ko) 1997-02-21 1997-02-21 쇼트 전류 방지회로

Publications (2)

Publication Number Publication Date
KR19980068608A KR19980068608A (ko) 1998-10-26
KR100218359B1 true KR100218359B1 (ko) 1999-09-01

Family

ID=19497617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005292A KR100218359B1 (ko) 1997-02-21 1997-02-21 쇼트 전류 방지회로

Country Status (3)

Country Link
JP (1) JPH10248160A (ko)
KR (1) KR100218359B1 (ko)
DE (1) DE19746444A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101694381B1 (ko) * 2011-01-26 2017-01-10 현대모비스 주식회사 외부 인터페이스 회로

Also Published As

Publication number Publication date
JPH10248160A (ja) 1998-09-14
DE19746444A1 (de) 1998-08-27
KR19980068608A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US9265134B2 (en) Circuit arrangement for protection against electrostatic discharges and a method for operating same
EP0173108B1 (en) Electrostatic discharge protection circuit with variable limiting threshold for MOS device
US4186418A (en) Overvoltage protected integrated circuit network, to control current flow through resistive or inductive loads
US5579193A (en) Reducing the natural current limit in a power MOS device by reducing the gate-source voltage
JPH10150354A (ja) 電力ｆｅｔ及び短絡認識部を有するスイツチ装置
KR100286509B1 (ko) 전력트랜지스터용 제어 전극 디스에이블 회로
US4695915A (en) Short circuit and overload protection circuit for output stage transistors
JP2549741B2 (ja) Ｃｍｏｓ集積回路用の静電放電気からの保護回路
KR960000796B1 (ko) 직류스위칭회로용 전류제한 전력제어기
US4513343A (en) Short circuit protector having fold-back trip point for solid state switching device
KR920002686B1 (ko) 정전유도형 자기소호소자의 과전류보호회로
US5424897A (en) Three leaded protected power device having voltage input
JPS61264749A (ja) ダイナミツク保護集積装置
KR100218359B1 (ko) 쇼트 전류 방지회로
US5548462A (en) Protective circuit
US6169425B1 (en) Voltage sensing current foldback switch circuit
JPH08279736A (ja) 電子スイッチ用制御回路及びこれを適用する電子スイッチ
KR100292572B1 (ko) 유도성구성부품을지니는단락회로동안트랜지스터를불활성화시키는데사용되는보호회로
KR100249155B1 (ko) 이에스디(esd)보호회로
KR100226626B1 (ko) 과전류 보호회로
JPH0223028A (ja) 過電流保護回路
KR19990049048A (ko) 과전류 보호회로
JP2000049293A (ja) サージ保護回路装置
KR200144661Y1 (ko) 전원차단회로
KR100364130B1 (ko) 정전기 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee