JPS61264749A - ダイナミツク保護集積装置 - Google Patents
ダイナミツク保護集積装置Info
- Publication number
- JPS61264749A JPS61264749A JP61109351A JP10935186A JPS61264749A JP S61264749 A JPS61264749 A JP S61264749A JP 61109351 A JP61109351 A JP 61109351A JP 10935186 A JP10935186 A JP 10935186A JP S61264749 A JPS61264749 A JP S61264749A
- Authority
- JP
- Japan
- Prior art keywords
- line
- input
- mos transistor
- threshold
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001681 protective effect Effects 0.000 title description 2
- 238000005516 engineering process Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、特にMOS技術の人力段を有する集積回路
のためのダイナミック保護集積装置に関するものである
。
のためのダイナミック保護集積装置に関するものである
。
公知であるように、かなり精密な構造から形成されるM
OS技術で作られるいくつかの集積回路の入力段は、静
電放電から保護される必要がある。
OS技術で作られるいくつかの集積回路の入力段は、静
電放電から保護される必要がある。
その目的のために、入力段がその降伏電圧たとえば15
Vに達するとき介入するダイオードによって典型的に形
成される保護が利用される。そのダイオードは、構造的
にかなり強く、かつ保護されるべき集積回路の入力段を
形成するMOSトランジスタのゲート、およびことによ
ると拡散ゾーンも保護することが可能である。一般に、
さらに、人力には、ダイオード自体の保護のための抵抗
器が与えられる。実際、成る減衰時間を有する非常に高
い剥離電流を冑する高電圧放電によって、既に回路は損
傷している。
Vに達するとき介入するダイオードによって典型的に形
成される保護が利用される。そのダイオードは、構造的
にかなり強く、かつ保護されるべき集積回路の入力段を
形成するMOSトランジスタのゲート、およびことによ
ると拡散ゾーンも保護することが可能である。一般に、
さらに、人力には、ダイオード自体の保護のための抵抗
器が与えられる。実際、成る減衰時間を有する非常に高
い剥離電流を冑する高電圧放電によって、既に回路は損
傷している。
第3図には、その入力端子2に電圧、たとえば主電圧が
印加される集積回路3が、端子2の1つと集積回路3の
入力との間に配置された外部抵抗器1によって保護され
る構成が示される。第3A図は、保護がダイオード4お
よび抵抗器1によって形成されるMO8入力段を有する
集積回路の入力を示す。ここで、入力段は、そのゲート
に入力信号が保護抵抗器1を介して印加され、そのゲー
トがダイオード4を介して保護されるMOSトランジス
タ5によって概略的に示される。
印加される集積回路3が、端子2の1つと集積回路3の
入力との間に配置された外部抵抗器1によって保護され
る構成が示される。第3A図は、保護がダイオード4お
よび抵抗器1によって形成されるMO8入力段を有する
集積回路の入力を示す。ここで、入力段は、そのゲート
に入力信号が保護抵抗器1を介して印加され、そのゲー
トがダイオード4を介して保護されるMOSトランジス
タ5によって概略的に示される。
この公知の保護システムは、装置が、期待入力電圧範囲
で設計される典型的な目的のために利用されるとき十分
であるが、装置が、その設計されたものより広い電圧範
囲のために用いられなければならない場合には十分では
ない。実際、そのような装置は、たとえば、非常に高い
電圧で利用され、たとえば下流に置かれた装置を制御す
るために、零通過を検出し、または主電圧の存在を制御
し、または入力に印加される他の電気信号をモニタする
。その場合には、入力に、減少抵抗器で、典型的な論理
レベル電圧よりはるかに高い電圧(いくつかの場合には
IOVまたは100Vまで)が印加されることがある。
で設計される典型的な目的のために利用されるとき十分
であるが、装置が、その設計されたものより広い電圧範
囲のために用いられなければならない場合には十分では
ない。実際、そのような装置は、たとえば、非常に高い
電圧で利用され、たとえば下流に置かれた装置を制御す
るために、零通過を検出し、または主電圧の存在を制御
し、または入力に印加される他の電気信号をモニタする
。その場合には、入力に、減少抵抗器で、典型的な論理
レベル電圧よりはるかに高い電圧(いくつかの場合には
IOVまたは100Vまで)が印加されることがある。
しかしながら、その場合には、装置の動作を部分的に妨
げるまたは少なくとも妨害する異常現象が生じることが
ある。
げるまたは少なくとも妨害する異常現象が生じることが
ある。
たとえば、高い正電位によって、MOSゲートの酸化物
は、入力段の結果として生じる破壊で損傷され、または
保護ダイオードの破壊が生じることがあり、−力負電圧
によって、ダイオードを介して順バイアス電流が生じる
。たとえば正の半波長の間交流電圧が印加される場合、
入力電圧は、保護の介入値まで上がることがある。それ
から、より低い介入値まで電圧の急な降下が生じ、かつ
□゛再び一連の振動で、はぼより低いカ
ットオフ値に上がる。その値は、ハイの論理値に近く、
かつそれゆえにMO9集積回路の論理動作の場合にはノ
イズを含む。負の半波長の場合には、さらに悪い動作が
生じる。実際、ダイオードが順方向に導通し始めるとす
ぐ、ダイオードは、サブストレートに電子を注入し、入
力端子から成る距離内のフローティング接続点(たとえ
ば事前ロードデータが存在する)を放電する。その結果
、装置はもはや働かず、かつ得られる結果は信頼性がな
い。その影響は、それほど高くない周波数で、かつ入力
段に接続されるICのMOS構造の数が増加するとき、
より著しくなる。
は、入力段の結果として生じる破壊で損傷され、または
保護ダイオードの破壊が生じることがあり、−力負電圧
によって、ダイオードを介して順バイアス電流が生じる
。たとえば正の半波長の間交流電圧が印加される場合、
入力電圧は、保護の介入値まで上がることがある。それ
から、より低い介入値まで電圧の急な降下が生じ、かつ
□゛再び一連の振動で、はぼより低いカ
ットオフ値に上がる。その値は、ハイの論理値に近く、
かつそれゆえにMO9集積回路の論理動作の場合にはノ
イズを含む。負の半波長の場合には、さらに悪い動作が
生じる。実際、ダイオードが順方向に導通し始めるとす
ぐ、ダイオードは、サブストレートに電子を注入し、入
力端子から成る距離内のフローティング接続点(たとえ
ば事前ロードデータが存在する)を放電する。その結果
、装置はもはや働かず、かつ得られる結果は信頼性がな
い。その影響は、それほど高くない周波数で、かつ入力
段に接続されるICのMOS構造の数が増加するとき、
より著しくなる。
それゆえに、この発明の目的は、公知のダイオード静電
保護と組合わせるための、かつ既に説明した望ましくな
い現象を避けるために信頼性があるように動作すること
ができるダイナミックタイプの保護を提供することであ
る。
保護と組合わせるための、かつ既に説明した望ましくな
い現象を避けるために信頼性があるように動作すること
ができるダイナミックタイプの保護を提供することであ
る。
この発明の特定的な目的は、論理入力およびアナログ入
力の両方で動作し、許容電圧範囲では、吸収電流または
供給電流ではなく回路として動作し、それによって保護
される関連の装置のために完全に「透明」になるダイナ
ミック保護集積回路を提供することである。
力の両方で動作し、許容電圧範囲では、吸収電流または
供給電流ではなく回路として動作し、それによって保護
される関連の装置のために完全に「透明」になるダイナ
ミック保護集積回路を提供することである。
この発明の他の目的は、その介入値が、設計の段階で容
易にかつ制御自在に変えられることができる信頼性のあ
るダイナミック保護集積装置を提供することである。
易にかつ制御自在に変えられることができる信頼性のあ
るダイナミック保護集積装置を提供することである。
この発明の主たる目的は、領域要求を減じ、かつ既に利
用可能な技術で製作されることができる前記ダイナミッ
ク保護集積装置を提供することである。
用可能な技術で製作されることができる前記ダイナミッ
ク保護集積装置を提供することである。
以下で明らかとなる上述の目的および他の目的は、特に
MOS技術の人力段を有する集積回路のためのダイナミ
ック保護集積装置によって達成され、それは、第1の設
定可能なしきい値以上の電圧から保護する第1部分、お
よび第2の設定可能なしきい値以下の電圧から保護する
第2部分を備え、かつ前記第1および第2部分は、MO
S技術で作られ、保護されるべき回路の入力段と電力線
との間に配置され、かつ前記しきい値電圧によって規定
される範囲内の入力電圧についてターンオフ状態では実
質的にダイオードとして動作し、かつ前記第1しきい値
を越えるまたは前記第2しきい値以下に降下する前記入
力電圧で選択的にターンオンするようにされ、前記第1
部分は、入力電圧が前記第1しきい値を越える場合に入
力でピックアップされる電流を電力線の方へ伝えるよう
にされ、かつ前記第2部分は、入力電圧が前記第2しき
い値より降下する場合に電力線上でピックアップされる
電流を強制して入力の方へ伝えるようにされることを特
徴とする。
MOS技術の人力段を有する集積回路のためのダイナミ
ック保護集積装置によって達成され、それは、第1の設
定可能なしきい値以上の電圧から保護する第1部分、お
よび第2の設定可能なしきい値以下の電圧から保護する
第2部分を備え、かつ前記第1および第2部分は、MO
S技術で作られ、保護されるべき回路の入力段と電力線
との間に配置され、かつ前記しきい値電圧によって規定
される範囲内の入力電圧についてターンオフ状態では実
質的にダイオードとして動作し、かつ前記第1しきい値
を越えるまたは前記第2しきい値以下に降下する前記入
力電圧で選択的にターンオンするようにされ、前記第1
部分は、入力電圧が前記第1しきい値を越える場合に入
力でピックアップされる電流を電力線の方へ伝えるよう
にされ、かつ前記第2部分は、入力電圧が前記第2しき
い値より降下する場合に電力線上でピックアップされる
電流を強制して入力の方へ伝えるようにされることを特
徴とする。
さらに他の特徴および利点は、図解として示され、かつ
添付の図面に限定されない、好ましい、しかしこれに限
定されない実施例の説明から明らかとなろう。
添付の図面に限定されない、好ましい、しかしこれに限
定されない実施例の説明から明らかとなろう。
第3図および第3A図を、この説明の序文で既に説明し
たので、以下では、第1図および第2図を説明する。
たので、以下では、第1図および第2図を説明する。
したがって、第1図を参照すると、保護されるべき、こ
こでは参照数字15で識別されるブロックによって概略
的に表わされる集積回路について、この発明による装置
の接続が示される。詳細には、10で示される、この発
明による集積装置は、入力端子2に接続される抵抗器1
およびダイオード4からなる静電放電のための公知のタ
イプの保護と並列に配置される。より特定的に言えば、
装置10は、集積回路入力線14に接続される入力線1
1、および供給電圧VCCに接続される電力線12を有
する。装置10は、さらに、保護されるべき回路15に
至る線16に接続される線13をさらに有する。その線
は、単に仮想線で示されている。というのは、その線は
、単に基準を表わし、かつ入力を介して流れる電流を吸
収し、ないからである。
こでは参照数字15で識別されるブロックによって概略
的に表わされる集積回路について、この発明による装置
の接続が示される。詳細には、10で示される、この発
明による集積装置は、入力端子2に接続される抵抗器1
およびダイオード4からなる静電放電のための公知のタ
イプの保護と並列に配置される。より特定的に言えば、
装置10は、集積回路入力線14に接続される入力線1
1、および供給電圧VCCに接続される電力線12を有
する。装置10は、さらに、保護されるべき回路15に
至る線16に接続される線13をさらに有する。その線
は、単に仮想線で示されている。というのは、その線は
、単に基準を表わし、かつ入力を介して流れる電流を吸
収し、ないからである。
装置の回路図を示す第2図を参照しよう。見られるよう
に、保護装置10は、実質的に、それぞれ参照数字19
および20で示される2つの部分からなる。それらの部
分は、スイッ≠ング手段として動作し、かつ異なる動作
状態での異なる電圧、で介入する。特に、部分19は、
電源電圧VCC+設定可能な電圧を越える入力電圧で介
入し、線11を介して線14から電流を吸収し、一方部
分20は、特定のしきい値以下に降下する入力電圧で介
入し、電源線12からの電流を強制的に線11を介して
線14の方へ進める。したがって、部分19および部分
20はともに役に立つ。前者は、保護されるべき装置の
入力線から電流を吸収するために、かつ後者は、放電し
ている電力線から、電力線または入力線のいずれかの方
へ電流を吸収するのに役立ち、保護されるべき回路の入
力電圧が、以下で説明する否定的な結果で、設定された
限界から上昇または降下しないようにする。
に、保護装置10は、実質的に、それぞれ参照数字19
および20で示される2つの部分からなる。それらの部
分は、スイッ≠ング手段として動作し、かつ異なる動作
状態での異なる電圧、で介入する。特に、部分19は、
電源電圧VCC+設定可能な電圧を越える入力電圧で介
入し、線11を介して線14から電流を吸収し、一方部
分20は、特定のしきい値以下に降下する入力電圧で介
入し、電源線12からの電流を強制的に線11を介して
線14の方へ進める。したがって、部分19および部分
20はともに役に立つ。前者は、保護されるべき装置の
入力線から電流を吸収するために、かつ後者は、放電し
ている電力線から、電力線または入力線のいずれかの方
へ電流を吸収するのに役立ち、保護されるべき回路の入
力電圧が、以下で説明する否定的な結果で、設定された
限界から上昇または降下しないようにする。
詳細には、部分19は、ダイオード接続されるエンハン
スメント形のMOSトランジスタ21からなる。トラン
ジスタ21は、ともにかつ線11によって表わされる装
置の入力と接続される制御ゲートおよびドレインの端子
、および線12を介して電源VCCに接続されるソース
端子を有する。
スメント形のMOSトランジスタ21からなる。トラン
ジスタ21は、ともにかつ線11によって表わされる装
置の入力と接続される制御ゲートおよびドレインの端子
、および線12を介して電源VCCに接続されるソース
端子を有する。
部分20は、その代わりに、デプレッション形のかつイ
ンバータを形成する1対のMoSトランジスタ22およ
び23を備える。そのインバータの出力には、エンハン
スメント形のMo5トランジスタ24が接続され、その
ソース端子は、インバータ入力に接続され、こうしてソ
ースフォロア構造を形成する。詳細には、トランジスタ
22は、電源線VCCに接続されるドレイン、およびト
ランジスタ23のドレインおよびトランジスタ24のゲ
ートにともに接続されるゲートおよびソース端子を有す
る。さらに、トランジスタ23のゲートは、入力線11
に接続され、一方そのソースは、線13を介して接地に
接続される。最後に、エンハンスメントトランジスタ2
4のドレインは、電力線VCCに接続され、かつソース
は、保護されるべき回路の入力段に線11を介して接続
される。
ンバータを形成する1対のMoSトランジスタ22およ
び23を備える。そのインバータの出力には、エンハン
スメント形のMo5トランジスタ24が接続され、その
ソース端子は、インバータ入力に接続され、こうしてソ
ースフォロア構造を形成する。詳細には、トランジスタ
22は、電源線VCCに接続されるドレイン、およびト
ランジスタ23のドレインおよびトランジスタ24のゲ
ートにともに接続されるゲートおよびソース端子を有す
る。さらに、トランジスタ23のゲートは、入力線11
に接続され、一方そのソースは、線13を介して接地に
接続される。最後に、エンハンスメントトランジスタ2
4のドレインは、電力線VCCに接続され、かつソース
は、保護されるべき回路の入力段に線11を介して接続
される。
この発明による装置の動作は次のとおりである。
線14と16との間の入力電圧が、部分19および20
のしきい値またはカットイン電圧によって規定される電
力範囲内にあるとき、装置は、保護されるべき回路によ
って見られない。実際、トランジスタ21の電圧VGs
は負でありまたはオン値以下であるので、トランジスタ
21は、オフでありかつ電流を吸収しない。トラジスタ
24は、負またはオン値以下の電圧VGsを有し、それ
ゆえにオフであり、一方トランジスタ23のゲートは電
流を吸収しないので、同じことが部分20に当てはまる
。その代わりに、入力電圧が、トランジスタ21の供給
電圧VCCCCジオン電圧って規定される上限しきい値
以上に上がるとき、トランジスタ21は、正電圧VGs
を有し、かつそれゆえにターンオンし、それによって線
11から電源VCC線12の方へ電流が流れることがで
きる。
のしきい値またはカットイン電圧によって規定される電
力範囲内にあるとき、装置は、保護されるべき回路によ
って見られない。実際、トランジスタ21の電圧VGs
は負でありまたはオン値以下であるので、トランジスタ
21は、オフでありかつ電流を吸収しない。トラジスタ
24は、負またはオン値以下の電圧VGsを有し、それ
ゆえにオフであり、一方トランジスタ23のゲートは電
流を吸収しないので、同じことが部分20に当てはまる
。その代わりに、入力電圧が、トランジスタ21の供給
電圧VCCCCジオン電圧って規定される上限しきい値
以上に上がるとき、トランジスタ21は、正電圧VGs
を有し、かつそれゆえにターンオンし、それによって線
11から電源VCC線12の方へ電流が流れることがで
きる。
この段階中、トランジスタ24は、オフ状態に留まる。
これに反して、線14と16との間の入力上の電圧が、
下限しきい値以下に降下し、それによってトランジスタ
22および23によって形成されるインバータ回路が切
換えられるとき、トランジスタ24のゲート電圧の増加
が生じる。その結果、そのトランジスタ24はターンオ
ンし、供給電圧VCCからの電流を強制的に入力線11
を介して線14の方へ進める。言い換えると、入力電圧
が下限しきい値以下に降下するとき、入力変動は、イン
バータ22.23で増加され(反転され)、それによっ
てトランジスタ24のゲート電圧は増加し始め、それに
よってそのVGsの変動の二乗としてそのトランジスタ
を介して電流の増加が生じ、人力での電圧減少に抗する
。
下限しきい値以下に降下し、それによってトランジスタ
22および23によって形成されるインバータ回路が切
換えられるとき、トランジスタ24のゲート電圧の増加
が生じる。その結果、そのトランジスタ24はターンオ
ンし、供給電圧VCCからの電流を強制的に入力線11
を介して線14の方へ進める。言い換えると、入力電圧
が下限しきい値以下に降下するとき、入力変動は、イン
バータ22.23で増加され(反転され)、それによっ
てトランジスタ24のゲート電圧は増加し始め、それに
よってそのVGsの変動の二乗としてそのトランジスタ
を介して電流の増加が生じ、人力での電圧減少に抗する
。
装置のカットイン電圧は、装置の設計中適当に変えられ
てもよく、たとえばトランジスタ21のしきい値電圧、
ならびにインバータ22.23の切換電圧によって規定
される下限しきい値電圧は、トランジスタ自体を作るた
めに利用される技術に依存し、特定的には装置のカット
イン電圧は、所望の応用によって適用することができる
ように、トランジスタ2、22および23の注入量を適
当に選択することによって調節されてもよいということ
をさらに注目しなければならない。
てもよく、たとえばトランジスタ21のしきい値電圧、
ならびにインバータ22.23の切換電圧によって規定
される下限しきい値電圧は、トランジスタ自体を作るた
めに利用される技術に依存し、特定的には装置のカット
イン電圧は、所望の応用によって適用することができる
ように、トランジスタ2、22および23の注入量を適
当に選択することによって調節されてもよいということ
をさらに注目しなければならない。
前述の説明から見られるように、この発明は、前述の目
的を十分達成する。実際、保護されるべき回路の通常の
動作電圧範囲内で見られないように設計されることがで
きる集積装置が作られている。というのはそれは、保護
されるべき回路の入力段または外部(端子2)のいずれ
からも電流を吸収せず、一方入力電圧が設定された上限
しきい値を越えるとき、線11を介して電流を引き、か
つ電源線12の方へ電流を放電し始める部分19のター
ンオンが生じ、それゆえに通常の動作状態(供給された
集積回路で)、静電放電からの公知の保護の介入を妨げ
るからである。それに反して、この発明による装置のな
い従来の保護に関しては、下限しきい値以下にそれ自体
を減少させる入力電圧で、部分20は、ターンオンし、
かつ電源から電流を入力線11および線14の方へ引き
、損傷している電子が注入されて、ダイオード4の入力
電圧および介入がさらに減少するのを妨げる。
的を十分達成する。実際、保護されるべき回路の通常の
動作電圧範囲内で見られないように設計されることがで
きる集積装置が作られている。というのはそれは、保護
されるべき回路の入力段または外部(端子2)のいずれ
からも電流を吸収せず、一方入力電圧が設定された上限
しきい値を越えるとき、線11を介して電流を引き、か
つ電源線12の方へ電流を放電し始める部分19のター
ンオンが生じ、それゆえに通常の動作状態(供給された
集積回路で)、静電放電からの公知の保護の介入を妨げ
るからである。それに反して、この発明による装置のな
い従来の保護に関しては、下限しきい値以下にそれ自体
を減少させる入力電圧で、部分20は、ターンオンし、
かつ電源から電流を入力線11および線14の方へ引き
、損傷している電子が注入されて、ダイオード4の入力
電圧および介入がさらに減少するのを妨げる。
さらに、この装置は信頼性があり、その介入のしきい値
は調節されることができ、かつ製造費および領域消費は
低い。最後に、この発明による装置は、説明した誤動作
を防ぐのに十分すぎるほどのかなり早い時間の介入を有
する。
は調節されることができ、かつ製造費および領域消費は
低い。最後に、この発明による装置は、説明した誤動作
を防ぐのに十分すぎるほどのかなり早い時間の介入を有
する。
この発明は、発明の概念の範囲内で、多くの修正および
変更が可能である。
変更が可能である。
第1図は、この発明による集積装置の、保護されるべき
回路への接続の概略図である。 第2図は、この発明による集積装置の簡略化した回路図
を示す。 第3図および第3A図は、公知の保護の簡略化した回路
図である。 図において、1は抵抗器、2は入力端子、4はダイオー
ド、10は集積装置、11および14は入力線、12は
電力線、15は集積回路、16は電位線、19および2
0は部分、21および24はMOSトランジスタ、22
および23はMOSインバータである。
回路への接続の概略図である。 第2図は、この発明による集積装置の簡略化した回路図
を示す。 第3図および第3A図は、公知の保護の簡略化した回路
図である。 図において、1は抵抗器、2は入力端子、4はダイオー
ド、10は集積装置、11および14は入力線、12は
電力線、15は集積回路、16は電位線、19および2
0は部分、21および24はMOSトランジスタ、22
および23はMOSインバータである。
Claims (5)
- (1)特にMOS技術の入力を有する集積回路のための
ダイナミック保護集積装置であって、第1の予め設定さ
れたしきい値以上の電圧から保護する第1部分(19)
、および第2の予め設定されたしきい値以下の電圧から
保護する第2部分(20)を備え、前記第1および第2
部分は、保護されるべき回路(15)の入力線(14)
と電力線(V_c_c)との間に互いに並列に配置され
、かつ基準電位線(16)に電気的に接続され、前記第
1および第2部分は、MOSトランジスタ(21−24
)を含むスイッチング手段を備え、かつ前記入力線と前
記基準線との間の、前記第1しきい値を越えるまたは前
記第2しきい値以下に降下する入力電圧で選択的にター
ンオンするようにされ、前記第1部分(19)は、前記
入力電圧が前記第1しきい値を越える場合に、前記入力
線(11)でピックアップされる電流を電力線(12)
の方へ伝えるようにされ、かつ前記第2部分(20)は
、前記入力電圧が前記第2しきい値以下に降下する場合
に、電力線(12)上でピックアップされる電流を強制
的に前記入力線(11)の方へ伝えるようにされること
を特徴とする、集積装置。 - (2)前記第1部分(19)は、MOSトランジスタ(
21)に接続されるダイオードを備え、かつ第2部分(
20)は、MOSトランジスタ(24)に接続されるM
OSインバータ(22、23)を備え、電圧フォロアを
形成することを特徴とする、特許請求範囲第1項記載の
集積装置。 - (3)前記MOSインバータ(22、23)は、前記下
限しきい値電圧値の所望の値による調節可能な注入レベ
ルを有する、デプレッション形の1対のMOSトランジ
スタからなることを特徴とする、特許請求の範囲第2項
記載の集積装置。 - (4)互いにかつ装置の前記入力線(11)に接続され
るゲートおよびドレイン端子、および前記電力線(12
)に接続されるソース端子を有する第1MOSトランジ
スタ(21)、前記電力線(12)に接続されるドレイ
ン端子、および互いに接続されるゲートおよびソース端
子を有する第2MOSトランジスタ(22)、前記第2
MOSトランジスタ(22)の前記ゲートおよびソース
端子に接続されるドレイン端子、前記装置の入力線(1
1)に接続されるゲート端子、および前記基準電位線(
16)に接続されるソース端子を有する第3MOSトラ
ンジスタ(23)、および前記電力線(12)に接続さ
れるドレイン端子、前記入力線(11)に接続されるソ
ース端子、および第2MOSトランジスタのゲートおよ
びソース端子と、第3MOSトランジスタのドレイン端
子との共通点に接続されるゲート端子を有する第4蓄積
MOSトランジスタ(24)を備えることを特徴とする
、特許請求の範囲第1項ないし第3項のいずれかに記載
の集積装置。 - (5)前記第1および第4MOSトランジスタ(21、
24)は、エンハンスメント形であり、かつ前記第2お
よび第3MOSトランジスタ(22、23)はデプレッ
ション形であることを特徴とする、特許請求の範囲第4
項記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT8520670A IT1214606B (it) | 1985-05-13 | 1985-05-13 | Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos. |
IT20670A/85 | 1985-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61264749A true JPS61264749A (ja) | 1986-11-22 |
JPH0746726B2 JPH0746726B2 (ja) | 1995-05-17 |
Family
ID=11170318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61109351A Expired - Lifetime JPH0746726B2 (ja) | 1985-05-13 | 1986-05-12 | ダイナミツク保護集積装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4698720A (ja) |
JP (1) | JPH0746726B2 (ja) |
DE (1) | DE3615690C2 (ja) |
FR (1) | FR2581808B1 (ja) |
GB (1) | GB2175163B (ja) |
IT (1) | IT1214606B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181469A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置 |
JP2008236119A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4750078A (en) * | 1987-06-15 | 1988-06-07 | Motorola, Inc. | Semiconductor protection circuit having both positive and negative high voltage protection |
JPH0748652B2 (ja) * | 1987-07-23 | 1995-05-24 | 三菱電機株式会社 | 半導体回路装置の入力保護装置 |
US4835416A (en) * | 1987-08-31 | 1989-05-30 | National Semiconductor Corporation | VDD load dump protection circuit |
US4829350A (en) * | 1988-05-05 | 1989-05-09 | National Semiconductor Corporation | Electrostatic discharge integrated circuit protection |
DE4004526C1 (ja) * | 1990-02-14 | 1991-09-05 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
EP0740344B1 (en) * | 1995-04-24 | 2002-07-24 | Conexant Systems, Inc. | Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp |
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
US7862656B2 (en) * | 2007-07-03 | 2011-01-04 | Siemens Medical Solutions Usa, Inc. | Apparatus and method for growing a crystal and heating an annular channel circumscribing the crystal |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636385A (en) * | 1970-02-13 | 1972-01-18 | Ncr Co | Protection circuit |
DE2539890B2 (de) * | 1975-09-08 | 1978-06-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise |
JPS6048106B2 (ja) * | 1979-12-24 | 1985-10-25 | 富士通株式会社 | 半導体集積回路 |
JPS57109375A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Mis type transistor protection circuit |
US4400625A (en) * | 1981-11-30 | 1983-08-23 | Reliance Electric Company | Standby A-C power system with transfer compensation circuitry |
US4492876A (en) * | 1983-07-18 | 1985-01-08 | At&T Bell Laboratories | Power supply switching arrangement |
-
1985
- 1985-05-13 IT IT8520670A patent/IT1214606B/it active
-
1986
- 1986-05-08 GB GB8611213A patent/GB2175163B/en not_active Expired
- 1986-05-09 DE DE3615690A patent/DE3615690C2/de not_active Expired - Fee Related
- 1986-05-09 FR FR868606709A patent/FR2581808B1/fr not_active Expired - Lifetime
- 1986-05-12 JP JP61109351A patent/JPH0746726B2/ja not_active Expired - Lifetime
- 1986-05-12 US US06/862,321 patent/US4698720A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63181469A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electronics Corp | 半導体装置 |
JPH0724310B2 (ja) * | 1987-01-23 | 1995-03-15 | 松下電子工業株式会社 | 半導体装置 |
JP2008236119A (ja) * | 2007-03-19 | 2008-10-02 | Nec Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
GB2175163A (en) | 1986-11-19 |
US4698720A (en) | 1987-10-06 |
JPH0746726B2 (ja) | 1995-05-17 |
FR2581808B1 (fr) | 1990-10-26 |
FR2581808A1 (fr) | 1986-11-14 |
IT8520670A0 (it) | 1985-05-13 |
DE3615690A1 (de) | 1986-11-13 |
GB8611213D0 (en) | 1986-06-18 |
GB2175163B (en) | 1989-12-13 |
IT1214606B (it) | 1990-01-18 |
DE3615690C2 (de) | 1996-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7738222B2 (en) | Circuit arrangement and method for protecting an integrated semiconductor circuit | |
US7245468B2 (en) | Electro-static discharge (ESD) power clamp with power up detection | |
US4692834A (en) | Electrostatic discharge protection circuit with variable limiting threshold for MOS device | |
US5345357A (en) | ESD protection of output buffers | |
US20070247772A1 (en) | Esd clamp control by detection of power state | |
EP0743752B1 (en) | Charging of a bootstrap capacitance through an LDMOS transistor | |
US5473500A (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
US20070047162A1 (en) | Electrostatic protection circuit | |
US5835328A (en) | Breakdown-tiggered transient discharge circuit | |
US6078487A (en) | Electro-static discharge protection device having a modulated control input terminal | |
JPH07321628A (ja) | ヒステリシストリガ回路を用いる静電放電保護 | |
US20040012431A1 (en) | Semiconductor controlled rectifier / semiconductor controlled switch based esd power supply clamp with active bias timer circuitry | |
JPS61264749A (ja) | ダイナミツク保護集積装置 | |
EP3300110A1 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
US4421994A (en) | High speed line driver with ground output capability | |
US6621679B1 (en) | 5V tolerant corner clamp with keep off circuit | |
US5910873A (en) | Field oxide transistor based feedback circuit for electrical overstress protection | |
US6108181A (en) | Electrostatic discharge (ESD) circuit | |
KR100255895B1 (ko) | 반도체 장치 | |
JP2598147B2 (ja) | 半導体集積回路 | |
KR19980033221A (ko) | 고전압 허용 3상태 출력 버퍼 | |
KR100312621B1 (ko) | 반도체정전기보호를위한출력버퍼회로 | |
JP2007201431A (ja) | 半導体集積回路装置 | |
US5513064A (en) | Method and device for improving I/O ESD tolerance | |
US6437961B1 (en) | Electrostatic discharge circuit having power-up and power-down protection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |