JPH08279736A - 電子スイッチ用制御回路及びこれを適用する電子スイッチ - Google Patents
電子スイッチ用制御回路及びこれを適用する電子スイッチInfo
- Publication number
- JPH08279736A JPH08279736A JP7320742A JP32074295A JPH08279736A JP H08279736 A JPH08279736 A JP H08279736A JP 7320742 A JP7320742 A JP 7320742A JP 32074295 A JP32074295 A JP 32074295A JP H08279736 A JPH08279736 A JP H08279736A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- control
- input
- load
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
Abstract
(57)【要約】
【課題】 正常な動作に影響を及ぼさず、集積可能な電
子スイッチ用の制御回路を提供する。 【解決手段】 スイッチ（Ｉ）の制御経路は入力部
（Ｅ）に入力段（Ｔ２、Ｔ１）を含み、この入力側は制
御信号入力部（Ｅ）に結合され、その出力側はスイッチ
（Ｉ）の制御電極に結合される。負荷（Ｃ）と制御経路
との間に挿入された保護回路（Ｄ１、Ｚ２）は、しきい
値効果構成部品（Ｚ２）と反結合素子（Ｄ１）を含む。
この保護回路は、負荷（Ｃ）の回路で生じた過電圧の結
果生ずる電流によって導通状態となり、スイッチ（Ｉ）
の制御信号に従ってスイッチ（Ｉ）に作用するように、
前記入力段（Ｔ２、Ｔ１）の入力部に結合されている。
子スイッチ用の制御回路を提供する。 【解決手段】 スイッチ（Ｉ）の制御経路は入力部
（Ｅ）に入力段（Ｔ２、Ｔ１）を含み、この入力側は制
御信号入力部（Ｅ）に結合され、その出力側はスイッチ
（Ｉ）の制御電極に結合される。負荷（Ｃ）と制御経路
との間に挿入された保護回路（Ｄ１、Ｚ２）は、しきい
値効果構成部品（Ｚ２）と反結合素子（Ｄ１）を含む。
この保護回路は、負荷（Ｃ）の回路で生じた過電圧の結
果生ずる電流によって導通状態となり、スイッチ（Ｉ）
の制御信号に従ってスイッチ（Ｉ）に作用するように、
前記入力段（Ｔ２、Ｔ１）の入力部に結合されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子スイッチ用の
制御回路とこのような制御回路を備えた電子スイッチに
関する。
制御回路とこのような制御回路を備えた電子スイッチに
関する。
【０００２】
【従来の技術】誘導負荷への給電を頻繁に制御する電子
スイッチが、スイッチの損傷をもたらす危険性のある過
電圧に際して、スイッチの遮断と負荷給電回路の開放を
受けることはよく知られている。
スイッチが、スイッチの損傷をもたらす危険性のある過
電圧に際して、スイッチの遮断と負荷給電回路の開放を
受けることはよく知られている。
【０００３】「ＰＣＩＭヨーロッパ」誌の１９９３年１
１／１２月号に発表されたＡ・アルダーマンの論文「集
積化の利点」に、この問題の解決法が見られる。それは
図１に示されている。
１／１２月号に発表されたＡ・アルダーマンの論文「集
積化の利点」に、この問題の解決法が見られる。それは
図１に示されている。
【０００４】この図では、スイッチの制御入力部Ｅは、
入力適合抵抗Ｒ１を介して「プッシュプル」型入力段を
構成する二つの電界効果トランジスタＣ１、Ｃ２のゲー
トに向かっている。この二つのトランジスタは、制限抵
抗（ｒｅｓｉｓｔａｎｃｅｌｉｍｉｔａｔｒｉｃｅ）Ｒ
２としきい電圧１０Ｖのツェナー・ダイオードＺ１によ
って正電源ＶＣＣから派生する連続分極源（ｓｏｕｒｅ
ｄｅ ｐｏｌａｒｉｓａｔｉｏｎ ｃｏｎｔｉｎｕ
ｅ）と、アースとの間に直列に配置されている。この入
力段の二つのトランジスタの共通点は、入力部Ｅの状態
がトランジスタＣ１またはトランジスタＣ２が飽和する
ような状態のとき、ツェナー・ダイオードＺ１の端子に
発生した１０Ｖの電圧、またはアース電圧を近くのトラ
ンジスタのしきい値に供給する。この共通点の電圧は、
抵抗Ｒ３とＲ４によって形成されたブリッジによって分
割され、点Ｇにおいて使用可能となり、こうして飽和又
は遮断されたスイッチＩのゲートを制御し、前者の場合
には負荷Ｃに給電する。スイッチＩが遮断される瞬間
に、常に多少とも誘導性である負荷ＣはスイッチＩのド
レインに過電圧を発生させる。このような過電圧がスイ
ッチを破損させないように、さらに保護回路が設けられ
ている。この保護回路は、ダイオードＤ１と直列で点Ｄ
すなわちスイッチＩのドレインと点Ｇすなわちスイッチ
Ｉのゲートとの間に接続されたツェナー・ダイオードＺ
２から成る。図１では、例として、ツェナー・ダイオー
ドＺ２は５０Ｖのしきい値を有する。ダイオードＤ１
は、スイッチＩが導通状態となるように制御されると
き、遮断される。ダイオードＤ１は、過電圧がツェナー
・ダイオードＺ２の５０Ｖの導電率しきい値（ｓｅｕｉ
ｌ ｄｅ ｃｏｎｄｕｃｔｉｂｉｌｉｔｅ）を超過する
（その固有しきい値以上になる）と、導通状態となり、
その結果生じる電流が抵抗Ｒ３とトランジスタＣ２を流
れる。並列の抵抗Ｒ４は、比較的高い値を有することが
でき、ここでは無視できるほどの役割しか果たさない。
ゲート上の電位が十分になると、スイッチＩは遮断解除
され、これを通る電流が過電圧を制限する。
入力適合抵抗Ｒ１を介して「プッシュプル」型入力段を
構成する二つの電界効果トランジスタＣ１、Ｃ２のゲー
トに向かっている。この二つのトランジスタは、制限抵
抗（ｒｅｓｉｓｔａｎｃｅｌｉｍｉｔａｔｒｉｃｅ）Ｒ
２としきい電圧１０Ｖのツェナー・ダイオードＺ１によ
って正電源ＶＣＣから派生する連続分極源（ｓｏｕｒｅ
ｄｅ ｐｏｌａｒｉｓａｔｉｏｎ ｃｏｎｔｉｎｕ
ｅ）と、アースとの間に直列に配置されている。この入
力段の二つのトランジスタの共通点は、入力部Ｅの状態
がトランジスタＣ１またはトランジスタＣ２が飽和する
ような状態のとき、ツェナー・ダイオードＺ１の端子に
発生した１０Ｖの電圧、またはアース電圧を近くのトラ
ンジスタのしきい値に供給する。この共通点の電圧は、
抵抗Ｒ３とＲ４によって形成されたブリッジによって分
割され、点Ｇにおいて使用可能となり、こうして飽和又
は遮断されたスイッチＩのゲートを制御し、前者の場合
には負荷Ｃに給電する。スイッチＩが遮断される瞬間
に、常に多少とも誘導性である負荷ＣはスイッチＩのド
レインに過電圧を発生させる。このような過電圧がスイ
ッチを破損させないように、さらに保護回路が設けられ
ている。この保護回路は、ダイオードＤ１と直列で点Ｄ
すなわちスイッチＩのドレインと点Ｇすなわちスイッチ
Ｉのゲートとの間に接続されたツェナー・ダイオードＺ
２から成る。図１では、例として、ツェナー・ダイオー
ドＺ２は５０Ｖのしきい値を有する。ダイオードＤ１
は、スイッチＩが導通状態となるように制御されると
き、遮断される。ダイオードＤ１は、過電圧がツェナー
・ダイオードＺ２の５０Ｖの導電率しきい値（ｓｅｕｉ
ｌ ｄｅ ｃｏｎｄｕｃｔｉｂｉｌｉｔｅ）を超過する
（その固有しきい値以上になる）と、導通状態となり、
その結果生じる電流が抵抗Ｒ３とトランジスタＣ２を流
れる。並列の抵抗Ｒ４は、比較的高い値を有することが
でき、ここでは無視できるほどの役割しか果たさない。
ゲート上の電位が十分になると、スイッチＩは遮断解除
され、これを通る電流が過電圧を制限する。
【０００５】
【発明が解決しようとする課題】保護回路が過電圧の下
で動作するとき、Ｚ２、Ｄ１、Ｒ３、Ｃ２における電流
は、この回路の要素を破損させる危険がないように、指
定された値を超過してはならない。一方、抵抗Ｒ３の値
を考慮すると、前記の電流は、スイッチＩを導通状態に
するのに十分であるが、スイッチＩの破損を起こす危険
がない電圧が得られるものでなければならない。こうし
て抵抗Ｒ３の望ましい値が定義される。これは正確に
は、先に述べたようなスイッチＩを導通させるための制
御回路が必要となる理由とはならない。従って、抵抗Ｒ
３の値は一般に妥協の結果得られるが、この妥協がほと
んど満足できないかアクセスさえできない場合（急な伝
導エッジ（ｆｒｏｎｔｓ ｄｅ ｃｏｎｄｕｃｔｉｏ
ｎ）を得る必要があり、従って高い過電圧が生ずる）が
あり、この場合には、比較的強い電流に耐えることので
きる構成部品（Ｚ２、Ｄ１、Ｒ３、Ｃ２）を採用するこ
とになり、スイッチと同じチップの中にこれらを集積す
ることはもはや不可能であるので、スイッチと制御回路
のセットのコストは高くなる。
で動作するとき、Ｚ２、Ｄ１、Ｒ３、Ｃ２における電流
は、この回路の要素を破損させる危険がないように、指
定された値を超過してはならない。一方、抵抗Ｒ３の値
を考慮すると、前記の電流は、スイッチＩを導通状態に
するのに十分であるが、スイッチＩの破損を起こす危険
がない電圧が得られるものでなければならない。こうし
て抵抗Ｒ３の望ましい値が定義される。これは正確に
は、先に述べたようなスイッチＩを導通させるための制
御回路が必要となる理由とはならない。従って、抵抗Ｒ
３の値は一般に妥協の結果得られるが、この妥協がほと
んど満足できないかアクセスさえできない場合（急な伝
導エッジ（ｆｒｏｎｔｓ ｄｅ ｃｏｎｄｕｃｔｉｏ
ｎ）を得る必要があり、従って高い過電圧が生ずる）が
あり、この場合には、比較的強い電流に耐えることので
きる構成部品（Ｚ２、Ｄ１、Ｒ３、Ｃ２）を採用するこ
とになり、スイッチと同じチップの中にこれらを集積す
ることはもはや不可能であるので、スイッチと制御回路
のセットのコストは高くなる。
【０００６】本発明は、この問題の解決をもたらすもの
である。
である。
【０００７】したがって本発明は、過電圧保護回路がス
イッチの制御回路の正常な動作条件にほとんど影響を及
ぼさず、にもかかわらず過電圧の存在下で、集積可能な
ほど十分に小さいエネルギーしか消費しない構成部品を
含む、電子スイッチ用の制御回路を目的とする。
イッチの制御回路の正常な動作条件にほとんど影響を及
ぼさず、にもかかわらず過電圧の存在下で、集積可能な
ほど十分に小さいエネルギーしか消費しない構成部品を
含む、電子スイッチ用の制御回路を目的とする。
【０００８】
【課題を解決するための手段】この目的は、負荷に給電
する電子スイッチ用の制御回路であって、制御信号入力
部とスイッチ制御電極との間に延びるスイッチ制御経路
を備え、この制御経路が入力側に入力段を含み、この入
力側が前記の制御信号入力部に結合され、その出力側は
電子スイッチの制御電極に結合され、さらに前記負荷と
前記制御経路との間に挿入された保護回路を備え、この
保護回路はしきい値効果素子と反結合素子を含み、また
前記負荷で生じた過電圧の結果生ずる電流によって導通
状態となる、制御回路によって達成される。本発明によ
れば、この保護回路は、前記のスイッチの制御信号に従
ってスイッチに作用するように、前記入力段の入力側に
結合されている。
する電子スイッチ用の制御回路であって、制御信号入力
部とスイッチ制御電極との間に延びるスイッチ制御経路
を備え、この制御経路が入力側に入力段を含み、この入
力側が前記の制御信号入力部に結合され、その出力側は
電子スイッチの制御電極に結合され、さらに前記負荷と
前記制御経路との間に挿入された保護回路を備え、この
保護回路はしきい値効果素子と反結合素子を含み、また
前記負荷で生じた過電圧の結果生ずる電流によって導通
状態となる、制御回路によって達成される。本発明によ
れば、この保護回路は、前記のスイッチの制御信号に従
ってスイッチに作用するように、前記入力段の入力側に
結合されている。
【０００９】このようにして、過電圧はもはや直接にス
イッチを制御しないが、入力段がそれを制御し、これに
よって実際に、過電圧によって生じる電流に関する制約
が除かれる。
イッチを制御しないが、入力段がそれを制御し、これに
よって実際に、過電圧によって生じる電流に関する制約
が除かれる。
【００１０】入力段の前記入力側が、保護回路の素子を
保護するような値のインピーダンスを有することが好ま
しい。
保護するような値のインピーダンスを有することが好ま
しい。
【００１１】このインピーダンスの決定は、これが高い
値でもよく、従ってこのスイッチの制御回路の機能的特
徴に対するその影響は無視できるので、簡単である。
値でもよく、従ってこのスイッチの制御回路の機能的特
徴に対するその影響は無視できるので、簡単である。
【００１２】本発明の様々な目的と特性は、添付の図面
を参照して非限定的な例として挙げた本発明の実施例に
ついての以下の説明によって、さらに明確に理解されよ
う。
を参照して非限定的な例として挙げた本発明の実施例に
ついての以下の説明によって、さらに明確に理解されよ
う。
【００１３】
【発明の実施の形態】図２の概略図では、図１にもあっ
てその機能が同じ要素については同じ参照記号を付け
た。
てその機能が同じ要素については同じ参照記号を付け
た。
【００１４】したがって、スイッチ制御入力部Ｅ、スイ
ッチＩ、及びツェナー・ダイオードＺ２と反結合ダイオ
ードＤ１からなる保護回路が示されている。
ッチＩ、及びツェナー・ダイオードＺ２と反結合ダイオ
ードＤ１からなる保護回路が示されている。
【００１５】入力部Ｅは、ＰＮＰ型制御トランジスタＴ
５のベースに接続され、このトランジスタのエミッタは
電位Ｖ＋に直接接続され、一方、抵抗Ｒ９によって電位
Ｖ−に分極されたそのコレクタは「プッシュプル」段の
入力側Ｈを直接制御し、この「プッシュプル」段は二つ
のトランジスタ、すなわち図１の入力段と類似のＮＰＮ
型Ｔ２とＰＮＰ型Ｔ１を含み、この段は抵抗Ｒ２を介し
てスイッチＩのゲートＧを制御する。
５のベースに接続され、このトランジスタのエミッタは
電位Ｖ＋に直接接続され、一方、抵抗Ｒ９によって電位
Ｖ−に分極されたそのコレクタは「プッシュプル」段の
入力側Ｈを直接制御し、この「プッシュプル」段は二つ
のトランジスタ、すなわち図１の入力段と類似のＮＰＮ
型Ｔ２とＰＮＰ型Ｔ１を含み、この段は抵抗Ｒ２を介し
てスイッチＩのゲートＧを制御する。
【００１６】反結合ダイオードＤ１とツェナー・ダイオ
ードＺ２を含む保護回路は、スイッチＩの制御回路に結
合され、より正確には、「プッシュプル」段の入力側Ｈ
すなわちトランジスタＴ２、Ｔ１のベースに結合されて
いる。この回路は、トランジスタＴ２を導通させトラン
ジスタＴ１を遮断する方向、すなわちスイッチＩを導通
させる方向に、抵抗Ｒ９中に電流を通し、トランジスタ
Ｔ２、Ｔ１のベースに作用する電圧を発生させる。
ードＺ２を含む保護回路は、スイッチＩの制御回路に結
合され、より正確には、「プッシュプル」段の入力側Ｈ
すなわちトランジスタＴ２、Ｔ１のベースに結合されて
いる。この回路は、トランジスタＴ２を導通させトラン
ジスタＴ１を遮断する方向、すなわちスイッチＩを導通
させる方向に、抵抗Ｒ９中に電流を通し、トランジスタ
Ｔ２、Ｔ１のベースに作用する電圧を発生させる。
【００１７】次に、この制御回路とスイッチＩの動作に
ついて説明する。
ついて説明する。
【００１８】入力部Ｅの電位が電位Ｖ＋よりも十分に低
くなると、制御トランジスタＴ５は飽和し、ほぼトラン
ジスタＴ２、Ｔ１のベースに電圧Ｖ＋を供給する。トラ
ンジスタＴ２は飽和し、そのためスイッチＩの制御ゲー
トにかかる電位が同じくほぼＶ＋に固定される。抵抗Ｒ
２の値は、「プッシュプル」段の出力をスイッチＩの入
力に適応させる必要がある他は、自由に決定することが
でき、特に必要ぎりぎりの低い値にすることができる。
スイッチＩの制御ゲートはＶ＋近くの電位にあり、この
制御ゲートが作用する基準となる基準電圧（例えば、電
界効果装置の基板のアース）を考慮すると、このスイッ
チＩは最適の条件で導通状態、または閉鎖状態となる。
負荷Ｃは給電され、すなわちアースに接続され、入力部
Ｅが同じ正のレベルにある限りはその状態に保たれる。
くなると、制御トランジスタＴ５は飽和し、ほぼトラン
ジスタＴ２、Ｔ１のベースに電圧Ｖ＋を供給する。トラ
ンジスタＴ２は飽和し、そのためスイッチＩの制御ゲー
トにかかる電位が同じくほぼＶ＋に固定される。抵抗Ｒ
２の値は、「プッシュプル」段の出力をスイッチＩの入
力に適応させる必要がある他は、自由に決定することが
でき、特に必要ぎりぎりの低い値にすることができる。
スイッチＩの制御ゲートはＶ＋近くの電位にあり、この
制御ゲートが作用する基準となる基準電圧（例えば、電
界効果装置の基板のアース）を考慮すると、このスイッ
チＩは最適の条件で導通状態、または閉鎖状態となる。
負荷Ｃは給電され、すなわちアースに接続され、入力部
Ｅが同じ正のレベルにある限りはその状態に保たれる。
【００１９】入力部Ｅが電位Ｖ＋に印加されると、制御
トランジスタＴ５は遮断され、それによって電位Ｖ＋の
トランジスタＴ２、Ｔ１のベースが絶縁される。スイッ
チＩの入力容量に存在する負荷は、導通状態のトランジ
スタＴ１を通じて電位Ｖ−に排出され、これによってス
イッチＩが急速かつ効果的に遮断され、負荷Ｃがアース
から分離される。トランジスタＴ２、Ｔ１の電流利得は
非常に高くなり（必要な場合には、トランジスタＴ２、
Ｔ１のそれぞれにダーリントン対を使用することができ
る）、これによって、抵抗Ｒ９は非常に高い値を有する
ことができる。抵抗Ｒ２の値は重要ではない。
トランジスタＴ５は遮断され、それによって電位Ｖ＋の
トランジスタＴ２、Ｔ１のベースが絶縁される。スイッ
チＩの入力容量に存在する負荷は、導通状態のトランジ
スタＴ１を通じて電位Ｖ−に排出され、これによってス
イッチＩが急速かつ効果的に遮断され、負荷Ｃがアース
から分離される。トランジスタＴ２、Ｔ１の電流利得は
非常に高くなり（必要な場合には、トランジスタＴ２、
Ｔ１のそれぞれにダーリントン対を使用することができ
る）、これによって、抵抗Ｒ９は非常に高い値を有する
ことができる。抵抗Ｒ２の値は重要ではない。
【００２０】しかし、同時に、負荷Ｃにおける電流の減
少により点Ｄで過電圧が生じる。この過電圧は一般に負
荷に通じている導体のインダクタンスに起因するもの
で、負荷自体は、それが誘導性である場合には、過電圧
に対して個別に保護することができる。この過電圧は、
スイッチＩがｄｉ／ｄｔで表される高い遮断容量を有す
るほど高くなる。したがって過電圧は、スイッチＩが破
損するほどの値にも達する可能性がある。
少により点Ｄで過電圧が生じる。この過電圧は一般に負
荷に通じている導体のインダクタンスに起因するもの
で、負荷自体は、それが誘導性である場合には、過電圧
に対して個別に保護することができる。この過電圧は、
スイッチＩがｄｉ／ｄｔで表される高い遮断容量を有す
るほど高くなる。したがって過電圧は、スイッチＩが破
損するほどの値にも達する可能性がある。
【００２１】この過電圧が、抵抗Ｒ９の端子の残留電圧
から上昇してダイオードＤ１、Ｚ２の累積しきい値を超
過すると、ツェナー・ダイオードは導通状態となり、ト
ランジスタＴ２、Ｔ１のベースに電流が供給されて、第
１トランジスタを導通させ、第２トランジスタを遮断し
て、それにより入力部Ｅにおける制御信号に応答してト
ランジスタＴ５によって供給される電流に従って、スイ
ッチＩは導電状態になる。同様にして同じく効果的に、
負荷における電流の急激な減少が停止される。したがっ
て負荷Ｃの回路のインダクタンスが一定電圧の下で放電
するので、電流減少勾配は、線形になる。当業者は、ツ
ェナー・ダイオードＺ２のしきい電圧を適切な値に選択
して、この好ましい速度勾配をもたらし、従ってスイッ
チＩの制御回路に影響を及ぼすことなく、Ｄ１、Ｚ２、
Ｒ９における電流を管理し、容認できる値に限定できる
ように、抵抗Ｒ９の値を決定することができる。
から上昇してダイオードＤ１、Ｚ２の累積しきい値を超
過すると、ツェナー・ダイオードは導通状態となり、ト
ランジスタＴ２、Ｔ１のベースに電流が供給されて、第
１トランジスタを導通させ、第２トランジスタを遮断し
て、それにより入力部Ｅにおける制御信号に応答してト
ランジスタＴ５によって供給される電流に従って、スイ
ッチＩは導電状態になる。同様にして同じく効果的に、
負荷における電流の急激な減少が停止される。したがっ
て負荷Ｃの回路のインダクタンスが一定電圧の下で放電
するので、電流減少勾配は、線形になる。当業者は、ツ
ェナー・ダイオードＺ２のしきい電圧を適切な値に選択
して、この好ましい速度勾配をもたらし、従ってスイッ
チＩの制御回路に影響を及ぼすことなく、Ｄ１、Ｚ２、
Ｒ９における電流を管理し、容認できる値に限定できる
ように、抵抗Ｒ９の値を決定することができる。
【図面の簡単な説明】
【図１】従来形式の電子スイッチ用の制御回路の原理を
示す概略図である。
示す概略図である。
【図２】本発明による電子スイッチ用の制御回路の原理
を示す概略図である。
を示す概略図である。
Ｄ ダイオード Ｅ 入力部 Ｇ ゲート Ｈ 入力側 Ｉ スイッチ Ｒ 抵抗 Ｔ トランジスタ ＶＣＣ 正電源 Ｚ ツェナー・ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイデイエ・ミユレ フランス国、91190・ジフ・シユル・イベ ツト、リユ・ドウ・シユブリー、５
Claims (2)
- 【請求項１】 負荷（Ｃ）に給電する電子スイッチ
（Ｉ）用の制御回路であって、制御信号入力部（Ｅ）と
スイッチ（Ｉ）の制御電極との間にスイッチ制御経路を
備え、前記制御経路が入力側（Ｈ）にプッシュプル型入
力段（Ｔ２、Ｔ１）を含み、この入力側（Ｈ）が前記制
御信号入力部（Ｅ）に結合され、その出力側は電子スイ
ッチ（Ｉ）の制御電極（Ｇ）に結合され、さらに前記負
荷（Ｃ）と前記制御経路との間に挿入された保護回路
（Ｄ１、Ｚ２）を備え、前記保護回路がしきい値効果素
子（Ｚ２）と反結合素子（Ｄ１）を含み、また前記負荷
（Ｃ）の回路で生じた過電圧の結果生ずる電流によって
導通状態となり、前記保護回路が、前記スイッチ（Ｉ）
の制御信号に従ってスイッチ（Ｉ）に作用するように、
前記入力段（Ｔ２、Ｔ１）の入力側に結合されているこ
とを特徴とする、電子スイッチ（Ｉ）用制御回路。 - 【請求項２】 前記入力段の入力側が、保護回路（Ｄ
１、Ｚ２）の素子を保護するような値のインピーダンス
（Ｒ９）を有することを特徴とする、請求項１に記載の
制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9414822A FR2728117B1 (fr) | 1994-12-09 | 1994-12-09 | Circuit de commande pour interrupteur electronique et interrupteur en faisant application |
| FR9414822 | 1994-12-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08279736A true JPH08279736A (ja) | 1996-10-22 |
Family
ID=9469634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7320742A Pending JPH08279736A (ja) | 1994-12-09 | 1995-12-08 | 電子スイッチ用制御回路及びこれを適用する電子スイッチ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5764088A (ja) |
| EP (1) | EP0716508A1 (ja) |
| JP (1) | JPH08279736A (ja) |
| CA (1) | CA2164797A1 (ja) |
| FR (1) | FR2728117B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392463B1 (en) | 2000-07-07 | 2002-05-21 | Denso Corporation | Electrical load driving circuit with protection |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3814958B2 (ja) * | 1997-07-09 | 2006-08-30 | 日産自動車株式会社 | 半導体集積回路 |
| DE19805491C1 (de) * | 1998-02-11 | 1999-08-12 | Siemens Ag | Diodenschaltung mit idealer Diodenkennlinie |
| US6091274A (en) * | 1998-02-17 | 2000-07-18 | Intersil Corporation | Optimum placement of bypass capacitors in a network for improving electro-magnetic interference response |
| US5920224A (en) * | 1998-02-17 | 1999-07-06 | Harris Corporation | Network for improving electro-magnetic interference response |
| EP0949736B1 (en) * | 1998-04-10 | 2004-03-17 | STMicroelectronics S.r.l. | Electronic bridge and half-bridge circuits with suppression of high-voltage transients on the power supply line |
| US6201427B1 (en) * | 1999-01-25 | 2001-03-13 | Delco Electronics Corporation | Circuitry for protecting a N-channel load driving device from reverse voltage condition |
| US8189309B2 (en) | 2009-07-17 | 2012-05-29 | Texas Instruments Incorporated | Clamp for controlling current discharge |
| JP5282782B2 (ja) * | 2010-12-14 | 2013-09-04 | 株式会社デンソー | スイッチング素子の駆動回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4355341A (en) * | 1980-06-30 | 1982-10-19 | Rca Corporation | Power protection circuit for transistors |
| US4588904A (en) * | 1983-09-16 | 1986-05-13 | At&T Bell Laboratories | High efficiency bias circuit for high frequency inductively loaded power switching transistor |
| EP0354435B1 (en) * | 1988-08-12 | 1995-12-20 | Hitachi, Ltd. | A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system |
| US4949213A (en) * | 1988-11-16 | 1990-08-14 | Fuji Electric Co., Ltd. | Drive circuit for use with voltage-drive semiconductor device |
| DE4225409C1 (de) * | 1992-07-31 | 1993-11-25 | Siemens Nixdorf Inf Syst | Schaltungsanordnung zum Abbauen von Überspannungen an Transistoren |
| US5347169A (en) * | 1992-09-08 | 1994-09-13 | Preslar Donald R | Inductive load dump circuit |
| DE4415386C2 (de) * | 1994-05-02 | 1998-07-02 | Knorr Bremse Systeme | Elektronisches Steuergerät für Kraftfahrzeuge, insbesondere elektronisches Bremssteuergerät |
| US5581432A (en) * | 1995-07-25 | 1996-12-03 | Motorola, Inc. | Clamp circuit and method for identifying a safe operating area |
-
1994
- 1994-12-09 FR FR9414822A patent/FR2728117B1/fr not_active Expired - Fee Related
-
1995
- 1995-12-07 EP EP95402759A patent/EP0716508A1/fr not_active Ceased
- 1995-12-08 CA CA002164797A patent/CA2164797A1/fr not_active Abandoned
- 1995-12-08 JP JP7320742A patent/JPH08279736A/ja active Pending
-
1997
- 1997-10-10 US US08/948,489 patent/US5764088A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392463B1 (en) | 2000-07-07 | 2002-05-21 | Denso Corporation | Electrical load driving circuit with protection |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2728117B1 (fr) | 1997-01-10 |
| FR2728117A1 (fr) | 1996-06-14 |
| EP0716508A1 (fr) | 1996-06-12 |
| US5764088A (en) | 1998-06-09 |
| CA2164797A1 (fr) | 1996-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5506539A (en) | IGFET power semiconductor circuit with GAE control and fault detection circuits | |
| US20090002055A1 (en) | Semiconductor device | |
| US4495536A (en) | Voltage transient protection circuit | |
| KR920000681B1 (ko) | 유도성 부하구동용 파워 mosfet 보호회로 | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| EP0602708B1 (en) | Control electrode disable circuit for power transistor | |
| US20020039037A1 (en) | Load driving device | |
| JP2711224B2 (ja) | 回路カードの接続用電力制御回路 | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| KR19980064368A (ko) | 하이 사이드 ｍｏｓｆｅｔ 게이트 보호 분류기 회로 | |
| JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
| EP0032985A2 (en) | Line driver circuit with short circuit protection | |
| KR100354907B1 (ko) | 구동신호 입력단자 분리형 스위칭 소자와 그 구동회로 | |
| US10879691B2 (en) | Unlockable switch inhibitor | |
| US4706159A (en) | Multiple power supply overcurrent protection circuit | |
| KR970072377A (ko) | 보호 회로 | |
| JPH07288456A (ja) | 半導体装置の過電圧クランプ回路 | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| CA1055574A (en) | Logic driver circuit with output protection | |
| JPH0575030A (ja) | 接地損失保護装置 | |
| KR930001255Y1 (ko) | 과전류 검출 및 보호회로 | |
| JP3476903B2 (ja) | 保護機能付き負荷駆動回路 | |
| KR20000049001A (ko) | 트리밍회로 | |
| JPH07283367A (ja) | 過電圧保護回路 | |
| KR100443886B1 (ko) | 램프 구동 장치 |