KR100213967B1 - 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 - Google Patents

액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 Download PDF

Info

Publication number
KR100213967B1
KR100213967B1 KR1019960027653A KR19960027653A KR100213967B1 KR 100213967 B1 KR100213967 B1 KR 100213967B1 KR 1019960027653 A KR1019960027653 A KR 1019960027653A KR 19960027653 A KR19960027653 A KR 19960027653A KR 100213967 B1 KR100213967 B1 KR 100213967B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
liquid crystal
bus line
crystal display
layer
Prior art date
Application number
KR1019960027653A
Other languages
English (en)
Other versions
KR980010547A (ko
Inventor
김정현
박성일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960027653A priority Critical patent/KR100213967B1/ko
Priority to FR9708020A priority patent/FR2751131B1/fr
Priority to JP9191987A priority patent/JPH1082997A/ja
Priority to GB9714111A priority patent/GB2315158B/en
Priority to US08/889,096 priority patent/US6188452B1/en
Priority to DE19729176A priority patent/DE19729176C2/de
Publication of KR980010547A publication Critical patent/KR980010547A/ko
Application granted granted Critical
Publication of KR100213967B1 publication Critical patent/KR100213967B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액티브 매트릭스 액정표시장치의 제조방법은 투명기판 위에 게이트버스배선에서 분기하는 게이트전극을 형성하는 공정과, 게이트전극이 형성된 투명기판 위에 게이트절연막을 증착하는 공정과, 게이트전극부 위의 게이트절연막 위에 반도체층과 오믹접촉층을 적층하여 형성하는 공정과, 상기 오믹접촉층과 접촉 되도록 소스버스배선에서 분기하는 소스.드레인전극을 형성하는 공정과, 소스.드레인전극을 에칭마스크로하여 오믹접촉층의 중앙부분을 에칭하는 공정과, 오믹접촉층의 중앙부분의 에칭에 의하여 노출된 반도체층 표면에 N2또는 O2가스 플라즈마로 계면처리하는 공정과, 계면처리된 반도체층 등을 덮도록 유기절연막으로 된 보호막을 증착하는 공정과, 보호막위에 드레인전극과 콘택홀을 통하여 접촉되는 화소전극을 형성하는 공정을 포함하도록 함으로서 TFT의 안정적인 특성을 유지하며 화질과 콘트라스트의 저하없이 높은 개구율을 구현하는 액티브 매트릭스 액정표시장치를 제공하는데 있다.

Description

액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
제1도는 일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도.
제3도는 제2도의 III-III선을 절단하여 나타내는 종래의 액티브 매트릭스 액정표시장치의 제1기판(3)의 단면도.
제4도는 본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도.
제5도, 제6도는 제4도의 V-V선을 절단하여 나타내는 본 발명의 액티브 매트릭스 액정표시장치의 제1기판(3)의 제조공정 단면도.
제7도는 플라즈마 장치의 단면도.
제8도는 Dangling bond 를 갖는 반도체층 계면의 화학적 구조를 나타내기 위한 도면.
제9도는 반도체층 계면에 N2또는 O2가스로 플라즈마 처리한 후의 반도체층 계면의 화학적 구조를 나타내기 위한 도면.
제10도는 TFT의 특성곡선을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 편광판 22 : 반도체층, 비정질실리콘박막
2 : 제2기판 25 : 오믹접촉층
3 : 제1기판 26 : 보호막
4 : 화소전극 40 : 액정
15a : 소스전극 8 : TFT
15 : 데이타버스라인 15b : 드레인 전극
17a : 게이트전극 17 : 게이트버스라인
11, 11' : 투명기판 23 : 게이트절연막
35 : 양극산화막 31 : 콘택홀
36a : N2또는 O2플라즈마로 계면처리된 막
본 발명은 박막트랜지스터(이하 TFT라 칭한다)를 포함하는 액티브 매트릭스 액정표시장치의 제조방법 및 그 제조방법에 의하여 제조되는 액티브 매트릭스 액정표시장치의 구조에 관한 것으로써 특히 TFT의 제조방법 및 구조에 관한 것이다.
일반적인 액티브 매트릭스 액정표시장치의 일부를 나타내는 기본구조 사시도인 제1도에서 보는 것처럼 액정표시장치는 매트릭스상으로 복수의 화소가 배치된 기판(이하 제1기판이라 칭한다)을 갖고 있다.
제1기판(3)의 액정표시부의 각 화소전극(4)은 인접하는 2개의 게이트버스라인(17)과 인접하는 2개의 데이타버스라인(15)이 교차하여 만드는 부분에 배치된다.
상기 게이트버스라인(17)은 수평 방향으로 형성되고 상기 게이트버스라인(17)에서 분기한 게이트전극(도면에 표시되지 않음)이 종 방향으로 복수개 형성된다.
한편 상기 데이타버스라인(15)은 종 방향으로 형성되고 상기 데이타버스라인(15)에서 분기한 소스전극(도면에 표시되지 않음)이 수평 방향으로 복수개 형성된다.
상기 게이트버스라인(17)과 데이타버스라인(15)이 교차하는 부분에 TFT(8)가 형성되고 상기 TFT(8)는 화소전극(4)과 전기적으로 접촉되도록 형성되어 있다.
한편 액정표시장치는 칼라필터층(38)과 공통전극(37)이 형성된 기판(이하 제2기판이라 칭한다)이 있다.
상기 제1기판(3)과 제2기판(2)은 대향하게 배치되며 두 기판 사이에는 액정(40)이 채워진다.
제1기판(3)과 제2기판(2)에는 각각 편광판(1)이 형성되어 있다.
상기 제1도에서 설명되지 않은 (11),(11')은 투명기판이다.
상기와 같은 여러 구성요소가 결합되어 액티브 매트릭스 액정표시장치가 완성된다.
상기와 같은 여러 구성요소 중 본 발명의 목적과 관련이 있는 제1기판(3)의 제조방법을 도면을 참고하여 상세히 설명한다.
제2도는 종래의 액티브 매트릭스 액정표시장치의 일부 평면도이다.
제3도는 제2도의 III-III선을 따라 절단한 제1기판(3)의 단면도이다.
제3도에 의하여 알 수 있듯이 종래의 제조방법으로 제조된 액티브 매트릭스 액정표시장치의 제1기판(3)의 구성은 이하와 같다.
투명기판(11) 위에 횡방향으로 형성되는 게이트버스라인(17)과 상기 게이트버스라인(17)에서 종방향으로 분기하는 게이트전극(17a)이 형성된다.
상기 게이트전극(17a)은 절연성을 향상 시키고 힐락(hillock)을 방지하기 위하여 양극산화되어 있다.
게이트전극(17a)이 형성된 투명기판(11) 위에 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기막으로 된 게이트절연막(23)이 형성된다.
상기 게이트전극(17a) 부분의 게이트절연막(23) 위에 비정질 실리콘(이하 a-Si 이라 칭한다)등의 반도체층(22)이 형성된다.
상기 a-Si 등의 반도체층(22) 위에 오믹접촉층(25)이 형성된다.
종방향으로 형성되는 소스버스선(15)과 상기 소스버스선(15)에서 횡방향으로 분기하여 소스전극(15a)이 형성되며 소스전극(15a)과 소정의 간격을 두고 드레인전극(15b)이 형성된다.
상기 소스전극(15a) 및 드레인전극(15b)은 오믹접촉층(25)과 접촉되도록 형성된다.
상기 소스 드레인전극 등을 덮도록 질화실리콘(SiNx)등의 무기막으로 된 보호막(26)이 형성되고, 드레인전극부의 콘택홀(31)을 통하여 드레인전극(15b)과 접촉되는 투명도전막인 ITO(Indium Tin Oxide)막이 보호막(26) 위에 형성되어 화소전극(4)이 구성된다.
그런데 상기와 같은 종래의 제조방법으로 제1기판(3)을 제작하여 구성한 액티브 매트릭스 액정표시장치의 제조방법은 보호막(26)으로써 SiNx, SiOx 등의 무기절연막 등을 사용하기 때문에 제3도에서 보는 것처럼 라인과 TFT등이 단차지게 형성되고 상기 단차 위에 화소전극이 형성된다.
상기 단차진 라인과 단차진 TFT는 액티브 매트릭스 액정표시장치에 여러 가지 문제를 야기 시킨다.
특히 화소전극을 형성한 후 배향막을 형성할 때 단차부분에서 러빙불량이 발생하여 액정의 배향상태를 다르게하기 때문에 액정표시장치의 품질 및 콘트라스트의 저하를 야기 시킨다.
상기 문제점을 해결하기 위하여 단차를 타고넘는 레벨링 특성이 양호하고 단차진 막이 형성된 기판을 평탄화할 수 있는 유기절연막을 사용하여 보호막(26)을 구성하면 상기 보호막(26)위에 화소전극(4)을 형성한 후 배향막을 형성할 때 러빙불량이 발생되지 않기 때문에 콘트라스트의 저하를 방지할 수 있고 높은 개구율을 갖는 액정표시장치를 구성할 수 있지만 상기 액정표시장치의 TFT의 반도체층(22)과 유기절연막이 접촉되는 계면 부분에서 전하의 차지트렙(charge trap)이 발생하여 TFT의 ON특성이 일정량만큼 쉬프트(shift)되어 TFT의 안정성이 떨어지는 문제점이 발생한다.
본 발명의 목적은 화질 및 콘트라스트의 저하를 방지하고 TFT의 안정성을 유지하면서 높은 개구율을 갖는 액티브 매트릭스 액정표시장치를 제공하는데 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 스위칭 소자를 형성하고 상기 스위칭 소자를 비유전율이 3.0 이하인 유기절연막으로 된 보호막(26)으로 덮기전에 상기 스위칭 소자의 노출된 반도체층에 N2또는 O2플라즈마(plasma)로 계면처리하여 제1기판(3)을 구성하는 것을 특징으로 한다.
상기 유기절연막은 표1-1의 벤조싸이클로부텐 (Benzocyclobytene:BCB), F첨가 파레린 등과 상기 표1-1에는 언급되지 않은 PFCB(Perfluorocyclobutane) 등을 사용한다.
이러한 유기물질은 첨가물이나 유사한 유기물질의 구조에 따라 빛에 반응을 일으킬 수 있다.
상기 유기절연막은 단차를 타고넘는 레벨링특성이 양호하여 액정표시장치의 기판표면을 평탄화할 수 있고 단차에 의한 액정의 배향불량을 줄일 수 있으며 또한, 유기절연막은 무기절연막에 비하여 낮은 비유전율을 갖고 있으므로 상기 유기절연막위에 데이타버스라인 등의 라인과 중첩되게 화소전극을 형성하여 높은 개구율을 갖는 액정표시장치를 구성하더라도 상기 화소전극과 라인이 중첩되는 부분에서 기생용량의 발생으로인한 전압왜곡현상이 발생하지 않기 때문에 화면 깜박임 등의 불량이 발생하지 않는 액정표시장치의 제공을 가능하게한다.
본 발명에서 유기절연막으로 된 보호막(26)을 형성하기 전에 노출된 스위칭 소자의 반도체층 표면에 N또는 O가스로 플라즈마로 계면처리하는 것은 반도체층과 유기절연막의 계면에서 전하의 차지트렙(charge trap)의 발생을 방지하여 스위칭소자인 TFT특성을 안정화시키기 위한 것이다.
이하 본 발명의 실시예에서는 비유전율이 3.0 이하인 유기절연막 중 Si-O(산화규소) 결합 구조를 포함하는 BCB를 예로들어 액티브 매트릭스 액정표시장치의 제1기판의 제조방법을 상세히 설명한다.
[실시예 1]
본 발명의 실시예 1은 본 발명의 액티브 매트릭스 액정표시장치의 평면도인 제4도의 V-V선을 절단하여 나타내는 제5도의 공정 단면도에 의하여 액티브 매트릭스 액정표시장치의 제조방법을 설명한다.
투명기판(11) 위에 양극산화 가능한 금속(Al, AlTa, AlMo, Ta, Ti) 또는 양극산화가 일어나지 않는 Cr금속 등을 증착하고, 상기 금속막 위에 포토레지스트를 도포하고, 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 상기 금속막을 웨트에칭(wet 에칭) 등의 방법으로 에칭하여 게이트버스라인과 게이트버스라인에서 분기하는 게이트전극(17a)을 형성한다(제5a도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
이어서 상기 금속막이 양극산화 가능한 금속일 경우에는 절연성을 향상 시키고 힐락(hillock)을 방지하기 위하여 게이트버스라인(17) 및 게이트전극(17a)에 양극산화막(35)을 형성한다(제5b도).
상기 공정에 이어서 게이트절연막(23)이 되는 SiNx, SiOx 등의 무기절연막을 증착하고 상기 무기절연막 위에 반도체층(22)이 되는 a-Si층과 오믹접촉층(25)이 되는 n+형 a-Si층을 연속하여 증착한다(제5c도).
이어서 상기 n+형 a-Si층 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 n+형 a-Si층과 a-Si층을 동시에 에칭하여 오믹접촉층(25)과 반도체층(22)을 형성한다(제5d도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
이어서 Al 금속막 등을 기판의 전체면에 스퍼터링법으로 증착하고, 상기 금속막위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 금속막을 에칭하여 신호선으로 기능하는 데이타버스라인(15)과 상기 데이타버스라인(15)에서 분기한 소스전극(15a)및 출력단자로 기능하는 드레인전극(15b)을 형성한다. 이어서 상기 소스전극 및 드레인전극을 마스크로 사용하여 오믹접촉층(25)이 양쪽으로 분리 되도록 오믹접촉층(25)의 중앙부분을 에칭한다(제5e도).
이어서 상기 오믹접촉층(25)의 중앙 부분의 에칭으로 인하여 노출된 반도체층 표면에 N또는 O플라즈마(plasma)로 계면처리막(36)을 형성한 후 BCB 등으로 된 보호막(26)을 투명기판(11)의 전체면에 도포한다(제5f도).
상기 노출된 반도체층 표면에 N또는 O플라즈마(plasma)로 계면처리막(36)을 형성하는 이유를 설명하기 전에 이해를 돕기 위하여 반도체층(22)의 형성과정을 상세히 설명한다.
제7도에서와 같이 플라즈마 장치(150)에 실렌(SiH)가스를 넣고 글로우방전을 일으키면 SiH, SiH, H 등의 라디칼을 포함한 플라즈마가 형성된다.
상기 플라즈마 가스가 반응을 일으켜 비정질실리콘박막(a-Si:H)(22) 이 기판(100)에 증착된다.
본 발명에서는 비정질실리콘박막, 반도체층 또는 a-Si층은 같은 의미의 용어로써 혼용하여 사용한다.
상기와 같이 형성된 비정질실리콘박막 즉, 반도체층(22)은 제8도와 같은 화학적 구조를 갖는 막을 형성하는데 상기 반도체층(22)의 계면(36)은 격자결함인 뎅글링본드(dangling bond)를 갖고 있다.
상기와 같은 격자결함을 갖는 반도체층(22)은 이후의 공정에서 스핀코팅법 등으로 도포되는 유기절연막과 접합되었을 때 반도체층(22)의 계면(36)의 불안정한 격자결함으로 인하여 유기절연막과 잘 접합되지 않고 유기절연막의 박리등이 일어나기 때문에 상기 반도체층의 계면(36) 부분에서 전하의 차지트렙(charge trap)이 발생하여 TFT의 ON특성 곡선이 부극성 쪽으로 일정량만큼 쉬프트(shift)된다.
상기 TFT층의 반도체층 위에 BCB의 유기절연막을 도포하고 TFT의 특성 곡선을 검토한 논문(96. SOCIETY FOR IMFORMATION DIAPLAY -manufa- cturing technology conference)은 TF의 특성곡선이 부극성쪽으로 DI만큼 쉬프트된 상태를 잘 보여주고 있다(제10a도).
상기와 같은 반도체층(22)의 계면접합불량과 유기절연막의 박리 등을 방지하기 위하여 플라즈마 장치에서 격자결함을 갖는 반도체층 계면(36)에 N또는 O가스를 주입하는 것이다.
반도체층 계면(36)에 N또는 O가스를 주입하면 제9도와 같이 반도체층계면(36) 부분이 Si-N(질화규소) 또는 Si-O(산화규소)결합을 갖는 화학구조의 막을 형성한다.
반도체층(22)의 계면(36) 부분이 Si-N 또는 Si-O결합을 갖는 화학구조의 막을 형성함으로써 반도체층(22)의 계면(36)은 격자결함이 생기지 않고 안정된다.
따라서 Si-O나 Si-N의 결합을 갖는 반도체층(22)의 계면(36)에 BCB 등의 유기절연막을 도포하면 반도체층의 계면(36)과 유기막의 결합이 잘 되고 도포된 막의 박리 등이 일어나지 않기 때문에 유기절연막과 반도체층(22)이 접촉되는 계면 부분에서 발생하는 전하의 차지트렙(charge trap)을 억제하여 TFT의 ON특성 곡선이 부극성 쪽으로 일정량만큼 쉬프트(shift) 되는 것을 방지할 수 있고 TFT특성을 안정화시킬 수 있다.
상기 TFT층의 노출된 반도체층에 N등의 플라즈마 처리한 후 BCB의 유기절연막을 도포하고 TFT의 특성 곡선을 실험한 결과는 TFT의 특성곡선이 N등의 플라즈마 처리 전보다 개선되어 최소한 d만큼 쉬프트 되지않은 TFT의 특성 상태를 보여주고 있다(제10b도).
상기 제10b도는 C1곡선은 노출된 반도체층 표면에 N등의 플라즈마 처리를 하지 않고 유기절연막을 도포하여 TFT의 특성을 측정한 것이고 C2곡선은 노출된 반도체층 표면에 N등의 플라즈마 처리한 후 BCB의 유기절연막을 도포하여 TFT의 특성을 측정한 것이다.
또한, 상기 노출된 반도체층 위에 계면처리를 실시한 후 라인 단차에 거의 영향을 받지 않고 여러층의 막이 형성된 기판면을 평탄화할 수 있는 유기절연막을 보호막(26)으로 도포함으로써 보호막(26) 위에 형성하는 화소전극(4)을 게이트버스배선(17) 및 소스버스배선(15)과 중첩하여 높은 개구율을 갖도록 형성하더라도 게이트버스배선(17) 및 소스버스배선(15) 부분에서 러빙공정 등의 불량으로 인한 화소전극의 화질 및 콘트라스트의 저하가 발생하지 않는다.
이어서 상기 보호막(26) 위에 포토레지스트를 도포하고, 상기 포토레지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 보호막(26)을 에칭하여 드레인전극부와 통하는 콘택홀(31)을 형성한다(제5g도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
이어서 상기 콘택홀이 형성된 보호막(26) 위에 ITO(Indium Tin Oxide)막을 스퍼터링법으로 증착하고, 상기 ITO막 위에 포토레지스트를 도포하고, 상기 포토레스지스트를 소정의 패턴이 되도록 현상하고, 상기 현상된 패턴에 따라 ITO막을 에칭하여 제4도와 같이 데이타버스라인에 중첩되도록 화소전극(4)을 형성한다(제5h도).
상기 기판에 남겨진 포토레지스트는 별도의 공정으로 제거한다.
본 발명의 액티브 매트릭스 액정표시장치의 일부 평면도를 나타내는 제4도에서는 화소전극(4)이 데이터버스라인(15)과 게이트버스라인(17)에 중첩되어 있지만 다른 부분 즉, TFT부분 등에도 선택적으로 중첩되도록하여 개구율을 극대화 할 수 있다.
일반적으로 게이트버스라인(17)과 중첩되는 화소전극 부분은 보조용량전극이 되는 부분이나 상기 보조용량전극의 형성과정에 대한 설명은 생략하였다.
본 발명은 화소전극이 보호막 위에 형성되는 IOP(ITO On Passivation) 구조에 적용된 것만을 설명하였지만 화소전극이 형성되는 위치에 관계없이 본 발명의 적용이 가능하다.
예를 들면 반도체층-오믹접촉층을 형성하기 전 또는 후에 화소전극이 형성될 수 있다(제6도).
그리고 공통전극은 화소전극이 형성된 동일 기판 위에 형성될 수 있고, 공통전극은 화소전극이 형성된 기판과 대향하는 기판에 형성될 수도 있다.
상기 공통전극과 화소전극이 동일 기판에 형성되는 구조 즉, IPS(In-Plane-Switching)모드는 광시야각 구현에 유리하다.

Claims (20)

  1. 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 일부 표면이 노출된 반도체층, 오믹접촉층, 데이타버스라인에서 분기한 소스/드레인전극을 갖는 스위칭 소자와; 상기 스위칭소자를 덮는 보호막을 포함하는 액정표시장치의 제조방법에 있어서; 상기 스위칭 소자의 노출된 반도체층 표면이 계면처리 되도록하는 공정과; 상기 계면처리된 반도체층을 갖는 스위칭 소자를 덮도록 유기절연막으로 된 보호막을 도포하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서; 상기 스위칭 소자의 노출된 반도체층 표면을 가스플라즈마에 노출시켜 계면처리하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제2항에 있어서; 상기 가스 플라즈마는 N2,O2중 선택되는 어느 하나를 사용하는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제1항에 있어서; 상기 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제1항에 있어서; 상기 게이트버스라인과 상기 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제1항에 있어서; 상기 반도체층을 형성한 후에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제1항에 있어서; 상기 반도체층을 형성하기 전에 화소전극을 형성하는 공정을 더 추가하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 Si-O결합 구조를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 비유전율이 3.0 이하인 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서; 상기 유기절연막은 BCB, PFCB 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 게이트버스라인에서 분기하는 게이트전극, 게이트절연막, 일부 표면이 노출된 반도체층, 오믹접촉층, 데이타버스라인에서 분기한 소스/드레인전극을 갖는 스위칭 소자와; 상기 스위칭 소자를 덮는 보호막을 포함하는 액정표시장치에 있어서; 상기 스위칭 소자의 노출된 반도체층 표면이 계면처리되고, 상기 보호막은 유기절연막으로 형성된 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서; 상기 스위칭 소자의 노출된 반도체층의 표면이 가스플라즈마에 노출되어 계면처리 된 것을 특징으로 하는 액정표시장치.
  13. 제12항에 있어서; 상기 가스 플라즈마는 N2, O2중 선택되는 어느 하나를 사용하는 것을 특징으로 하는 액정표시장치.
  14. 제11항에 있어서; 화소전극이 상기 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  15. 제11항에 있어서; 화소전극이 상기 게이트버스라인의 이웃하는 게이트버스라인과 상기 데이타버스라인에 선택적으로 중첩되도록 상기 보호막 위에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  16. 제11항에 있어서; 화소전극이 상기 반도체층을 형성한 후에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  17. 제11항에 있어서; 화소전극이 상기 반도체층을 형성하기 전에 더 추가되어 형성되는 것을 특징으로 하는 액정표시장치.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 Si-O결합 구조를 포함하는 것을 특징으로 하는 액정표시장치.
  19. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 비유전율이 3.0 이하인 것을 특징으로 하는 액정표시장치.
  20. 제11항 내지 제17항 중 어느 한 항에 있어서; 상기 유기절연막은 BCB, PFCB 중 선택되는 어느 하나인 것을 특징으로 하는 액정표시장치.
KR1019960027653A 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 KR100213967B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960027653A KR100213967B1 (ko) 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
FR9708020A FR2751131B1 (fr) 1996-07-09 1997-06-26 Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
JP9191987A JPH1082997A (ja) 1996-07-09 1997-07-02 アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
GB9714111A GB2315158B (en) 1996-07-09 1997-07-03 A method of manufacturing an active matrix liquid crystal display and the structure of the liquid crystal display manufactured by the same method
US08/889,096 US6188452B1 (en) 1996-07-09 1997-07-07 Active matrix liquid crystal display and method of manufacturing same
DE19729176A DE19729176C2 (de) 1996-07-09 1997-07-08 Herstellungsverfahren für eine Flüssigkristallanzeige mit aktiver Matrix und Struktur der mit diesem Herstellungsverfahren hergestellten Flüssigkristallanzeige

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027653A KR100213967B1 (ko) 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치

Publications (2)

Publication Number Publication Date
KR980010547A KR980010547A (ko) 1998-04-30
KR100213967B1 true KR100213967B1 (ko) 1999-08-02

Family

ID=19465793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027653A KR100213967B1 (ko) 1996-07-09 1996-07-09 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치

Country Status (1)

Country Link
KR (1) KR100213967B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100580397B1 (ko) * 1999-01-15 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100989200B1 (ko) * 2003-12-08 2010-10-20 엘지디스플레이 주식회사 다결정 실리콘 박막트랜지스터 제조방법
KR101137861B1 (ko) * 2005-06-20 2012-04-20 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법

Also Published As

Publication number Publication date
KR980010547A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
US6188452B1 (en) Active matrix liquid crystal display and method of manufacturing same
US6838696B2 (en) Liquid crystal display
US5917571A (en) Active matrix substrate having benzocyclobutene-containing interlayer insulating film and method for fabricating same
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
JPH1117188A (ja) アクティブマトリクス基板
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
US7023501B2 (en) Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole
JP2000214481A (ja) 液晶表示装置およびその製造方法
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100232682B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100360751B1 (ko) 액정 표시장치
KR100213967B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
KR100213966B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
JP2882319B2 (ja) 液晶パネル
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100488936B1 (ko) 액정표시소자
KR100232681B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR100247277B1 (ko) 액정 평판 표시장치 및 그의 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR100229612B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 18

EXPY Expiration of term