KR100206931B1 - 전원 인가 회로 - Google Patents

Abstract

본 발명은 전원 인가 회로에 관한 것으로, 특히 제품에 전원 인가시 전원 인가 회로에서 순간적인 펄스를 발생시켜 내부 로직 회로의 기억 소자들에 저장된 원하지 않는 정보를 제거하는 회로로써 제품의 초기 안정화에 기여할 수 있게 한 전원 인가 회로에 관한 것이다. 이를 위하여 본 발명은 전원 전압(Vdd)를 입력으로 하는 인버터와, 상기 인버터에 직렬로 연결되어 있는 복수 개의 인버터와, 상기 복수 개의 인버터 중 마지막 인버터의 출력을 일측 입력으로 하고, 전원 전압(Vdd)을 타측 입력으로 하여 앤딩하는 앤드 게이트와, 상기 앤드 게이트에서 앤딩된 데이터를 입력으로 하는 인버터와, 상기 앤드 게이트에서 생성된 순간적인 펄스에 의해 턴온되어 전원 전압(Vdd)을 내부 로직 회로의 클리어나 리세트 단자에 입력되도록 하는 전송 게이트로 구성된다.

Description

전원 인가 회로

제1도는 본 발명의 전원 인가 회로도.

제2도는 제1도에 대한 상세 회로도.

제3도는 제1도에 대한 파형도로, a도는 앤드 게이트의 일측 입력에 대한 파형도, b도는 앤드 게이트의 타측 입력에 대한 파형도, c도는 앤드 게이트의 출력에 대한 파형도.

* 도면의 주요부분에 대한 부호의 설명

10, 11, 12, 14 : 인버터 13 : 앤드 게이트

15 : 전송게이트

본 발명은 전원 인가 회로에 관한 것으로, 특히 제품에 전원을 인가할 때 내부 로직 회로에 순간적인 펄스를 입력시켜 그 내부 로직 회로의 기억 소자들에 저장된 원하지 않는 정보를 제거할 수 있게하는 회로로써 제품의 초기 안정화에 기여할 수 있게 한 전원 인가 회로에 관한 것이다.

일반적으로 제품에 전원이 인가되면, 내부의 로직 회로중에 내장되어 있는 기억 소자들에는 각각의 초기 조건에 따라 불필요한 임의의 정보가 저장되고, 그러한 제품의 초기 조건은 설게에서나 공정 변경등의 방법으로도 쉽게 제거되지 못하므로 일정시간 동안은 오동작을 하다가 안정화 된다.

종래에는 제품에 전원이 인가되면, 그 인가된 온 상태의 전원을 감지하기 위하여 감지회로를 이용하였다. 이러한 감지회로에는 커패시터와 저항이 이용되는데, 그 커패시터와 저항은 보통 확산에 의해 형성이 되고 이러한 확산 공정은 통상 10∼20%의 오차를 가지게 된다.

이에 따라 공정에서의 오차를 줄이기 위해서 저항을 크게 설계하는 방법을 사용하였으나, 그와 같이 설계된 저항은 많은 칩 면적을 차지하는 문제점이 있었다.

그리고 ASIC 제품들 중에 게이트 어레이(Gate Array)의 경우에는 커패시터나 저항을 배치할 수 없는 문제점도 있었다. 즉, 게이트 어레이는 로직 엘리먼트(logic element) 게이트들을 가지는 웨이퍼를 미리 제조해 두고, 원하는 기능에 따라 메탈 배선을 위한 1∼3단계의 마스크 스텝(mask step)으로 제조 공정이 완료되는 반면 커패시터나 저항은 메탈 공정으로 배치할 수가 없기 때문이다.

또한 온 상태인 전원을 감지하는 전원 감지회로는 일단 전원이 인가된 후 비활성화 상태를 계속 유지함으로써 내부 로직 회로 내의 기억 소자들의 불필요한 초기 정보를 클리어(clear) 또는 리세트(reset) 할 수 없는 등의 문제점이 있었다.

따라서, 본 발명의 목적은 상기 종래 기술의 문제점을 해결하여 인버터, 앤드 게이트 그리고 전송게이트(transmission gate)를 이용하여 내부 로직 회로의 기억 소자들에 저장된 불필요한 정보를 클리어 혹은 리세트 시킬 수 있는 전원 인가 회로를 제공하는데 있다.

이하, 본 발명을 첨부된 도 1 및 도 2를 참조하여 상세히 설명하면 다음과 같다.

본 발명에 의한 전원 인가 회로는 도 1에서 도시되는 바와 같이, 복수 개의 같은 전원 인가 기본 회로(1, 2, 3)의 출력이 내부 로직 회로(4)에 인가되도록 구성된다.

도 2는 상기 도 1의 전원 인가 기본 회로에 대한 상세 회로가 도시된 것으로, 전원 전압(Vdd)를 입력으로 하는 인버터(10)와, 상기 인버터(10)에 직렬로 연결되어 있는 복수 개의 인버터(11, 12)와, 상기 복수 개의 인버터(11, 12) 중 마지막 인버터(12)의 출력을 일측 입력(IN1)으로 하고, 전원 전압(Vdd)을 타측 입력(IN2)으로 하여 앤딩하는 앤드 게이트(13)와, 상기 앤드 게이트(13)에서 앤딩된 데이터(OUT1)를 입력으로 하는 인버터(14)와, 상기 앤드 게이트(13)에서 생성된 순간적인 펄스(OUT1)에 의해 턴온되어 전원 전압(Vdd)을 내부 로직 회로(4)의 클리어나 리세트 단자에 입력되도록 하는 전송 게이트(15)로 구성된다.

여기에서, 상기 전송게이트(15)의 피모스 트랜지스터(PM)의 게이트에는 상기 인버터(14)의 출력(OUT2)이 인가 되고, 엔모스 트랜지스터(NM)의 게이트에는 상기 앤드 게이트(13)의 출력(OUT1)이 인가된다.

이와 같이 구성된 본 발명에 의한 전원 인가 회로의 동작을 상세히 설명하면 다음과 같다.

먼저, 앤드 게이트(13)의 일측 입력(IN1)은 전원 전압(Vdd)이 인버터들(10, 11, 12)에 의해 각각 일정시간 지연되므로 앤드 게이트(13)에 직접 입력 되는 타측 입력(IN2)인 전원 전압(Vdd)과 일정한 시간차를 두고 상기 앤드 게이트(13)에 입력된다.

즉, 세개의 인버터들(10, 11, 12)에 의해 지연된 앤드 게이트(13)의 일측 입력(IN1)은 전원 전압(Vdd)이 직접 인가되는 타측 입력(IN2)보다 늦게 입력이 된다.

도 3에 도시되는 바와 같이, (A)와 (B)에 도시되는 두 입력(IN1, IN2)의 시간차에 의해서 (C)와 같이 앤드 게이트(13)는 순간적인 펄스(OUT1)를 발생시키고, 상기의 펄스(OUT1)는 순간적으로 전송게이트(15)를 도통시킨다.

상기의 전송게이트(15)에 의해 전달된 출력 값(OUT)은 내부 로직 회로내의 클리어 혹은 리세트 단자로 입력되어 전원 인가시 내부 로직 회로(4)의 기억 소자들이 임의의 초기 조건하에 의해서 가지고 있던 정보들을 클리어 혹은 리세트시켜준다.

이와 같이, 본 발명은 인버터(10, 11, 12)의 지연 효과를 이용하여 앤드 게이트(13)에 의해 순간적인 펄스(OUT1)를 발생시키고, 그 펄스를 전송게이트(15)의 스위치에 제어 단자에 인가함으로써 그 전송게이트(15)의 출력(OUT) 단자들은 내부 로직 회로(4)내의 클리어나 리세트 단자에 인가되어 기억 소자들에 초기에 임의로 랫치된 정보가 제거되도록 한다.

이 후, 본 발명의 전원 인가 회로는 하이 임피던스 상태를 유지하여 전송게이트(15)는 상기의 순간적인 펄스 발생후 계속 오프 상태를 유지하므로 클리어 또는 리세트 할 수 없는 비활성화 상태로 되어 내부 로직 회로의 초기 동작만 지나면 그 내부 로직 회로의 기억소자들은 필요에 따라 다른 회로에 의해 클리어 또는 리세트 되도록 한다.

이상에서 설명한 바와 같이, 본 발명에 의한 전원 인가 회로는 복수 개의 인버터와 앤드 게이트, 그리고 전송게이트를 이용하여, 용이하게 제어할 수 있게 되어 전원 인가 초기의 원하지 않는 데이타를 제거 할 수 있는 효과가 있다.

Claims (2)

1. 복수 개의 전원 인가 기본 회로가 병렬로 연결되어 그 전원 인가 기본 회로의 앤드 게이트로 입력되는 두 입력의 시간차에 의해 순간적으로 생성된 펄스가 상기 전원 인가 기본 회로의 전송게이트를 통해 내부 로직 회로에 입력되어 그 내부 로직 회로에 불필요하게 저장되어 있던 초기 값을 클리어 혹은 리세트 시켜 주는 것을 특징으로 하는 전원 인가 회로.
2. 제1항에 있어서, 상기 전원 인가 기본 회로는 전원 전압을 입력으로 하는 인버터와, 상기 인버터와 직렬로 연결된 복수 개의 인버터와, 그 직렬로 연결된 복수 개의 인버터를 일측 입력으로 하고, 전원 전압을 타측 입력으로 하여 앤딩하는 앤드 게이트와, 그 앤드 게이트의 출력이 인버터를 거쳐 피모스의 게이트에 인가되고, 상기 앤드 게이트의 출력이 엔모스의 게이트로 인가되어 전원 전압을 전송하는 전송 게이트로 구성되는 전원 인가 회로.