KR100200917B1 - 고속 저전력 입출력셀 - Google Patents

고속 저전력 입출력셀 Download PDF

Info

Publication number
KR100200917B1
KR100200917B1 KR1019950045671A KR19950045671A KR100200917B1 KR 100200917 B1 KR100200917 B1 KR 100200917B1 KR 1019950045671 A KR1019950045671 A KR 1019950045671A KR 19950045671 A KR19950045671 A KR 19950045671A KR 100200917 B1 KR100200917 B1 KR 100200917B1
Authority
KR
South Korea
Prior art keywords
level
output
cmos
cell
low
Prior art date
Application number
KR1019950045671A
Other languages
English (en)
Other versions
KR970030786A (ko
Inventor
정승호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950045671A priority Critical patent/KR100200917B1/ko
Publication of KR970030786A publication Critical patent/KR970030786A/ko
Application granted granted Critical
Publication of KR100200917B1 publication Critical patent/KR100200917B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

1. 청구범위 기재된 발명이 속한 기술 분야
VST회로를 이용하여 고속동작과 저소비전력을 구현하는 입출력 셀에 관한 기술이다.
2. 발명이 해결하려고 하는 기술적 과제
입출력셀은 그라운드 전압레벨에서 전원전압레벨로 풀스윙하거나 전원전압레벨에서 그라운드 레벨로 풀스윙하기 때문에 동작전압이 높아지고, 스윙폭이 커짐에 따라 속도가 떨어지는 문제를 해결한다.
3. 발명의 해결방법의 요지
스윙하기 위한 신호를 입력하여 원하는 레벨로 설정한 하이(VSH) 또는 로우(VSL)레벨에서 스윙이 이루어지도록 제어하여 스피드 및 주파수 특성을 개선하기 위한 출력셀수단과, 상기출력셀수단으로부터 출력된 신호를 원하는 레벨로 유지할 수 있도록 제어하여 상기 출력셀수단이 출력으로 피드백시키는 스테이블상태 유지수단과, 상기 스테이블 상태 유지수단으로부터 출력되는 레벨신호를 받아 논리상태를 정확하게 감지하기 위한 입력셀수단으로 구성한다.
4. 발명의 중요한 용도
CMOS VLSI에서 입출력셀에 적용한다.

Description

고속 저전력 입출력 셀
제1도는 종래의 입출력셀의 구성도.
제2도는 본 발명에 따른 일 실시예의 입출력 셀 구성도.
제3도는 본 발명에 따른 다른 실시예의 입출력 셀 구성도.
본 발명은 씨모오스 최대규모 집적회로(CMOS Very Large Scale Intergrated Circuit)에 관한 것으로, 특히 VST(Voltage Sense Transistor)회로를 이용하여 고속동작과 저소비전력을 구현하는 입출력 셀에 관한 것이다.
최근들어 CMOS VLSI회로는 기능이 추가됨에 따라 복잡성이 증가되고, 이에따라 회로의 디자인에 있어서 고속동작과 구동용량 및 전력소비를 최적화하는 일은 중요하면서도 어려운 일이 되고 있다.
그리고 CMOS VLSI회로의 내부와 외부를 연결시키는 I/O(INPUT OUTPUT)셀(Cell)은 칩전체의 전력소비와 동작 주파수를 크게 좌우하고 있다.
제1도는 종래의 입출력셀의 구성도로서, 2개의 인터버로 구성된 출력셀(OUTPUT CELL)(30)과, 2개의 인버터로 구성된 입력셀(INPUT CELL)(32)과, 상기 출력셀(30)과 입력셀(32)사이에 캐패시터(18)가 연결되어 접지된다. 초기상태에서 패드(PAD)는 그라운드(GND)이고, 입력단(28)은 전원전압 VDD에서 그라운드 레벨로 변환되고 있다고 가정하면, N모오스 트랜지스터(12)와 P모오스 트랜지스터(14)가 슬로우 턴온되면서 패드(PAD)의 전압이 로드캐패시터(18)를 통해 그라운드레벨(GND)에서 전원전압 VDD레벨로 차아지되기 시작한다. 패드(pad)의 전압이 전원전압 VDD레벨에 도달되면 P모오스 트랜지스터(14)가 오프되어 차아지가 정지된다.
또한 초기상태에서 패드(PAD)는 전원전압 VDD이고, 입력단(28)은 그라운드 레벨에서 전원전압 VDD레벨로 변환되고 있다고 가정하면, P모오스 트랜지스터(10)와 N모오스 트랜지스터(16)가 슬로우 턴온되면서 패드(PAD)의 전압이 로드캐패시터(18)를 통해 전원전압 VDD레벨에서 그라운드레벨(GND)로 디스차아지되기 시작한다. 패드(pad)의 전압이 그라운드 레벨에 도달되면 N모오스 트랜지스터(16)가 오프되어 디스차아지가 정지된다.
여기서 설명하지 않은 입력셀(32)의 동작도 전술한 출력셀(30)와 동일한 동작을 하게 되므로 이하 상세한 동작설명을 생략한다.
이와같이 종래의 입출력셀은 그라운드 전압레벨에서 전원전압레벨로 풀스윙하거나 전원전압레벨에서 그라운드 레벨로 풀스윙하기 때문에 동작전압이 높아지고, 스윙폭이 커짐에 따라 속도가 떨어지는 문제점이 있었다.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 Fast Voltage Sense Transistor를 이용하여 CMOS의 스윙전압을 감소시켜 고속 동작 및 처리속도를 향상시키는 고속 저전력 입출력 셀을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은, 스윙하기 위한 신호를 입력하여 원하는 레벨로 설정한 하이(VSH) 또는 로우(VSL)레벨에서 스윙이 이루어지도록 제어하여 스피드 및 주파수 특성을 개선하기 위한 출력셀수단과, 상기 출력셀수단으로부터 출력된 신호를 원하는 레벨로 유지할 수 있도록 제어하여 상기 출력셀수단의 출력으로 피드백시키는 스테이블상태 유지수단과, 상기 스테이블 상태 유지수단으로부터 출력되는 레벨신호를 받아 논리상태를 정확하게 감지하기 위한 입력셀수단으로 구성함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명은, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 제1FVST와, TTL레벨이나 CMOS레벨을 선택하기 위한 인이블신호에 대응하여 상기 FVST(111)의 출력을 스위칭하는 스위칭수단과, 상기스위칭수단의 스위칭에 대응하여 TTL레벨이나 CMOS레벨로 스윙을 하여 로우 또는 하이 레벨로 출력레벨을 변화시키는 제1CMOS와, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 제2FVST와, TTL레벨이나 CMOS레벨을 선택하기 위한 인이블신호에 대응하여 상기 제2FVST의 출력이나 제1CMOS의 출력을 선택 출력하는 MUX와, 상기 MUX로부터 선택된 출력신호를 입력하여 TTL레벨이나 CMOS레벨로 논리레벨신호를 반전시켜 논리상태를 안정되게 감지하기 위한 제2CMOS로 구성함을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 일 실시예의 입출력 셀 구성도로서, 스윙하기 위한 신호를 입력하여 원하는 레벨로 설정한 하이(VSH) 또는 로우(VSL)레벨에서 스윙이 이루어지도록 제어하여 스피드 및 주파수 특성을 개선하기 위한 출력셀(100)과, 상기 출력셀(100)로부터 출력된 신호를 원하는 레벨로 유지할 수 있도록 제어하여 상기 출력셀(100)의 출력으로 피드백시키는 스테이블상태 유치부(200)와, 상기 스태이블 상태 유지부(200)로부터 출력되는 레벨신호를 받아 논리상태를 정확하게 감지하기 위한 입력셀(300)로 구성되어 있다.
상기 구성중 출력셀(100)은 RSD(Reduced Swing Driver)로 이루어져 있으며, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 FVST(Fast Voltage Sense Transistor)(111)와 FVST(111)의 출력에 대응하여 스윙을 하여 로우 또는 하이 레벨로 출력레벨을 변화시키는 레벨변환부(112)로 구성되어 있고, 스테이블 상태 유지부(200)는 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 FVST(208)와, 상기 FVST(208)로부터 출력된 논리레벨신호를 반전시켜 피드백시키는 CMOS(210)로 이루어져 있으며, 입력셀(300)은 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 FVST(308)와, 상기 FVST(308)로부터 출력된 논리레벨신호를 반전시켜 논리상태를 안정되게 감지하기 위한 CMOS(310)로 구성되어 있다.
초기상태에서 패드(PAD)가 VSL이고 V(A)노드가 전원전압 레벨인 VDD에서 그라운드(GND)레벨로 변할 경우, N모오스 트랜지스터(108)의 게이트에는 기준전압 Vref이 인가되며, 기준전압 Vref는 VSH+Vtn이 된다. 이때 감지전압 VSENSE은 VSL이 되어 N모오스 트랜지스터(106)은 턴오프되고, N모오스 트랜지스터(108)은 턴온된다. 상기 N모오스 트랜지스터(108)이 턴온됨에 의해 P모오스 트랜지스터(105)가 턴온되어 제어전압 VCONTROL은 전원제압레벨인 VDD가 된다. 이로인해 P모오스 트랜지스터(107)이 턴오프된다.
그리고, 상기 제어전압 VCONTROL은 N모오스 트랜지스터(101) 및 (104)와 P모오스 트랜지스터(102) 및 (103)의 게이트로 각각 인가되며, 이때 N모오스 트랜지스터(101) 및 (104)가 턴온된다. 이때 V(A)가 떨어지면서 P모오스 트랜지스터(109)가 서서히 턴온 되면서 패드(PAD)의 전압이 VSL에서 VSH로 차아지되기 시작한다. 상기 패드(PAD)전압이 VSH에 도달되면 N모오스 트랜지스터(108)이 턴오프되고 N모오스 트랜지스터(100)이 턴온된다. N모오스 트랜지스터(106)이 턴온되면 P모오스 트랜지스터(107)이 턴온되어 제어전압 VCONTROL이 그라운드 레벨로 떨어진다. 따라서 N모오스 트랜지스터(101)이 오프되고, P모오스 트랜지스터(102) 및 (103)이 턴온된다. 이로인해 P모오스 트랜지스터(109)가 턴오프되어 차아지 동작을 정지한다. 여기서 VSL은 스윙을 시작하기 위한 최저한계전압이고, VSH은 스윙을 시작하기 위한 최고한계전압으로 VSL=0.8V, VSL=1.4V이다.
또한 N모오스 트랜지스터(201)의 게이트에는 기준전압 Vref이 인가되고, 패드(PAD)가 VSL레벨일 경우, 감지전압 VSENSE은 VSL이되어 N모오스 트랜지스터(201)이 턴온되고, N모오스 트랜지스터(204)는 턴오프된다. 상기 N모오스 트랜지스터(201)이 턴온되면 P모오스 트랜지스터(203)이 턴온되어 노드 N1은 VSH레벨로 상승된다. 노드N1의 레벨이 상승되면 N모오스 트랜지스터(206)이 턴온되어 노드N2에는 VSL레벨로되어 이 VSL레벨이 패드(PAD)로 피드백되므로 출력셀(100)의 출력레벨을 VSL레벨로 유지되도록 한다.
그리고 N모오스 트랜지스터(201)의 게이트에는 기준전압 Vref이 인가되고, 패드(PAD)가 VSH레벨일 경우, 감지전압 VSENSE은 VSH이되어 N모오스 트랜지스터(201)이 턴오프되고, N모오스 트랜지스터(204)는 턴온된다. 상기 N모오스 트랜지스터(204)가 턴온되면 P모오스 트랜지스터(202)가 턴온되어 노드 N1은 VSL레벨로 떨어진다. 노드N1의 레벨이 VSL로 떨어지면 P모오스 트랜지스터(205)가 턴온된다. 상기 P모오스 트랜지스터(205)가 턴온됨에 의해 노드N2는 VSH레벨이되어 이 VSH레벨이 패드(PAD)로 피드백되므로, 출력셀(100)의 출력레벨을 VSH레벨로 유지되도록 한다. 따라서 스테이블상태 유지부(200)는 출력셀(100)의 출력신호를 원하는 레벨로 일정하게 유지할 수 있도록 한다.
또한 N모오스 트랜지스터(302)의 게이트에는 기준전압 Vref이 인가되고, 패드(PAD)가 VSL레벨일 경우, 감지전압 VSENSE은 VSL이되어 N모오스 트랜지스터(302)가 턴온되고, N모오스 트랜지스터304는 턴오프된다. 상기 N모오스 트랜지스터(302)가 턴온되면 P모오스 트랜지스터(303)이 턴온되어 노드 N3은 VSH레벨로 상승된다. 노드N3의 레벨이 상승되면 N모오스 트랜지스터(304)가 턴온되어 노드N4에서는 VSL레벨로 감지한다.
그리고 N모오스 트랜지스터(302)의 게이트에는 기준전압 Vref이 인가되고, 패드(PAD)가 VSH레벨일경우, 감지전압 VSENSE은 VSH이되어 N모오스 트랜지스터(302)가 턴오프되고, N모오스 트랜지스터(304)는 턴온된다. 상기 N모오스 트랜지스터(304)가 턴온되면 P모오스 트랜지스터(301)가 턴온되어 노드 N3은 VSL레벨로 떨어진다. 노드N3의 레벨이 VSL로 떨어지면 P모오스 트랜지스터(305)가 턴온된다. 상기 P모오스 트랜지스터(305)가 턴온됨에 의해 노드N4는 VSH레벨로 감지한다.
제3도는 본 발명에 따른 다른 실시예의 입출력 셀 구성도로서, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 제1FVST(Fast Voltage Sense Transistor)(503)와, TTL레벨이나 CMOS레벨을 선택하기 위한 인이블신호에 대응하여 상기 제1FVST(503)의출력을 스위칭하는 스위칭부(502)와, 상기 스위칭부(502)의 스위칭에 대응하여 TTL레벨이나 CMOS레벨로 스윙을 하여 로우 또는 하이 레벨로 출력레벨을 변화시키는 제1CMOS(501)와, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 제2FVST(601)와, TTL레벨이나 CMOS레벨을 선택하기 위한 인이블신호에 대응하여 상기 제2FVST(601)의 출력이나 제1CMOS(501)의 출력을 선택 출력하는 MUX(602)와, 상기 MUX(602)로부터 선택된 출력신호를 입력하여 TTL레벨이나 CMOS레벨로 논리레벨신호를 반전시켜 논리상태를 안정되게 감지하기 위한 제2CMOS(603)로 구성되어 있다.
먼저 제1-제2FVST(Fast Voltage Sense Transistor)(503,601)는 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어전압 VCONTROL을 출력한다. 이때 인에이블 신호(EN)가 하이상태로 인가되면 N모오스 트랜지스터(502)가 턴온되어 제어전압 VCONTROL을 제1CMOS(501)로 인가한다. 그러면 제2도에 도시한 출력셀(100)과 동일한 구성이 되어 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 하여 스윙을 하게된다. 즉, VSL=0.8V이나 VSL=1.4V에서 로우 또는 하이레벨로 스윙을 하게된다. 이때 MUX(602)는 제2FVST(601)의 출력을 선택하게 되어 입력셀(600)은 제2도에 도시한 입력셀(300)과 동일한 구성이 되어 VSL=0.8V이나 VSL=1.4V에서 로우 또는 하이레벨로 논리상태를 감지한다.
그러나 인에이블신호(EN)가 로우상태로 인가되면 N모오스 트랜지스터(502)가 턴오프되어 제어전압 VCONTROL을 제1CMOS(501)로 인가하지 못한다. 따라서 제1도에 도시한 출력셀(30)과 동일한 구성이 되어 TTL레벨인 하이(5V) 또는 로우(0V)레벨로 출력레벨이 변화되도록 하여 스윙을 하게된다. 이때 MUX(602)는 제1CMOS(501)의 출력을 선택하게 되어 입력셀(600)은 제1도에 도시한 입력셀(32)과 동일한 구성이 되어 TTL레벨인 로우(0V) 또한 하이(5V)레벨로 논리상태를 감지한다.
상술한 바와같이 본 발명은 CMOS VLSI회로에서 FVST를 이용하여 칩신호 전압스윙을 줄임으로써, 고속동작 및 처리속도를 향상시킬 수 있고, CMOS VLSI회로에서 스윙전압을 TTL레벨이나 원하는 신호의 레벨로 선택할 수 있도록 함으로, 시스템에 따라 적응적으로 사용할 수 있는 이점이 있다.

Claims (6)

  1. 고속 저전력 입출력 셀에 있어서, 스윙하기 위한 신호를 입력하여 원하는 레벨로 설정한 하이(VSH) 또는 로우(VSL)레벨에서 스윙이 이루어지도록 제어하여 스피드 및 주파수 특성을 개선하기 위한 출력셀수단과, 상기 출력셀수단으로부터 출력된 신호를 원하는 레벨로 유지할 수 있도록 제어하여 상기 출력셀수단의 출력으로 피드백시키는 스테이블상태 유지수단과, 상기 스태이블 상태 유지수단으로부터 출력되는 레벨신호를 받아 논리상태를 정확하게 감지하기 위한 입력셀수단으로 구성함을 특징으로 하는 고속 저전력 입출력 셀.
  2. 제1항에 있어서, 상기 출력셀수단은, 상기 출력셀수단은 RSD로 이루어져 있음을 특징으로 하는 고속 저전력 입출력 셀.
  3. 제1항에 있어서, 상기 출력셀수단은, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 FVST(111)와, 상기 FVST(111)의 출력에 대응하여 스윙을 하여 로우 또는 하이 레벨로 출력레벨을 변화시키는 레벨변환부(112)로 구성함을 특징으로 하는 고속 저전력 입출력 셀.
  4. 제1항에 있어서, 상기 스테이블 상태 유지수단은, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 FVST(208)와, 상기(FVST)(208)로부터 출력된 논리레벨신호를 반전시켜 피드백시키는 CMOS(210)로 구성함을 특징으로 하는 고속 저전력 입출력 셀.
  5. 제1항에 있어서, 상기 입력셀수단은, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 FVST(308)와, 상기 FVST(308)로부터 출력된 논리레벨신호를 반전시켜 논리상태를 안정되게 감지하기 위한 CMOS(310)로 구성함을 특징으로 하는 고속 저전력 입출력 셀.
  6. 고속 저전력 입출력 셀에 있어서, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 제1FVST와, TTL레벨이나 CMOS레벨을 선택하기 위한 인에이블신호에 대응하여 상기 제1FVST의 출력을 스위칭하는 N모오드 트랜지스터와, 상기 스위칭수단의 스위칭에 대응하여 TTL레벨이나 CMOS레벨로 스윙을 하여 로우 또는 하이 레벨로 출력레벨을 변화시키는 제1CMOS와, 기준전압을 입력받아 원하는 하이(VSH) 또는 로우(VSL)레벨로 출력레벨이 변화되도록 제어하는 제2FVST와, TTL레벨이나 CMOS레벨을 선택하기 위한 인이블신호에 대응하여 상기 제2FVST의 출력이나 제1CMOS의 출력을 선택 출력하는 MUX와, 상기 MUX로부터 선택된 출력신호를 입력하여 TTL레벨이나 CMOS레벨로 논리레벨신호를 반전시켜 논리상태를 안정되게 감지하기 위한 제2CMOS로 구성함을 특징으로 하는 고속 저전력 입출력 셀.
KR1019950045671A 1995-11-30 1995-11-30 고속 저전력 입출력셀 KR100200917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045671A KR100200917B1 (ko) 1995-11-30 1995-11-30 고속 저전력 입출력셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045671A KR100200917B1 (ko) 1995-11-30 1995-11-30 고속 저전력 입출력셀

Publications (2)

Publication Number Publication Date
KR970030786A KR970030786A (ko) 1997-06-26
KR100200917B1 true KR100200917B1 (ko) 1999-06-15

Family

ID=19437087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045671A KR100200917B1 (ko) 1995-11-30 1995-11-30 고속 저전력 입출력셀

Country Status (1)

Country Link
KR (1) KR100200917B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122302B2 (en) 2005-11-28 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having adaptive power function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122302B2 (en) 2005-11-28 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having adaptive power function

Also Published As

Publication number Publication date
KR970030786A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR0130037B1 (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
US7307469B2 (en) Step-down power supply
EP0471289A1 (en) High speed output buffer unit preliminarily shifting output voltage level
JPH1188146A (ja) レベルインターフェース回路
US6445226B2 (en) Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus
KR100518127B1 (ko) 스탠바이 모드 동안 회로의 서브스레스홀드 누설을 감소시키는 방법
EP0640981A2 (en) Semiconductor integrated circuit device having low-power consumption signal input circuit responsive to high-speed small-amplitude input signal
US6813204B2 (en) Semiconductor memory device comprising circuit for precharging data line
US6532178B2 (en) Reducing level shifter standby power consumption
US5751160A (en) Output buffer with improved operational speed and transitional current
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR930000961B1 (ko) 반도체 메모리
EP0642222B1 (en) Low power-consumption clock pulse generator with two clock sources selectively available
KR100200917B1 (ko) 고속 저전력 입출력셀
EP1018745B1 (en) Improved driver circuit
US6593775B2 (en) Insulatior for a multi-power system
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR100255519B1 (ko) 안정한 데이터 래치 동작을 위한 에스램 및 그 구동방법
KR100210734B1 (ko) 논리 및 레벨 변환 회로 및 반도체 장치
US6559704B1 (en) Inverting level shifter with start-up circuit
KR20020017393A (ko) 반도체 메모리 소자의 전압발생장치
KR960013854B1 (ko) 데이타 출력버퍼
KR100234373B1 (ko) 반도체 메모리장치의 입력버퍼
KR100432482B1 (ko) 고속의전압스윙제한용풀업회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee