KR100197430B1 - 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 - Google Patents
프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 Download PDFInfo
- Publication number
- KR100197430B1 KR100197430B1 KR1019960024062A KR19960024062A KR100197430B1 KR 100197430 B1 KR100197430 B1 KR 100197430B1 KR 1019960024062 A KR1019960024062 A KR 1019960024062A KR 19960024062 A KR19960024062 A KR 19960024062A KR 100197430 B1 KR100197430 B1 KR 100197430B1
- Authority
- KR
- South Korea
- Prior art keywords
- alarm
- hernia
- pba
- signal
- cable
- Prior art date
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Alarm Systems (AREA)
Abstract
본 발명은 전전자 교환기에서 소정 개수의 디바이스들로부터 PBA 탈장 알람 및 케이블 탈장 알람 신호를 이중화에 따른 두 개의 프로세서(P1,P2)에 인가하는 장치에 관하 것으로서, 두 개의 버퍼 회로(11,12)(21,22)를 구비하는 알람 취합 장치(A,B)로 구성되고; 알람 취합 장치(A)의 버퍼 회로(11)는 디바이스들의 PBA 탈장 알람 및 케이블 탈장 알람 신호를 저장하고, 소정의 선택 신호(SEL0,SEL1)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 알람 취합 장치(B)의 버퍼회로(21)는 디바이스들의 PBA 탈장 알람 및 케이블 탈장 알람 신호를 저장하고, 소정의 선택 신호(SEL0,SEL1)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되고, 알람 취합 장치(A)의 버퍼회로(12)는 알람 취합 장치(B)의 버퍼회로(21)에 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호와 동일한 신호를 저장하고, 소정의 선택 신호(SEL2,SEL3)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 알람 취합 장치(B)의 버퍼 회로(21)는 알람 취합 장치(A)의 버퍼 회로(12)에 저장된 PBA탈장 알람 및 케이블 탈장 알람 신호와 동일한 신호를 저장하고, 소정의 선택 신호(SEL2,SEL3)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 선택 신호(SEL0-SEL3)은 순차적으로 출력되도록 한다.
즉, 본 발명은 디바이스들 및 프로세서와 각각 이중화로 구성된 알람 취합 장치가 디바이스들의 알람 신호들을 각각 취합하는 한편 취합된 알람 신호를 이중화된 두 개의 프로세서에 순차적으로 인가할 수 있어 프로세서는 알람 신호에 의하여 이상 상태의 디바이스를 용이하게 검출할 수 있다는 효과가 있다.
Description
제1도는 본 발명에 따른 프로세서와 디바이스간의 타임 슬롯 스위치의 알람 취합 장치의 블록도.
제2도는 본 발명에 따른 알람 취합 장치와 디바이스들간의 이중화 상태를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
A,B : 알람 취합 장치 P1,P2 : 프로세서
11,12,21,22 : 버퍼 회로
본 발명은 전전자 교환기에 관한 것으로서, 더욱 상세하게는 전전자 교환기에 구성되는 프로세서와 텔레포니 디바이스(Telephony Device)간의 데이터 통신을 중재하는 프로세서와 디바이스간의 타임 슬롯 스위치에서 디바이스들의 알람 신호를 취합하여 프로세서에 인가하는 프로세서와 디바이스간의 타임 슬롯 스위치의 알람 취합 장치에 관한 것이다.
전전자 교환기는 일반적으로 두 개의 프로세서 레벨 즉 상위 레벨인 T 그룹 프로세서와 하위 레벨 프로세세인 B/D 그룹 프로세서로 구성된다. T 그룹 프로세서들은 T버스를 공유하게 구성되고, 이들 간에는 상호 평형 관계를 형성하며 B/D 버스를 공유하는 프로세서 및 D 프로세서와는 수직 관계를 형성하도록 되어 있다.
하위 레벨인 B 프로세서는 가입자 회로, 트렁크 회로 및 각종 신호 장치를 포함하는 텔레포니(Telepony) 장치를 직접 제어하며, D 프로세서는 마그네틱 테이프 드라이버, 디스크 드라이버 및 CRT 등의 유지 보수용 시스템 주변 장치를 제어하고 모분구간의 통신 및 경보기능도 제어하게 구성되어 있다.
상위 레벨 T 프로세서는 하위 레벨인 B 프로세서 및 D 프로세서로부터 발생된 각종 신호를 기준으로 기능적으로 분산된 전 T 프로세서 유니트에서 각각 전반적인 호처리 기능과 시스템의 MA 기능을 수행하며 그 결과를 다시 B 프로세서 및 D 프로세서로 전송하므로써 전체 기능 교환이 이루어진다.
이와 같이 전전자 교환기에서는 다수개의 프로세서들을 구비하고 있으며, 특히 하위 프로세서 즉, B 프로세서 및 D 프로세서들은 상술한 바와 같이 각종 디바이스들에/로부터 정보의 송수신이 요하게 된다. 이러한 하위 프로세서와 디바이스들간의 정보 교환은 통상 버스를 사용하여 구현되었으나, 버스를 이용하는 종래의 방법은 디바이스를 지정하는 어드레스 등을 사용하여야 하는 바 하나의 프로세서에 연결되는 디바이스가 한정된다는 문제가 있었다.
한편, 버스를 이용하는 종래의 문제를 해결하기 위하여 본 출원인은 타임 슬롯 스위치를 이용하는 전전자 교환기의 프로세서와 디바이스간의 통신 장치(출원 번호 제 호)를 출원한 바 있으며, 타임 슬롯 스위치를 더욱 구체화한 프로세서와 디바이스간의 타임 슬롯 스위치(출원 번호 제 호)를 출원한 바 있다.
이러한 구성의 타임 슬롯 스위치는 디바이스들로부터 인가되는 알람 신호들을 취합하여 프로세서에 각각 공급하여야 하며, 이를 위한 알람 취합 장치가 구성되어야 한다.
본 발명은 이러한 필요성에 부응하여 안출한 것으로서, 디바이스들의 알람 신호들을 프로세서에 공급할 수 있도록 데이터를 취합하는 프로세서와 디바이스간의 타임 슬롯 스위치의 알람 취합 장치를 제공하는데 있다.
본 발명에 다른 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 알람 취합 장치는, 전전자 교환기에서 소정 개수의 디바이스들로부터 PBA 탈장 알람 및 케이블 탈장 알람 신호를 이중화에 따른 두 개의 프로세서에 인가하는 장치에 관한 것으로서, 두 개의 버퍼 회로를 구비하는 두 개의 제1, 제2 알람 취합 장치로 구성되고; 제1 알람취합 장치의 제 1버퍼 회로는 디바이스들의 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 제2 알람 취합장치의 제1 버퍼 회로는 디바이스들의 PBA 탈장 알람 및 케이블 탈장 알람 신호를 저장하고, 소정의 선택 신호에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되고; 제1 알람 취합 장치 제2 버퍼 회로는 제2 알람 취합 장치의 제1 버퍼 회로에 저장된 PBA탈장 알람 및 케이블 탈장 알람 신호와 동일한 신호를 저장하고, 소정의 선택 신호에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 제2 알람 취합 장치의 버퍼 제2 회로는 제1 알람 취합 장치의 제1 버퍼 회로에 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호와 동일한 신호를 저장하고, 소정의 선택 신호에 따라 저장된 PBA탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성된다.
이하 , 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 다른 프로세서와 디바이스간의 타임 슬롯 스위치의 알람 취합 장치의 블록도를 도시한 것으로서, 본 실시예에서는 디바이스들이 총 16개 구성된 것으로 하였으며, 본 발명의 알람 취합 장치는 프로세서와(P1,P2)와의 이중화를 위하여 두 개(A,B)로 구성되어 있다.
여기서, 디바이스들로부터 인가되는 알람 신호의 종류로는 두 개의 알람 신호 즉, PBA 탈장 알람 신호 및 케이블 탈장 알람 신호가 존재하며, 하나의 알람 취합 장치(A 또는 B)에 연결되는 디바이스의 개수는 16개가 되는 것으로 하였다. 이러한 구성에서 각 디바이스들과 본 발명의 알람 취합 장치(A,B)는 제 2 도에 도시되 바와 같이 이중화로 구성되어 있는 바, 16개의 디바이스(D1-D16)들로부터 알람 신호들은 알람 취합 장치(A) 및 장치(B)에 각각 인가된다.
여기서 알람 취합 장치(A,B)는 각각 두 개의 버퍼 회로(11,12)(21,22)로 구성되어 있으며, 후술하는 설명으로부터 알 수 있는 바와 같이 버퍼 회로(11,22)는 서로 동일한 알람 신호를 저장하게 되고, 버퍼 회로(12,21)는 서로 동일한 알람 신호를 저장하게 된다.
즉, 16개의 디바이스로부터 알람 취합 장치(A)에 인가되는 PBA 탈장 알람 신호 및 케이블 탈장 알람 신호는 버퍼 회로(11)에 저장되고, 이와 동일한 신호가 알람 취합 장치(B)에 인가되는 PBA 탈장 알람 신호 및 케이블 탈장 알람 신호가 버퍼 회로(21)에 저장되고 이와 동일한 신호가 알람 취합 장치(A)의 버퍼 회로(12)에 인가되는 것이다.
여기서, 버퍼 회로(11,12,21,22)는 도시되 바와 같이 각각 16개의 알람 신호를 저장할 수 있는 버퍼(B1-B8)들로 구성되어 있으며, 예컨데 버퍼(B1,B2,B5,B7)은 케이블 탈장 알람 신호를 저장하고, 버퍼(B2,B4,B6,B8)들은 PBA 탈장 알람 신호를 저장하게 된다.
이러한 구성에서 두 개의 프로세서(P1,P2)는 버퍼(B1-B8)들의 알람 신호를 순차적으로 독취하여야 알람 신호의 종류 즉, 케이블 탈장 알람인지 PBA 탈장 알람인지의 구별 및 어느 디바이스에 해당하는 알람 신호인지를 알 수 있게 된다.
즉, 버퍼(B1-B8)들은 선택 신호(SEL0-SEL3)에 의하여 저장된 알람 신호를 출력하게 되며, 이 선택 신호(SEL0-SEL3)들은 버퍼(B1-B8)들에 순차적으로 인가되어야 할 것이다.
이를 위한 선택 신호(SEL0-SEL3)의 생성 방법은 다음과 같다. 먼저, 본 발명의 알람 취합 장치(A,B)에는 BDID 신호 및 프로세서(P1,P2)로부터 PBASEL 신호가 각각 인가되며, 버퍼 회로(11,12,21,22)를 지정하기 위한 2 비트의 어드레스 신호가 필요하다. 여기서, BDID신호는 보드(Board) ID 신호로서, 실질적으로는 본 발명에 따른 알람 취합 장치는 전전자 교환기에서 다수개가 형성되므로 이들중 하나를 지정하기 위한 ID 신호이다. 또한, PBASEL 신호는 프로세서(P1,P2)가 알람 취합 장치(A,B)를 선택적으로 구동시키기 위한 신호이다.
식)
여기서, X는 논리곱을, +은 논리합을 의미하며 A1,A2는 각각 어드레스 신호를 의미한다.
상기 식에 의하면 선택 신호(/SEL0-/SEL3)은 순차적으로 로직로우로 됨을 알 수 있다.
이와 같이 본 발명은 디바이스들 및 프로세서와 각각 이중화로 구성된 알람 취합 장치가 디바이스들의 알람 신호들을 각각 취합하는 한편 취합된 알람 신호를 이중화된 두 개의 프로세서에 순차적으로 인가할 수 있어 프로세서는 알람 신호에 의하여 이상 상태의 디바이스를 용이하게 검출할 수 있다는 효과가 있다.
Claims (2)
- 소정 개수의 디바이스들로부터 PBA 탈장 알람 및 케이블 탈장 알람 신호를 이중화에 따른 두 개의 프로세서(P1,P2)에 인가하는 장치로서, 두 개의 버퍼 회로(11,12)(21,22)를 구비하는 알람 취합 장치(A,B)로 구성되고; 상기 알람 취합 장치(A)의 버퍼 회로(11)는 상기 디바이스들의 PBA 탈장 알람 및 케이블 탈장 알람 신호를 저장하고, 소정의 선택신호(SEL0-SEL1)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며;상기 알람 취합 장치(B)의 버퍼 회로(21)는 상기 디바이스들의 PBA 탈장 알람 및 케이블 탈장 알람 신호를 저장하고, 소정의 선택신호(SEL0-SEL1)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되고; 상기 알람 취합 장치(A)의 상기 버퍼 회로(12)는 상기 알람 취합 장치9B)의 버퍼 회로(21)에 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호와 동일한 신호를 저장하고, 소정의 선택 신호(SEL2-SEL3)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 상기 알람 취합 장치(B)의 상기 버퍼 회로(21)는 상기 알람 취합 장치(A)의 버퍼 회로(12)에 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호와 동일한 신호를 저장하고, 소정의 선택 신호(SEL2,SEL3)에 따라 저장된 PBA 탈장 알람 및 케이블 탈장 알람 신호를 출력하게 구성되며; 상기 선택 신호(SEL0-SEL3)은 순차적으로 출력되도록 한 프로세서와 디바이스간의 타임 슬롯 스위치의 알람 취합 장치.
- 제1항에 있어서, 상기 선택 신호(SEL0-SEL3)는 하기 식에 의하여 구하는 프로세서와 디바이스간의 타임 슬롯 스위치의 알람 취합 장치.여기서, X는 논리곱을, +은 논리합을 의미하고, A1,A2는 버퍼 회로(11,12,21,22)를 지정하기 위한 2 비트의 어드레스 신호(A1,A2), BDID 신호는 알람 취합 장치(A,B)중 하나를 지정하기 위한 ID신호 PBASEL 신호는 프로세서(P1,P2)가 알람 취합 장치(A,B)를 선택적으로 구동시키기 위한 신호.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024062A KR100197430B1 (ko) | 1996-06-26 | 1996-06-26 | 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960024062A KR100197430B1 (ko) | 1996-06-26 | 1996-06-26 | 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980000249A KR980000249A (ko) | 1998-03-30 |
KR100197430B1 true KR100197430B1 (ko) | 1999-06-15 |
Family
ID=19463588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960024062A KR100197430B1 (ko) | 1996-06-26 | 1996-06-26 | 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100197430B1 (ko) |
-
1996
- 1996-06-26 KR KR1019960024062A patent/KR100197430B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980000249A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1452154A (en) | Switching system | |
US4306303A (en) | Switching of digital signals | |
US4127742A (en) | Time division telecommunication system | |
KR930008709B1 (ko) | 디지탈 전송 라인 루프 형성 방법 및 장치 | |
KR970009052A (ko) | 스위칭 장치 | |
KR860008670A (ko) | 스위칭 시스템 및 인터페이스 유닛 | |
EP0086634A1 (en) | Memory circuitry for use in a digital time division switching system | |
US4499336A (en) | Common channel interoffice signaling system | |
KR100197430B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치 | |
GB1444919A (en) | Telecommunication switching systems wiring harnesses for buildings | |
US4509168A (en) | Digital remote switching unit | |
US4399534A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
US4532624A (en) | Parity checking arrangement for a remote switching unit network | |
US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
US4402077A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
US4399369A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
KR0181115B1 (ko) | 공통선 신호장치의 아이에스디엔 사용자부와 메세지 전달부사이의 정합 회로 | |
US4509169A (en) | Dual rail network for a remote switching unit | |
JPS5958997A (ja) | 交換方式 | |
US4514842A (en) | T-S-T-S-T Digital switching network | |
KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
EP0085226A2 (en) | Switching network for use in a time division multiplex system | |
KR100197441B1 (ko) | 전전자 교환기에서 백보드를 이용한 탈장 감지 장치 | |
US5438667A (en) | Method for data transmission and apparatus for implementation of this method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020225 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |