KR100197441B1 - 전전자 교환기에서 백보드를 이용한 탈장 감지 장치 - Google Patents

전전자 교환기에서 백보드를 이용한 탈장 감지 장치 Download PDF

Info

Publication number
KR100197441B1
KR100197441B1 KR1019960020145A KR19960020145A KR100197441B1 KR 100197441 B1 KR100197441 B1 KR 100197441B1 KR 1019960020145 A KR1019960020145 A KR 1019960020145A KR 19960020145 A KR19960020145 A KR 19960020145A KR 100197441 B1 KR100197441 B1 KR 100197441B1
Authority
KR
South Korea
Prior art keywords
processor
processors
buffers
time slot
switch
Prior art date
Application number
KR1019960020145A
Other languages
English (en)
Other versions
KR980007343A (ko
Inventor
이재설
Original Assignee
유기범
대우통신주식회사
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사, 이계철, 한국전기통신공사 filed Critical 유기범
Priority to KR1019960020145A priority Critical patent/KR100197441B1/ko
Publication of KR980007343A publication Critical patent/KR980007343A/ko
Application granted granted Critical
Publication of KR100197441B1 publication Critical patent/KR100197441B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 적어도 두 개 이상의 버퍼(B1,B2),(B3,B4)를 구비하는 두 개의 프로세서(P1,P2)와, 접지된 감시 선로(L1,L2)를 각기 구비하는 적어도 두 개 이상의 타임 슬롯 스위치(1,2)의 이중화 연결 상태를 감지하기 위한 전전자 교환기에 관한 것으로서, 전원(Vcc)과; 상기 프로세서(P1,P2)내 버퍼(B1,B2,B3,B4)들을 상기 타임 슬롯 스위치(1,2)의 선로(L1,L2) 및 상기 전원(Vcc)에 각각 연결하는 두 개 이상의 저항(R11,R12)을 상기 타임 슬롯 스위치(1,2)와 상기 프로세서(P1,P2) 사이에 백보드(3)로서 구성한다.
즉, 본 발명은 타임 슬롯 스위치와 프로세서간의 탈장 상태를 감자하는 회로를 백보드(Back Board)내에 구성하므로써 필요한 저항 수를 감소시킬 수 있다는 효과가 있다.

Description

전전자 교환기에서 백보드를 이용한 탈장 감지 장치
제1도는 종래의 이중화된 프로세서서와 타임 슬롯 스위치간의 탈장 상태를 감시하기 위한 회로의 블록도.
제2도는 본 발명에 따른 전전자 교환기에서 백보드를 이용한 탈장 감지 장치의 블록도.
* 도면의 주요부분에 대한 부호의 설명
P1,P2 : 프로세서 1,2 : 타임 슬롯 스위치
3 : 백 보오드
본 발명은 전전자 교환기에 관한 것으로서, 더욱 상세하게는 프로세서와 텔레포니 디바이스(Telepony Device)간의 통신을 타임 슬롯 방식으로 구현한 전전자 교환기에서 텔레포니 디바이스와 프로세서간의 탈장 상태를 감지하는 장치에 관한 것이다.
전전자 교환기는 일반적으로 두 개의 프로세서 레벨 즉 상위 레벨인 T 그룹 프로세서와 하위 레벨 프로세서인 B/D 그룹 프로세서로 구성된다. T 그룹 프로세서들은 T버스를 공유하게 구성되고 이들 간에는 상호 평형 관계를 형성하며 B/D 버스를 공유하는 B 프로세서 및 D 프로세서와는 수직 관계를 형성하도록 되어 있다.
하위 레벨인 B 프로세서는 가입자 회로, 트렁크 회로 및 각종 신호 장치를 포함하는 텔레포니(Telepony) 장치를 직접 제어하며, D 프로세서는 마그네틱 테이프 드라이버, 디스크 드라이버 및 CRT 등의 유지 보수용 시스템 주변 장치를 제어하고 모분구간의 통신 및 경보 기능도 제어하게 구성되어 있다.
상위 레벨 T 프로세서는 하위 레벨인 B 프로세서 및 D 프로세서로부터 발생된 각종 신호를 기준으로 기능적으로 분산된 전 T 프로세서 유니트에서 각각 전반적인 호처리 기능과 시스템의 MA 기능을 수행하며 그 결과를 다시 B 프로세서 및 D 프로세서로 전송하므로써 전헤 기능 교환이 이루어진다.
이와 같이 전전자 교환기에서는 다수개의 프로세서들을 구비하고 있으며, 특히 하위 프로세서 즉, B 프로세서 및, D 프로세서들은 상술한 바와 같이 각종 디바이스들에/로부터 정보의 송수신이 요하게 된다. 이러한 하위 프로세서오 디바이스들간의 정보 교환의 통로로서 종래에는 일반적인 버스를 사용하여 구현하였다.
그러나, 이와 같이 버스를 이용하여 프로세서와 디바이스들간의 정보 교환로를 형성하게 되는 경우에는 프로세서와 연결되는 디바이스들의 숫자가 한정된다는 문제가 있게 된다. 즉, 버스를 이용한 통신은 버스를 통하여 통신할 디바이스가 별도의 어드레스를 통하여 지정되어야 하는 바, 그 구성이 복잡하고, 어드레스의 지정 문제 등에 의하여 프로세서와 연결되는 디바이스의 수가 한정된다는 문제가 있었다.
본 발명자는 이러한 문제를 해결하기 위하여 전전자 교환기의 프로세서와 디바이스간 통신 장치(출원번호 제96-20140호)를 출원하였다. 이 출원에서 본 발명자는 프로세서와 디바이스간에 타임 슬롯 스위치를 구성하므로써 타임 슬롯 방식으로 프로세서와 디바이스들간의 통신을 행하도록 하였다. 또한 본원 발명자는 이러한 타임 슬롯 스위치와 프로세서간에는 통신의 안전성을 확보하기 위하여 타임 슬롯 스위치와 프로세서 간을 이중화한 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치(출원 번호 제96-20144호)를 출원하였다.
한편, 이러한 프로세서와 타임 슬롯 스위치의 연결에 있어서 탈장(즉, 상호 연결 상태가 단락되는)이 발생될 수 있으며, 프로세서는 이러한 탈장 상태를 감지하여 탈장되는 않은 타임 슬롯 스위치와 통신을 계속하여야 한다.
제1도에는 프로세서와 타임 슬롯 스위치간의 탈장 상태를 감지하기 위하여 종래의 제안될 수 있는 방식이 도시되어 있다.
도시된 바와 같이 두 개의 프로세서(P1,P2)내에는 각각 두 개의 버퍼(B1,N2),(B3,B4)가 저항(R1,R2),(R3,R4)을 통하여 전원(Vcc)에 병렬 연결되어 있다. 그리고, 프로세서(P1)내의 버퍼(B1)는 선로(L1)을 통하여 타임 슬롯 스위치(1)내에서 접지되어 있으며, 버퍼(B2)는 선로(L2)를 통하여 타임 슬롯 스위치(2)내에 접지되어 있다. 마찬가지로 프로세서(P2)내의 버퍼(B3)는 선로(L1)를 통하여 타임 슬롯 스위치(1)내에서 접지되어 있으며, 버퍼(B4)는 선로를 통하여 타임 슬롯 스위치(2)내에 접지되어 있다.
따라서, 프로세서(P1,P2) 및 타임 슬롯 스위치(1,2)들이 선로를 통하여 각각 연결되어 있는 상태에서는 버퍼(B1-B4)가 로우 레벨의 로직을 출력하나, 버퍼(B1-B4)와 제1, 2 선로(L1,L2)가 단선되면 해당 버퍼(B1-B4)는 하이레벨의 로직을 출력하므로 프로세서(P1,P2)는 타임 슬롯 스위치(1,2)와의 연결 상태를 각각 감지할 수 있는 것이다.
여기서, 상술한 예에서는 타임 슬롯 스위치가 두 개 구성되는 것으로 하였으나 그 수는 필요에 따라 증가할 수 있으며, 이 타임 슬롯 스위치에 증가에 따라 프로세서 내의 버퍼 수도 증가할 것이다. 따라서, 이러한 종래의 회로는 상술한 바와같이 프로세서내에 타임 슬롯 스위치의 수에 비례하여 저항이 구성되어야 하는 바, 구성이 복잡하며 제작단가가 높다는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위한 것으로서, 본 발명의 목적은 타임 슬롯 스위치와 프로세서간의 탈장 상태를 감지하는 회로를 백보드(Back Board)내에 구성하므로써 회로 구성을 간략화한 전전자 교환기에서 백보드를 이용한 탈장 감지 장치를 제공하는데 있다.
본 발명에 따른 전전자 교환기에서 백보드를 이용한 탈장 감지 장치는, 적어도 두 개 이상의 버퍼를 구비하는 두 개의 프로세서와 접지된 감시 선로를 각기 구비하는 적어도 두 개 이상의 타임 슬롯 스위치의 이중화 연결 상태를 감지하기 위하여, 전원과; 상기 프로세서내 버퍼들을 상기 타임 슬롯 스위치의 선로 및 상기 전원에 각각 연결하는 두 개 이상의 저항을; 상기 타임 슬롯 스위치와 상기 프로세서 사이에 백보드로서 구성한다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 전전자 교환기에서 백보드를 이용한 탈장 감지 장치이 블록도로서 도시된 바와 같이, 두 개의 프로세서(P1,P2)내에는 각각 두 개의 버퍼(B1,B2)(B3,B4)가 구성되어 있으며, 두 개의 타임 슬롯 스위치(1,2)에는 접지된 선로(L1,L2)가 각각 구성되어 있다.
이때, 이러한 타임 슬롯 스위치(1,2) 및 프로세서(P1,P2)들은 각각 하나의 보오드로 구성되어 있으며, 타임 슬롯 스위치(1,2) 및 프로세서(P1,P2)들은 백보드(3)를 통하여 연결된다.
즉 도시된 바와 같이 백보드(3)내에는 전원(Vcc) 및 저항(R11,R12)가 구성되어있고, 저항 (R11)과 프로세서(P1,P2)의 버퍼(B2,B3) 및 타임 슬롯 스위치(1)의 선로(L1)는 병렬 연결되어 있다. 또한 저항(R12)과 프로세서(P1,P2)의 버퍼(B1,B4) 및 타임 슬롯 스위치(2)의 선로(L2) 역시 병렬 연결되어 있다.
따라서, 프로세서(P1,P2) 및 타임 슬롯 스위치(1,2)들이 선로를 통하여 각각 연결되어 있는 상태에서는 버퍼(B1-B4)가 로우 레벨의 로직을 출력하나, 버퍼(B1-B4)와 제1, 2 선로(L1,L2)가 단선되면 해당 버퍼(B1-B4)는 하이레벨의 로직을 출력하므로 프로세서(P1,P2)는 타임 슬롯 스위치(1,2)와의 연결 상태를 각각 감지할 수 있는 것이다.
여기서, 본 발명에서는 상술한 전원(Vcc) 및 저항(R11,R12)를 하나의 밸보드내에 구성하므로써 제1도에 도시된 종래 기술에 비하여 저항의 수가 반으로 줄어듬을 알 수 있다. 즉, 프로세서(P1,P2)내의 저항(R11,R12)를 백보드내에 구성함에 따라 병렬 구성이 가능하여 저항의 수를 줄일 수 있다는 것이다.
상술한 에에서는 타임 슬롯 스위치가 두 개 구성되는 것으로 하였으나 그 수는 필요에 따라 증가할 수 있다. 이 타임 슬롯 스위치에 증가에 따라 프로세서 내의 버퍼 수도 증가할 것이며, 또한, 버퍼 및 타임 슬롯 스위치의 수에 따라 선로의 수 및 백보드(3)내의 저항 수도 증가할 것이나, 저항 수의 증가는 종래 기술에 비하여 1/2로 감축됨을 알 수 있다.
이와 같이 본 발명은 타임 슬롯 스위치와 프로세서간의 탈장 상태를 감지하는 회로를 백보드(Back Board)내에 구성하므로써 필요한 저항 수를 감소시킬 수 있다는 효과가 있다.

Claims (1)

  1. 적어도 두 개 이상의 버퍼(B1,B2),(B3,B4)를 구비하는 두 개의 프로세서(P1,P2)와, 접지된 감시 선로(L1,L2)를 각기 구비하는 적어도 두 개 이상의 타임 슬롯 스위치(1,2)의 이중화 연결 상태를 감지하기 위한 전전자 교환기에 있어서, 전원(Vcc)과; 상기 프로세서(P1,P2)내 버퍼(B1,B2,B3,B4)들을 상기 타임 슬롯 스위치(1,2)의 선로(L1,L2) 및 상기 전원(Vcc)에 각각 연결하는 두 개 이상의 저항(R11,R12)을 상기 타임 슬롯 스위치(1,2)와 상기 프로세서(P1,P2) 사이에 백보드(3)로서 구성한 전전자 교환기에서 백보드를 이용한 탈장 감지 장치.
KR1019960020145A 1996-06-05 1996-06-05 전전자 교환기에서 백보드를 이용한 탈장 감지 장치 KR100197441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020145A KR100197441B1 (ko) 1996-06-05 1996-06-05 전전자 교환기에서 백보드를 이용한 탈장 감지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020145A KR100197441B1 (ko) 1996-06-05 1996-06-05 전전자 교환기에서 백보드를 이용한 탈장 감지 장치

Publications (2)

Publication Number Publication Date
KR980007343A KR980007343A (ko) 1998-03-30
KR100197441B1 true KR100197441B1 (ko) 1999-06-15

Family

ID=19460981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020145A KR100197441B1 (ko) 1996-06-05 1996-06-05 전전자 교환기에서 백보드를 이용한 탈장 감지 장치

Country Status (1)

Country Link
KR (1) KR100197441B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086057A (ko) * 1998-05-25 1999-12-15 김영환 디에스엘에이엠 시스템의 보드실장 관리장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352847B1 (ko) * 2000-06-23 2002-09-16 엘지전자 주식회사 셀프의 유니트 실탈장 판별 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086057A (ko) * 1998-05-25 1999-12-15 김영환 디에스엘에이엠 시스템의 보드실장 관리장치

Also Published As

Publication number Publication date
KR980007343A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5796717A (en) System for switching from working units to stand-by units
CA2096401A1 (en) Group Facility Protection in a Digital Telecommunications System
US4945540A (en) Gate circuit for bus signal lines
KR100197441B1 (ko) 전전자 교환기에서 백보드를 이용한 탈장 감지 장치
US6744779B1 (en) Data processing system
US5612954A (en) Time switch system
KR0152726B1 (ko) 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치
KR20000040686A (ko) Lan 선로의 이중화 시스템
KR0181115B1 (ko) 공통선 신호장치의 아이에스디엔 사용자부와 메세지 전달부사이의 정합 회로
JP3745758B2 (ja) フロー制御方法およびシステム
KR100197437B1 (ko) 전전자 교환기의 프로세서와 디바이스간 통신 장치
KR0181117B1 (ko) 비-버스 입출력부에서 직접 메모리 접근부를 사용한 직렬통신 장치
SU1185634A2 (ru) Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи
KR100225517B1 (ko) 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
KR0144037B1 (ko) 전전자 교환기 내 하위레벨 프로세서 보드와 통신 제어노드의 통합방법
KR100350470B1 (ko) 광통신 시스템에서의 자동경로 스위치 제어장치
KR0124527Y1 (ko) 전전자 교환기의 가입자 회로보드
JP2842742B2 (ja) 予備加入者回路切替方式
JPS58108856A (ja) 端末制御装置の信号分離制御方式
JPS6324681Y2 (ko)
KR19980057492A (ko) 소형 교환시스템의 모니터링장치
JP2001186581A (ja) 障害検出装置及び障害検出方法
KR100197430B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치의 알람취합장치
KR100241703B1 (ko) 전전자 교환기에서 가입자 회선 상태 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee