KR100193651B1 - How to remove thin film on wafer backside - Google Patents
How to remove thin film on wafer backside Download PDFInfo
- Publication number
- KR100193651B1 KR100193651B1 KR1019950046914A KR19950046914A KR100193651B1 KR 100193651 B1 KR100193651 B1 KR 100193651B1 KR 1019950046914 A KR1019950046914 A KR 1019950046914A KR 19950046914 A KR19950046914 A KR 19950046914A KR 100193651 B1 KR100193651 B1 KR 100193651B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- film
- thin film
- backside
- photoresist
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 웨이퍼 백사이드의 박막 제거방법에 관한 것으로, 보다 구체적으로는 웨이퍼의 뒷면에 형성된 막들을 효과적으로 제거하여 마스크 공정시 디포커스(Defocus) 현상을 방지할 수 있는 웨이퍼 백사이드의 박막 제거방법에 관한 것이다. 본 발명은 반도체 소자를 형성하는 막들의 증착시, 웨이퍼의 백사이드에 증착되는 막들을 제거하기 위하여, 웨이퍼 상면에 후막의 포토레지스트 막을 형성하고, 백사이드 면을 제거하므로써, 이후의 패터닝 공정시 웨이퍼 백사이드의 토플로지로 인하여 디포커싱되는 현상을 방지할 수 있어, 소자의 신뢰성을 확보할 수 있다.The present invention relates to a method for removing a thin film on a wafer backside, and more particularly, to a method for removing a thin film on a wafer backside that can effectively remove films formed on the back side of a wafer to prevent defocus during a mask process. . The present invention forms a thick photoresist film on the upper surface of a wafer and removes the backside surface in order to remove the films deposited on the backside of the wafer during deposition of the films forming the semiconductor device, thereby eliminating the backside surface. Defocusing due to the topologies can be prevented, thereby ensuring the reliability of the device.
Description
제1도는 종래의 박막이 형성된 웨이퍼의 단면도.1 is a cross-sectional view of a wafer on which a conventional thin film is formed.
제2(a) 및 (b)도는 본 발명의 웨이퍼 백사이드의 박막 제거방법을 설명하기 위한 단면도.2 (a) and (b) are cross-sectional views for explaining a method for removing a thin film on the wafer backside of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 웨이퍼 2 : 산화막1: wafer 2: oxide film
2a : 웨이퍼 백사이드에 형성된 산화막 3 : 폴리실리콘막2a: oxide film formed on wafer backside 3: polysilicon film
3a : 웨이퍼 백사이드에 형성된 폴리실리콘 4 : 포토레지스트 막3a polysilicon formed on wafer backside 4: photoresist film
본 발명은 웨이퍼 백사이드의 박막 제거방법에 관한 것으로, 보다 구체적으로는 웨이퍼의 뒷면에 형성된 막들을 효과적으로 제거하여 마스크 공정시 디포커스(defocus) 현상을 방지할 수 있는 웨이퍼 백사이드의 박막 제거방법에 관한 것이다.The present invention relates to a method for removing a thin film on a wafer backside, and more particularly, to a method for removing a thin film on a wafer backside by effectively removing films formed on the back side of a wafer to prevent defocus during a mask process. .
일반적으로 반도체 소자를 형성하기 위하여, 제1도에 도시된 바와 같이, 웨이퍼(1)상에 산화막(2)과, 폴리실리콘막(3)과 같은 박막들을 형성하고, 소정부분 패터닝하여 소자 패턴을 형성한다.Generally, in order to form a semiconductor device, as shown in FIG. 1, thin films such as an oxide film 2 and a polysilicon film 3 are formed on a wafer 1, and a predetermined portion is patterned to form a device pattern. Form.
이때, 상기한 산화막(2), 폴리실리콘막(3)과 같은 박막들을 형성할 때, 상기 박막들(2,3)은 노출된 웨이퍼(1)상부면 뿐만 아니라, 웨이퍼(1)의 측면 및 백사이드의 가장자리 부분에도 일부 형성된다. 여기서, 미설명 도면 부호 2a 및 3a 는 웨이퍼 백사이드에 형성된 산화막과 폴리실리콘막을 나타낸다. 이는 산화막(2)과 폴리실리콘막(3)을 형성하기 위한 반응 개스들이 노출된 웨이퍼(1) 측면 및 백사이드에도 전달되어져, 박막이 형성되는 것이다. 이때, 도면에서도 제시된 바와 같이, 박막들은 웨이퍼 백사이드에 고르게 증착되는 것이 아니라, 반응 개스가 도달되기 쉬운 부분, 예를들어, 웨이퍼 측면 및 웨이퍼 백사이드 가장자리에만 일부 형성되므로, 웨이퍼 뒷면에 원치 않는 토폴로지가 발생된다. 이로 인하여 웨이퍼 상에 존재하는 박막들을 패터닝 하기 위한 마스크 공정시, 웨이퍼 백사이드의 토폴로지에 의하여 웨이퍼 부분과 정확히 포커싱하기 어려운 문제점이 발생하였다.At this time, when the thin films such as the oxide film 2 and the polysilicon film 3 are formed, the thin films 2 and 3 are formed on the side surface of the wafer 1 as well as the upper surface of the exposed wafer 1. It is also partially formed at the edge of the backside. Here, reference numerals 2a and 3a, which are not described, denote oxide films and polysilicon films formed on the wafer backside. This is also transferred to the side and backside of the wafer 1 where the reaction gases for forming the oxide film 2 and the polysilicon film 3 are exposed, thereby forming a thin film. At this time, as also shown in the drawings, the thin films are not evenly deposited on the wafer backside, but are formed only in portions where the reaction gas is easily reached, for example, only on the wafer side and the wafer backside edge, so that an unwanted topology occurs on the backside of the wafer. do. As a result, in the mask process for patterning the thin films existing on the wafer, a problem that is difficult to accurately focus with the wafer portion due to the topology of the wafer backside has occurred.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 웨이퍼의 백사이드에 증착된 박막들을 효과적으로 제거하여, 마스크 패턴 공정시 정확히 패턴을 포커싱할 수 있는 웨이퍼 백사이드의 박막 제거방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method for removing a thin film on a wafer backside, which effectively removes thin films deposited on a backside of a wafer, thereby accurately focusing a pattern during a mask pattern process. It is done.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 웨이퍼 상에 반도체 소자를 구성하기 위한 박막을 형성하는 단계와, 상기 웨이퍼 상부에 포토레지스트를 코팅, 노광 웨이퍼 상부면에만 포토레지스트 막을 형성하는 단계와, 상기 포토레지스트막을 소프트 베이크하는 단계와, 상기 소프트 베이크한 포토레지스트 막을 다시 하드 베이크 하는 단계와, 상기 포토레지스트막을 마스크로 하여, 웨이퍼 측면 및 백사이드 가장자리면에 잔존하는 박막을 식각하는 단계, 및 상기 웨이퍼 상부의 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention comprises the steps of forming a thin film for constituting a semiconductor device on the wafer, coating a photoresist on the wafer, the photoresist film formed only on the upper surface of the exposed wafer Soft baking the photoresist film, hard baking the soft baked photoresist film again, etching the thin film remaining on the wafer side and the backside edge surface using the photoresist film as a mask, and And removing the photoresist film on the wafer.
본 발명에 있어서, 상기 포토레지스트막의 두꼐는 1.5 내지 1.7μm 이고, 상기 소프트 베이크 단계는 90 내지 110℃의 온도범위로 50초간 진행하며, 상기 하드 베이크 단계는 120 내지 140℃의 온도범위에서 20내지 40분간 진행하는 것을 특징으로 한다.In the present invention, the thickness of the photoresist film is 1.5 to 1.7μm, the soft bake step proceeds for 50 seconds in the temperature range of 90 to 110 ℃, the hard bake step is 20 to 20 in the temperature range of 120 to 140 ℃ It is characterized by proceeding for 40 minutes.
그리고, 상기 박막이 폴리실리콘막일 경우 40 내지 60℃의 온도 범위에서 He 가스를 350 내지 450sccm, HBR 가스를 50 내지 70 sccm, SF6가스의 양을 35 내지 45 ssccm, CI2가스의 양을 150 내지 250 sccm 정도로 하여, 15초간 진행하는 것을 특징으로 하고, 상기 박막이 산화막일 경우 NH4F : HF의 혼합비가 9 : 1 인 BOE 용액으로 10초간 식각하는 것을 특징으로 한다.In the case where the thin film is a polysilicon film, 350 to 450 sccm of He gas, 50 to 70 sccm of HBR gas, and 35 to 45 scsccm of SF 6 gas and 150 of CI 2 gas at a temperature range of 40 to 60 ° C. To about 250 sccm, it is characterized in that the progress for 15 seconds, when the thin film is an oxide film characterized in that the etching for 10 seconds with a BOE solution with a mixing ratio of NH 4 F: HF of 9: 1.
이하, 첨부한 도면에 의거하여 본 발명을 자세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도면은 제2도(a) 및 (b)는 본 발명에 따른 웨이퍼 백사이드의 박막 제거방법을 설명하기 위한 도면이다.2 (a) and 2 (b) are diagrams for explaining a method of removing a thin film of a wafer backside according to the present invention.
먼저, 제2도(a)에 도시된 바와 같이, 웨이퍼(1)상부에 소자를 구성하기 위한 박막으로서, 산화막(2) 및 게이트 전극용 폴리실리콘막(3)을 소정두께로 형성한다.First, as shown in FIG. 2A, an oxide film 2 and a polysilicon film 3 for a gate electrode are formed to a predetermined thickness as a thin film for forming an element on the wafer 1.
위와 같은 증착 공정을 실시하면, 종래기술에서도 언급한 바와 같이 웨이퍼(1) 백사이드 가장자리 부분 및 측면에도 산화막(2) 및 폴리실리콘막(3)이 증착되어진다.When the above deposition process is performed, the oxide film 2 and the polysilicon film 3 are also deposited on the backside edge and side surfaces of the wafer 1, as mentioned in the prior art.
본 발명에서는 이와 같은 웨이퍼 백사이드 가장자리 부분 및 웨이퍼 측면에 형성된 박막들을 효과적으로 제거하기 위하여, 먼저, 상기 산화막(2) 및 폴리실리콘막(3)이 형성된 웨이퍼(1) 상면에 포토레지스트를 스핀 코팅 및 노광하여, 웨이퍼(1) 상면만을 덮는 포토레지스트막(4)을 형성한다. 이때, 일반적으로 패터닝 공정에 진행되는 포토레지스트막은 대개 약 1μm 정도인데 반하여 본 발명에서는 그보다 후막인 약 1.5 내지 1.7μm 정도로 형성한다.In the present invention, in order to effectively remove the thin film formed on the wafer backside edge portion and the wafer side, first, a photoresist is spin-coated and exposed on the upper surface of the wafer 1 on which the oxide film 2 and the polysilicon film 3 are formed. Thus, the photoresist film 4 covering only the upper surface of the wafer 1 is formed. In this case, the photoresist film generally subjected to the patterning process is generally about 1 μm, whereas in the present invention, the photoresist film is about 1.5 to 1.7 μm thicker than that.
이때 포토레지스트막(4)의 형성으로 웨이퍼(1)측벽의 박막과 백사이드의 박막이 노출되어진다.At this time, the thin film on the side wall of the wafer 1 and the thin film on the backside are exposed by the formation of the photoresist film 4.
이어서, 약 90 내지 110℃의 온도 범위로 약 50초간 포토레지스트막(4)에 존재하는 용제를 건조시키는 소프트 베이크 단계를 실시한다.Subsequently, a soft bake step of drying the solvent present in the photoresist film 4 for about 50 seconds in a temperature range of about 90 to 110 ° C is performed.
그리고, 약 120 내지 140℃의 온도 범위에서 20 내지 40분간, 소프트 베이크 공정과 마찬가지로 포토레지스트에 존재하는 용제를 제거하기 위한 하드 베이크 공정을 실시한다.And a hard bake process for removing the solvent which exists in a photoresist is performed for 20 to 40 minutes in the temperature range of about 120-140 degreeC like a soft bake process.
그런다음, 상기 웨이퍼 상면에는 포토레지스트막(4)을 마스크로 하여, 노출된 박막들을 제거하는 공정을 실시한다.Then, a process of removing the exposed thin films is performed on the upper surface of the wafer using the photoresist film 4 as a mask.
먼저, 노출된 웨이퍼(1) 백사이드의 폴리실리콘막을 제거하기 위하여 온도를 40 내지 60℃ 정도로 하고, He가스를 350 내지 450sccm, HBR 가스를 50 내지 70 sccm, SF6가스의 양을 35 내지 45sccm, CI2가스의 양을 150 내지 250sccm 정도로 하여 폴리실리콘막을 제거한다. 이때, 식각 시간은 약 15초 정도로 한다.First, in order to remove the polysilicon film on the exposed wafer 1 backside, the temperature is about 40 to 60 ° C., He gas is 350 to 450 sccm, HBR gas is 50 to 70 sccm, SF 6 gas is 35 to 45 sccm, The polysilicon film is removed by setting the amount of CI 2 gas to about 150 to 250 sccm. At this time, the etching time is about 15 seconds.
그리고 산화막(2)은 BOE(buffer oxide) 즉, NH4F : HF의 혼합비를 9 : 1로 혼합한 용액으로 약 10초간 식각공정을 진행한다.The oxide film 2 is a solution obtained by mixing a BOE (buffer oxide), that is, a mixture of NH 4 F: HF with a ratio of 9: 1, for about 10 seconds.
그리고나서, 제2도(b)에 도시된 바와 같이, 포토레지스트막(4)을 통상의 식각 방식 즉, 산소 플라즈마에 의한 에슁처리로 제거하므로써, 웨이퍼 상부에는 아무런 영향없이, 웨이퍼의 백사이드에 증착되어진 막을 효과적으로 제거한다.Then, as shown in FIG. 2 (b), the photoresist film 4 is removed by a conventional etching method, that is, by an etch treatment by oxygen plasma, thereby depositing on the backside of the wafer without any effect on the top of the wafer. Effectively remove the film.
이상에서 자세히 설명한 바와 같이, 본 발명에 따르면, 반도체 소자를 형성하는 막들의 증착시, 웨이퍼의 백사이드에 증착되는 막들을 제거하기 위하여, 웨이퍼 상면에 후막의 포토레지스트 막을 형성하고, 백사이드 면을 제거하므로써, 이후의 패터닝 공정시 웨이퍼 백사이드의 토폴로지로 인하여 디포커싱되는 현상을 방지할 수 있어, 소자의 신뢰성을 확보할 수 있다.As described in detail above, according to the present invention, in order to remove the films deposited on the backside of the wafer during deposition of the films forming the semiconductor device, by forming a thick photoresist film on the upper surface of the wafer, by removing the backside surface In the subsequent patterning process, the phenomenon of defocusing due to the topology of the wafer backside can be prevented, thereby ensuring the reliability of the device.
또한, 본 발명에서는 웨이퍼상에 산화막과 폴리실리콘막을 증착하였을 때에 대해서만 설명하였지만, 본 발명은 막들의 증착시에도 고르게 적용된다.In addition, although the present invention has been described only when the oxide film and the polysilicon film are deposited on the wafer, the present invention is applied evenly to the deposition of the films.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046914A KR100193651B1 (en) | 1995-12-05 | 1995-12-05 | How to remove thin film on wafer backside |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046914A KR100193651B1 (en) | 1995-12-05 | 1995-12-05 | How to remove thin film on wafer backside |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970052587A KR970052587A (en) | 1997-07-29 |
KR100193651B1 true KR100193651B1 (en) | 1999-06-15 |
Family
ID=66592770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950046914A KR100193651B1 (en) | 1995-12-05 | 1995-12-05 | How to remove thin film on wafer backside |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100193651B1 (en) |
-
1995
- 1995-12-05 KR KR1019950046914A patent/KR100193651B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970052587A (en) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100193651B1 (en) | How to remove thin film on wafer backside | |
US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
JPH02219227A (en) | Residnal remdual method making use of plasma scattering phenomenon | |
JPH0281426A (en) | Manufacture of semiconductor device | |
KR100688776B1 (en) | Method for seasoning of the semiconductor device | |
KR100542943B1 (en) | Repair etching method of semiconductor device | |
JP3865323B2 (en) | Etching method and semiconductor device manufacturing method | |
KR100587039B1 (en) | Manufacturing method for contact hole in semiconductor device | |
TWI744003B (en) | Method of patterning platinum | |
KR100499410B1 (en) | Method for forming shallow trench isolating film of semiconductor device | |
KR20020048616A (en) | Method for forming gate pattern of flash memory device | |
KR100315029B1 (en) | Trench Formation Method of Semiconductor Device | |
KR100338091B1 (en) | Method for manufacturing semiconductor device | |
KR100205095B1 (en) | Method for forming bit line of semiconductor device | |
KR100261167B1 (en) | Method for fabricating gate of semiconductor device | |
JP2000077386A (en) | Pattern formation method | |
KR100505570B1 (en) | Method for processing the surface of a material layer in a manufacturing process of a semiconductor device and method for forming a material layer using the same | |
KR20040039776A (en) | Method for forming the gate electrode in semiconductor device | |
KR100526470B1 (en) | Gate Method of Flash Memory | |
KR100342874B1 (en) | Method For Forming The Contact Double Photo Resist | |
KR19990031659A (en) | Semiconductor thin film etching method | |
KR960006435B1 (en) | Manufacturing method of metal wiring of semiconductor device | |
JPS61161721A (en) | Surface flattening method | |
JPH05121316A (en) | Manufacture of semiconductor device | |
JPH0685266A (en) | Manufacture of power mos-fet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |