KR100192431B1 - Pec 보수장치 - Google Patents

Pec 보수장치 Download PDF

Info

Publication number
KR100192431B1
KR100192431B1 KR1019900014479A KR900014479A KR100192431B1 KR 100192431 B1 KR100192431 B1 KR 100192431B1 KR 1019900014479 A KR1019900014479 A KR 1019900014479A KR 900014479 A KR900014479 A KR 900014479A KR 100192431 B1 KR100192431 B1 KR 100192431B1
Authority
KR
South Korea
Prior art keywords
pec
switch
connector
unit
pin
Prior art date
Application number
KR1019900014479A
Other languages
English (en)
Other versions
KR920006758A (ko
Inventor
석주한
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019900014479A priority Critical patent/KR100192431B1/ko
Publication of KR920006758A publication Critical patent/KR920006758A/ko
Application granted granted Critical
Publication of KR100192431B1 publication Critical patent/KR100192431B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

본 발명은 PEC 보수장치에 관한 것으로, S-21, S0-10, S-7, VLSI 테스트 장치의 PEC에 적당하도록 한 것이다.
본 발명은 콘넥터에 연결되는 스위치부와, 타이머 디바이스와 버퍼를 사용하여 노이즈 없는 파형을 만들어 냄과 동시에 반대 파형을 노이즈 없이 공급 가능한 노이즈 제거부와, 오실로스코프로 확인하기 어려운 신호를 확대하는 증폭부와, 각 포인트에 DVM을 연결할 필요없이 전압계기를 연결하여 스위치로 측정가능한 전압부를 포함하여서 이루어진다.

Description

PEC 보수장치
제1도는 종래 장치의 구성도.
제2도는 본 발명의 구성도.
제3도는 본 발명의 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스위칭부 2 : 구형화 및 DC 레벨 공급부
3 : 증폭부 4 : 전압 측정부
5 : PEC 6 : 보수장치
7 : 콘넥터
본 발명은 반도체를 테스트할 때 반도체 핀을 꽂아 반도체 핀에 테스트 신호를 공급하거나 반도체 핀으로부터 테스트핀 신호를 출력시키도록 하는 PEC(Pin electronic card)의 보수장치에 관한 것으로, 특히 S-21, S-10, S-7 등의 VLSI 테스트 장치의 PEC에 적당하도록 한 것으로서, 테스트 장치에서 디바이스에 필요로 하는 모든 신호가 PEC를 통하여 공급되고, 불량 PEC를 보수 스테이션에 장착하여 스위치를 수동으로 조작하여 불량부분을 찾아 수리하기에 적당하도록 한 것이다.
종래에는 불량 PEC를 찾기 위하여 제1도와 같은 테스트 장치를 구성하였다.
즉, 디바이스(13)와 CRT(10) 사이에 테스트장치(11)와 테스트 헤드(12)를 연결하고, CRT(10)를 통해 테스트장치(11)에서 체크프로그램을 동작시켜 오류시 스톱하게 하였으며 테스트헤드(12)에 PEC를 꽂아 오실로스코프를 사용하여 각부분을 점검하므로서 불량부분을 찾도록 하였다.
그러나 상기와 같은 종래의 장치에 있어서는 불량부분을 파악하는데 많은 시간이 소요됨을 물론 불량 PEC를 수리할 때 이들 헤드(12)에 꽂거나 뺄때마다 전원을 온/오프시켜야 하는 불편함이 있었다.
그리고, 반드시 라인에 설치되어 있는 장치에서 수리해야 하므로 DVM(DIGITAL VOLTMETER), 오실로스코프과 불량(Bad)PEC 등을 구비하여야 하는 문제점도 있었다.
본 발명은 이와 같은 종래의 불편한 점이나 문제점을 감안하여 안출한 것으로, 이를 첨부한 도면 제2도와 제3도에 근거하여 상세히 설명하면 다음과 같다.
본 발명은 테스트장치에서 PEC(5)로 공급되는 입출력콘트롤, PMU(precision measurement unit)의 온/오프, DC신호공급을 하나의 PEC 보수장치(6)에서 실시되도록 구성함을 특징으로 한다.
본 발명의 상기 PEC 보수장치(6)는, PEC가 장착하는 콘넥터(7)에 연결되어 이븐/오프 핀을 선택하기 위한 스위치부(1)와, 입력되는 아날로그신호를 파형 정형하여 1MHZ의 구형파 및 그의 역위상 구형파를 발생하여 공급함과 동시에 하이 및 로우의 DC레벨을 공급하여 상기 PEC로 공급하기 위한 구형파 및 DC레벨 공급부(2)와, PEC로부터 검출되는 신호를 증폭하여 오실로스코프(도시 안됨)로 출력하는 증폭부(3)와 측정시 PEC에 공급되는 전압레벨을 조정하여 측정하기 위한 전압 측정부(4)를 구비하여 구성한 것이다.
상기 스위치부(1)는 복수의 반도체 단자 중 이븐핀과 오드핀으로 나누어서 측정하도록 PEC의 이븐/오드 핀 구동모드를 각각 선택하기 위한 스위치(SW1, SW2)와 전압레벨을 조정하기 위한 가변저항(VR1, VR2)으로 구성되어 있다.
그리고 구형파 및 DC레벨공급부(2)는 공급되는 AC신호를 1MHZ 구형파를 발생하는 구형화 발생회로(OP1, OP2, NOR1, NOR2) 및 이를 구형파를 지연하는 지연회로(InV1, InV2) 및 이들 지연된 구형파신호를 서로 역위상으로 되게 신호를 형성하는 회로(InV3, InV4, InV5)와, 이들 신호 및 하이DC레벨(OV) 및 로우DC레벨(-1.6V)의 레벨을 조정하는 레벨조정회로(VR3, VR4) 및 이들 각종 구형파 및 DC신호를 선택하기 위한 스위치(SW3, SW4)로 구성되어 있다.
상기 증폭부(3)는 PEC로부터 출력되는 신호 파형을 증폭하여 오드/이븐핀 구동모드시의 각 출력(TP1, TP2)을 오실로스코프로 접속하도록 구성되어 있다.
그리고 전압측정부(4)는 콘넥터(7)로 공급되는 각종 신호레벨을 측정하기 위한 전압계 및 이들을 선택하기 위한 스위치(SW5, SW6)로 구성되어 있다.
그리고, 가변저항(VR5, VR6)구형파 및 DC레벨 공급부(2)에서 공급할 수 없는 그 밖의 DC신호레벨의 신호(P)를 공급하기 위한 것이다.
이와 같이 구성된 본 발명의 PEC보수장치의 동작에 대하여 설명한다. 먼저 콘넥터(7)에 PEC(5)를 장착하고 스위치부(1)의 스위치, 예를 들어 오드핀을 테스트하기 위해 스위치(SW1)를 +5.2V에 접속하고 스위치(SW2)를 접지 상태로 접속한다.
그 다음 예를 들어 구형파 및 DC레벨 공급부(2)의 한스위치(SW3)를 구형파 발생회로의 출력측에, 나머지 스위치(SW4)를 접지측에 각각 접속한 후 콘넥터(7)의 PEC에 테스트 전압을 인가하여, 전압측정부(4)는 이들을 측정하여 소요전압이 되도록 스위치(VR4)를 조절하여 맞춘다.
그리고, K1/K51및 E0/EB0, E1/EB1스위치를 온시키고, PEC의 EUT(X)핀에 오실로스코프를 연결하여 4.75MS파형을 가변저항(VR7, VR8)을 가변시키면서 확인한다.
그리고 K2/K52스위치 접지되도록 접속하고 오실로스코프를 증폭부(3)의 TP1에 접속한 후 가변저항(VR5, VD6)을 조정하여 S0, S1의 단자의 측정전압을 증감시켜 파형이 0레벨로 되게 크로싱되면 패스시킨다.
그리고 나머지 하이 및 로우 PC 전압레벨을 상기 1MHZ 구형파 대신 인가하여 동일방법으로 PEC의 단자를 체크한다.
또한 1장의 PEC를 오드 및 이븐의 2핀을 담당하므로 이븐핀에 대하여서도 오드핀과 같은 방법으로 상기의 오드/이븐 중 이븐 입출력이 온이 되도록 스위치를 위치시킨 후 전술한 바와 같이 본 방법으로 반복하면 된다. 이상과 같이 본 발명에 의하면 수리가 용이하고 많은 스페어(spare)를 구할 필요가 없이 각각의 신호 파형을 공급하여 측정하면 되며, PEC 회로를 보면서 스위치 조작하면서 수리하므로 불량원인을 쉽게 파악할 수 있다는 효과가 있다.

Claims (1)

  1. PEC(Pin electronic card)가 장착되는 콘넥터(7)에 연결되어 오드/이븐핀 구동 모드를 선택하는 스위치부(1)와, 동위상 및 역위상의 2개의 구형파를 발생함과 동시에 이 2개의 구형파와 하이 및 로우레벨의 DC레벨을 선택하여 상기 콘넥터(7)의 PEC로 공급하는 구형파 및 DC레벨 공급부(2)와, 측정되는 상기 PEC의 출력신호를 증폭하여 오실로스코프로 출력하는 증폭부(3)와, 상기 콘넥터의 각종 핀에 인가되는 각각의 전압을 선택하여 측정하는 전압부(4)를 구비하여 구성됨을 특징으로 하는 PEC 보수장치.
KR1019900014479A 1990-09-13 1990-09-13 Pec 보수장치 KR100192431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900014479A KR100192431B1 (ko) 1990-09-13 1990-09-13 Pec 보수장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900014479A KR100192431B1 (ko) 1990-09-13 1990-09-13 Pec 보수장치

Publications (2)

Publication Number Publication Date
KR920006758A KR920006758A (ko) 1992-04-28
KR100192431B1 true KR100192431B1 (ko) 1999-06-15

Family

ID=19303553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014479A KR100192431B1 (ko) 1990-09-13 1990-09-13 Pec 보수장치

Country Status (1)

Country Link
KR (1) KR100192431B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025877A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体処理装置のパーツ保守装置およびその方法

Also Published As

Publication number Publication date
KR920006758A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
KR100402653B1 (ko) Ic 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ic 시험장치
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
US4271515A (en) Universal analog and digital tester
KR100711077B1 (ko) 전송경로손실보상을 갖는 구동기
KR101257251B1 (ko) 캘리브레이션 회로
KR100192431B1 (ko) Pec 보수장치
US5059893A (en) Ac evaluation equipment for an ic tester
JPS5817377A (ja) フラットケ−ブルの導通検査装置
JP3098726B2 (ja) プリント基板の検査装置
JP3083033B2 (ja) 測定装置
JP3436138B2 (ja) 半導体試験装置用バイアス電源回路
JP2612213B2 (ja) Ic試験装置
JPH10293154A (ja) 半導体試験装置用バイアス電源回路
KR100207665B1 (ko) 씨디롬 보드 테스트 지그
JP2000097994A (ja) 半導体試験装置
JPH04225177A (ja) 半導体装置のスルーレート測定装置
KR100215837B1 (ko) 핀 일렉트로닉스
JPH0559354U (ja) Ic試験装置
KR100492994B1 (ko) 논리 디바이스 테스트 장치 및 방법
JP2001083212A (ja) 信号検査方法
JP2944307B2 (ja) A/dコンバータの非直線性の検査方法
JPH0694797A (ja) Icテストシステム
JP2002277504A (ja) Icテスタ
JPH06347514A (ja) 検査装置
JPH02310481A (ja) Ic試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee