JP2003022985A - 半導体装置の製造方法およびその製造装置 - Google Patents
半導体装置の製造方法およびその製造装置Info
- Publication number
- JP2003022985A JP2003022985A JP2001209127A JP2001209127A JP2003022985A JP 2003022985 A JP2003022985 A JP 2003022985A JP 2001209127 A JP2001209127 A JP 2001209127A JP 2001209127 A JP2001209127 A JP 2001209127A JP 2003022985 A JP2003022985 A JP 2003022985A
- Authority
- JP
- Japan
- Prior art keywords
- film
- vacuum chamber
- chamber
- titanium nitride
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 高アスペクト比のコンタクトホールに、有機
金属材料を用いたＣＶＤ法によりＴｉＮ膜を形成する際
に、Ｗの埋め込み不良が発生しない半導体装置の製造方
法を提供する。 【解決手段】 Ｓｉ基板１１上の絶縁膜１３に形成され
たコンタクトホール１４内を被覆するＴｉ膜１５を堆積
し、有機チタン材料を用いたＣＶＤ法によりＴｉ膜上に
ＴｉＮ膜１６を堆積する。ＴｉＮ膜の表面をプラズマに
暴露してＴｉＮ膜の改質を行った後、ＷＦ6とＳｉＨ4を
用いたＣＶＤ法によりＷ膜１１３を堆積する。１回に堆
積する窒化チタン膜の膜厚を、後の大気開放により取り
込まれる水分を抑制できる厚さ以下とし、複数の工程サ
イクルにより所望の膜厚を得る。または、ＷＦ6をＳｉ
Ｈ4よりも先に供給し、あるいはＷＦ6／ＳｉＨ4の流量
比率を１．２〜１．８として、Ｗの初期核を密に形成す
る。
金属材料を用いたＣＶＤ法によりＴｉＮ膜を形成する際
に、Ｗの埋め込み不良が発生しない半導体装置の製造方
法を提供する。 【解決手段】 Ｓｉ基板１１上の絶縁膜１３に形成され
たコンタクトホール１４内を被覆するＴｉ膜１５を堆積
し、有機チタン材料を用いたＣＶＤ法によりＴｉ膜上に
ＴｉＮ膜１６を堆積する。ＴｉＮ膜の表面をプラズマに
暴露してＴｉＮ膜の改質を行った後、ＷＦ6とＳｉＨ4を
用いたＣＶＤ法によりＷ膜１１３を堆積する。１回に堆
積する窒化チタン膜の膜厚を、後の大気開放により取り
込まれる水分を抑制できる厚さ以下とし、複数の工程サ
イクルにより所望の膜厚を得る。または、ＷＦ6をＳｉ
Ｈ4よりも先に供給し、あるいはＷＦ6／ＳｉＨ4の流量
比率を１．２〜１．８として、Ｗの初期核を密に形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法およびその製造装置に関し、特に、微細なコンタクト
ホールにＷプラグを形成するための密着層の改善に関す
る。
法およびその製造装置に関し、特に、微細なコンタクト
ホールにＷプラグを形成するための密着層の改善に関す
る。
【０００２】
【従来の技術】半導体装置の微細化に伴い、シリコン
（Ｓｉ）基板へのコンタクト等にタングステン（Ｗ）プ
ラグを形成し、バリアメタル且つ密着層として窒化チタ
ン（ＴｉＮ）膜を形成する際には、ステップカバレッジ
の優れた化学的気相成長（ＣＶＤ）法を用いることが一
般的になっている。
（Ｓｉ）基板へのコンタクト等にタングステン（Ｗ）プ
ラグを形成し、バリアメタル且つ密着層として窒化チタ
ン（ＴｉＮ）膜を形成する際には、ステップカバレッジ
の優れた化学的気相成長（ＣＶＤ）法を用いることが一
般的になっている。
【０００３】以下、従来例について図面を参照しながら
説明する。図９は従来例における半導体装置の製造工程
を示す断面図である。この製造方法は、有機金属材料を
原料としたＣＶＤ法（以下、ＭＯ−ＣＶＤ法と記す）に
よりＴｉＮ膜を成膜した後、ＣＶＤ法によりタングステ
ン（Ｗ）膜を成膜してコンタクトホール内に埋め込み、
Ｗプラグを形成する方法である。
説明する。図９は従来例における半導体装置の製造工程
を示す断面図である。この製造方法は、有機金属材料を
原料としたＣＶＤ法（以下、ＭＯ−ＣＶＤ法と記す）に
よりＴｉＮ膜を成膜した後、ＣＶＤ法によりタングステ
ン（Ｗ）膜を成膜してコンタクトホール内に埋め込み、
Ｗプラグを形成する方法である。
【０００４】まず、図９（ａ）に示すように、シリコン
（Ｓｉ）基板４１上にコバルトシリサイド４２を形成
し、その上に堆積された絶縁膜４３にコンタクトホール
４４を形成する。その後、図９（ｂ）に示すように、Ｗ
膜の密着層として、指向性スパッタ法によりチタン（Ｔ
ｉ）膜４５を形成する。
（Ｓｉ）基板４１上にコバルトシリサイド４２を形成
し、その上に堆積された絶縁膜４３にコンタクトホール
４４を形成する。その後、図９（ｂ）に示すように、Ｗ
膜の密着層として、指向性スパッタ法によりチタン（Ｔ
ｉ）膜４５を形成する。
【０００５】次に、図９（ｃ）に示すように、テトラキ
スジメチルアミノチタン（ＴＤＭＡＴ）を用いたＣＶＤ
法によりＴｉＮ膜４６を１０ｎｍ堆積する。この場合、
コンタクトホール４４の下部側壁に約６ｎｍ堆積する。
また、ＴＤＭＡＴの熱分解でＴｉＮ膜４６の成膜を行う
ので、ＴｉＮ膜４６には炭素（Ｃ）が含まれている。従
ってその後、図９（ｄ）に示すように、ＴｉＮ膜４６の
表面を、真空中で連続的に水素ガス（Ｈ2）および窒素
ガス（Ｎ2）によるプラズマ４７に暴露する。この時、
プラズマに暴露されることにより、ＴｉＮ膜４６の膜中
より炭素が除去されてＴｉＮ膜４８になる。
スジメチルアミノチタン（ＴＤＭＡＴ）を用いたＣＶＤ
法によりＴｉＮ膜４６を１０ｎｍ堆積する。この場合、
コンタクトホール４４の下部側壁に約６ｎｍ堆積する。
また、ＴＤＭＡＴの熱分解でＴｉＮ膜４６の成膜を行う
ので、ＴｉＮ膜４６には炭素（Ｃ）が含まれている。従
ってその後、図９（ｄ）に示すように、ＴｉＮ膜４６の
表面を、真空中で連続的に水素ガス（Ｈ2）および窒素
ガス（Ｎ2）によるプラズマ４７に暴露する。この時、
プラズマに暴露されることにより、ＴｉＮ膜４６の膜中
より炭素が除去されてＴｉＮ膜４８になる。
【０００６】次に、図９（ｅ）に示すように、Ｓｉ基板
４１を成膜装置より取り出した後（大気に暴露）、６５
０℃で３０秒程度の熱処理を加える。その後、図９
（ｆ）に示すように、上述のＴｉＮ膜４６／Ｔｉ膜４５
で構成された密着層の上に、Ｗ−ＣＶＤ成長によりＷ膜
を形成する。それにより、コンタクトホール４４内にＷ
膜４１３の埋め込みを行い、図９（ｇ）に示すように、
Ｗプラグを形成する。
４１を成膜装置より取り出した後（大気に暴露）、６５
０℃で３０秒程度の熱処理を加える。その後、図９
（ｆ）に示すように、上述のＴｉＮ膜４６／Ｔｉ膜４５
で構成された密着層の上に、Ｗ−ＣＶＤ成長によりＷ膜
を形成する。それにより、コンタクトホール４４内にＷ
膜４１３の埋め込みを行い、図９（ｇ）に示すように、
Ｗプラグを形成する。
【０００７】以上のように、ＭＯ−ＣＶＤ法を用いてＴ
ｉＮ膜４６をコンタクトホール４４に堆積した場合、Ｃ
ＶＤ法の特徴であるコンフォーマルな成膜特性により、
スパッタ法以上のボトムカバレッジを有し、ＴｉＮ膜４
６本来の機能として優れたバリア性を示す。
ｉＮ膜４６をコンタクトホール４４に堆積した場合、Ｃ
ＶＤ法の特徴であるコンフォーマルな成膜特性により、
スパッタ法以上のボトムカバレッジを有し、ＴｉＮ膜４
６本来の機能として優れたバリア性を示す。
【０００８】上述のＷ−ＣＶＤ成長において、初期核の
形成過程は重要であり、初期核の形成が出来ない場合、
その後の成長過程（Ｈ2による還元）においてＷは成長
せず、結果としてコンタクトホール４４内にＷを埋め込
むことが出来ず、コンタクト電極の接続不良につなが
る。従来のＷ−ＣＶＤ成長では、ＴｉＮ膜４６／Ｔｉ膜
４５の密着層を形成後、Ｓｉ基板４１がＷ−ＣＶＤ装置
内に入ると即座に、Ｓｉ基板はアルゴン（Ａｒ）を主と
したキャリアガスの雰囲気中で、数Ｔｏｒｒから数十Ｔ
ｏｒｒの条件下で加熱される。その後、初期核の形成を
補助することを目的として、図９（ｆ）に示すように、
モノシラン（ＳｉＨ4）４１０に暴露（３０ｓｃｃｍで
１５秒）された後に、六弗化タングステン（ＷＦ6）４
９とＳｉＨ4４１０を同時にチャンバ内に導入（ＳｉＨ4
還元）して、Ｗの初期核４１１の形成を目的として５０
ｎｍ成膜する。この時のＷＦ6とＳｉＨ4の流量は、それ
ぞれ３０ｓｃｃｍと１５ｓｃｃｍである。その後、図９
（ｇ）に示すように、ＷＦ6４９とＨ2４１２よる（Ｈ2
還元）メインステップの成長により、コンタクトホール
４４をＷ膜４１３で埋め込む。
形成過程は重要であり、初期核の形成が出来ない場合、
その後の成長過程（Ｈ2による還元）においてＷは成長
せず、結果としてコンタクトホール４４内にＷを埋め込
むことが出来ず、コンタクト電極の接続不良につなが
る。従来のＷ−ＣＶＤ成長では、ＴｉＮ膜４６／Ｔｉ膜
４５の密着層を形成後、Ｓｉ基板４１がＷ−ＣＶＤ装置
内に入ると即座に、Ｓｉ基板はアルゴン（Ａｒ）を主と
したキャリアガスの雰囲気中で、数Ｔｏｒｒから数十Ｔ
ｏｒｒの条件下で加熱される。その後、初期核の形成を
補助することを目的として、図９（ｆ）に示すように、
モノシラン（ＳｉＨ4）４１０に暴露（３０ｓｃｃｍで
１５秒）された後に、六弗化タングステン（ＷＦ6）４
９とＳｉＨ4４１０を同時にチャンバ内に導入（ＳｉＨ4
還元）して、Ｗの初期核４１１の形成を目的として５０
ｎｍ成膜する。この時のＷＦ6とＳｉＨ4の流量は、それ
ぞれ３０ｓｃｃｍと１５ｓｃｃｍである。その後、図９
（ｇ）に示すように、ＷＦ6４９とＨ2４１２よる（Ｈ2
還元）メインステップの成長により、コンタクトホール
４４をＷ膜４１３で埋め込む。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、コンタクトホール４４が深
くなり、且つ開口径が小さくなると、Ｗプラグの形成時
にＷ膜４１３が埋まらないという問題が発生した。即
ち、有機金属材料としてＴＤＭＡＴを用いた場合、上述
のように、ＴＤＭＡＴの熱分解でＴｉＮ膜４６の成膜を
行うので、膜中には炭素が含まれ、それ以外にも未分解
のＴＤＭＡＴの成分としてのアンモニア（ＮＨ3）と大
気に晒されることにより水分（Ｈ2Ｏ）が膜中に取り込
まれている。
半導体装置の製造方法では、コンタクトホール４４が深
くなり、且つ開口径が小さくなると、Ｗプラグの形成時
にＷ膜４１３が埋まらないという問題が発生した。即
ち、有機金属材料としてＴＤＭＡＴを用いた場合、上述
のように、ＴＤＭＡＴの熱分解でＴｉＮ膜４６の成膜を
行うので、膜中には炭素が含まれ、それ以外にも未分解
のＴＤＭＡＴの成分としてのアンモニア（ＮＨ3）と大
気に晒されることにより水分（Ｈ2Ｏ）が膜中に取り込
まれている。
【００１０】その後、ＴｉＮ膜４８上にＷ−ＣＶＤ成長
を行うと、後述するように、コンタクトホール４４内で
ＴｉＮ膜４８に含まれた水分の脱ガスが生じるために、
Ｗの初期核４１１が形成されず、したがって、コンタク
トホール４４の下部にＷ膜が成長しないという埋め込み
不良が発生する。
を行うと、後述するように、コンタクトホール４４内で
ＴｉＮ膜４８に含まれた水分の脱ガスが生じるために、
Ｗの初期核４１１が形成されず、したがって、コンタク
トホール４４の下部にＷ膜が成長しないという埋め込み
不良が発生する。
【００１１】このことについて、実験結果を基に説明す
る。図１０および図１１は、従来例におけるＣＶＤ−Ｔ
ｉＮ膜からの脱ガス量（ＴＤＳ分析）の評価結果を示し
ている。
る。図１０および図１１は、従来例におけるＣＶＤ−Ｔ
ｉＮ膜からの脱ガス量（ＴＤＳ分析）の評価結果を示し
ている。
【００１２】図１０は、ＴｉＮ膜堆積後のプラズマ暴露
の影響について調べたものである。上段のグラフはas d
epoのＴｉＮ膜の場合、下段はＴｉＮ成膜後、水洗及び
Ｎ２雰囲気による熱処理を行った場合について示す。図
１０の上段に示される通り、プラズマ暴露を行うと、Ｔ
ｉＮ膜からＮＨ3とＨ2Ｏの脱ガス量はプラズマ暴露前と
比較してそれぞれ約６０％と約４０％に低減するが、ま
だかなりの脱ガスが発生する。これにより、プラズマ暴
露によりＴｉＮ膜の改質が行われ、ＴｉＮ成膜後に膜中
に取り込まれる水分の量は減少するものの、それでも相
当量の水分が膜から放出されることが判る。
の影響について調べたものである。上段のグラフはas d
epoのＴｉＮ膜の場合、下段はＴｉＮ成膜後、水洗及び
Ｎ２雰囲気による熱処理を行った場合について示す。図
１０の上段に示される通り、プラズマ暴露を行うと、Ｔ
ｉＮ膜からＮＨ3とＨ2Ｏの脱ガス量はプラズマ暴露前と
比較してそれぞれ約６０％と約４０％に低減するが、ま
だかなりの脱ガスが発生する。これにより、プラズマ暴
露によりＴｉＮ膜の改質が行われ、ＴｉＮ成膜後に膜中
に取り込まれる水分の量は減少するものの、それでも相
当量の水分が膜から放出されることが判る。
【００１３】図１１は、プラズマ処理の影響が及ばない
コンタクトホール下部側壁の影響について調べたもので
ある。上段はプラズマ処理を行っていないＴｉＮ膜の場
合、下段はプラズマ処理を行わず水洗処理を行ったＴｉ
Ｎ膜の場合を示す。図１１の上段に示される通り、熱処
理を加えると、ＴｉＮ膜からのＮＨ3とＨ2Ｏの脱ガス量
は、熱処理前と比較してそれぞれ約２０％と約８０％に
低減するが、まだかなりの脱ガスが発生する。これは、
熱処理によりＴｉＮ膜の表面に吸着している水分（３０
０℃以下で発生）に関しては低減するが、膜中に含まれ
る水分（４００℃程度で発生）に関しては殆ど低減しな
いためと考えられる。
コンタクトホール下部側壁の影響について調べたもので
ある。上段はプラズマ処理を行っていないＴｉＮ膜の場
合、下段はプラズマ処理を行わず水洗処理を行ったＴｉ
Ｎ膜の場合を示す。図１１の上段に示される通り、熱処
理を加えると、ＴｉＮ膜からのＮＨ3とＨ2Ｏの脱ガス量
は、熱処理前と比較してそれぞれ約２０％と約８０％に
低減するが、まだかなりの脱ガスが発生する。これは、
熱処理によりＴｉＮ膜の表面に吸着している水分（３０
０℃以下で発生）に関しては低減するが、膜中に含まれ
る水分（４００℃程度で発生）に関しては殆ど低減しな
いためと考えられる。
【００１４】更に、この膜に水洗処理を施した場合、水
洗することがＴｉＮの膜中に水分が取り込まれる原因と
なるかどうかを調べたが、図１１の下段から分かる通
り、水洗の有無にかかわらず、ＴＤＳにより脱水が確認
されており、大気に曝露することが支配的であることが
判る。
洗することがＴｉＮの膜中に水分が取り込まれる原因と
なるかどうかを調べたが、図１１の下段から分かる通
り、水洗の有無にかかわらず、ＴＤＳにより脱水が確認
されており、大気に曝露することが支配的であることが
判る。
【００１５】したがって、このような状態のＴｉＮ膜を
密着層として用いると、特に開口径が０．３５μｍ以下
で、且つ深さが１．０μｍ以上になるコンタクトホール
の場合、Ｗ−ＣＶＤ成長時の初期核の形成過程におい
て、材料ガスであるＷＦ6とＳｉＨ4が、Ｗの成膜中にＳ
ｉ基板が加熱されることにより（基板温度は約４３０
℃）コンタクトホール底部のＴｉＮ膜から発生した水分
の脱ガスにより妨げられて、コンタクトホール内部へ拡
散されず、正常な初期核の形成を行うことが出来ない。
従って、下地としての初期核が正常に成長しない部分に
はＷが成長せず、図９（ｇ）に示すような埋め込み不良
が発生した。
密着層として用いると、特に開口径が０．３５μｍ以下
で、且つ深さが１．０μｍ以上になるコンタクトホール
の場合、Ｗ−ＣＶＤ成長時の初期核の形成過程におい
て、材料ガスであるＷＦ6とＳｉＨ4が、Ｗの成膜中にＳ
ｉ基板が加熱されることにより（基板温度は約４３０
℃）コンタクトホール底部のＴｉＮ膜から発生した水分
の脱ガスにより妨げられて、コンタクトホール内部へ拡
散されず、正常な初期核の形成を行うことが出来ない。
従って、下地としての初期核が正常に成長しない部分に
はＷが成長せず、図９（ｇ）に示すような埋め込み不良
が発生した。
【００１６】本発明は、上記の課題を鑑みてなされたも
のであって、有機金属材料を原料としたＣＶＤ法により
形成したＴｉＮ膜を密着層として用いた場合における、
Ｗ−ＣＶＤ成長による埋め込み特性の向上を図り、電気
的かつ形状的にも安定したＷプラグの形成方法を提供す
ることを目的とする。
のであって、有機金属材料を原料としたＣＶＤ法により
形成したＴｉＮ膜を密着層として用いた場合における、
Ｗ−ＣＶＤ成長による埋め込み特性の向上を図り、電気
的かつ形状的にも安定したＷプラグの形成方法を提供す
ることを目的とする。
【００１７】
【課題を解決するための手段】本発明に係る第１の半導
体装置の製造方法は、シリコン基板上の所定領域に二珪
化コバルト層を形成する工程（ａ）と、シリコン基板上
に絶縁膜を堆積する工程（ｂ）と、絶縁膜に二珪化コバ
ルト層に達するコンタクトホールを形成する工程（ｃ）
と、スパッタ法によりコンタクトホール内を被覆するチ
タン膜を堆積する工程（ｄ）と、化学的気相成長法によ
り有機チタン材料を用いてチタン膜上にＣ（炭素）を含
んだ窒化チタン膜を堆積する工程（ｅ）と、窒化チタン
膜の表面を水素および窒素のプラズマに暴露して、窒化
チタン膜に含まれる少なくともＣ（炭素）を窒化チタン
膜から除去する工程（ｆ）と、工程（ｆ）の後に、化学
的気相成長法により六弗化タングステンとモノシランを
用いて窒化チタン膜上にタングステン膜を堆積する工程
（ｇ）とを備える。上記の目的を達成するために、工程
（ｅ）で１回に堆積する前記窒化チタン膜の膜厚を、大
気開放後、膜中に取り込まれる空気中の水分の絶対量が
少なくなる厚さ以下に設定し、工程（ｅ）から工程
（ｆ）の工程サイクルを複数回行って、所望とする膜厚
の窒化チタン膜を形成することを特徴とする。
体装置の製造方法は、シリコン基板上の所定領域に二珪
化コバルト層を形成する工程（ａ）と、シリコン基板上
に絶縁膜を堆積する工程（ｂ）と、絶縁膜に二珪化コバ
ルト層に達するコンタクトホールを形成する工程（ｃ）
と、スパッタ法によりコンタクトホール内を被覆するチ
タン膜を堆積する工程（ｄ）と、化学的気相成長法によ
り有機チタン材料を用いてチタン膜上にＣ（炭素）を含
んだ窒化チタン膜を堆積する工程（ｅ）と、窒化チタン
膜の表面を水素および窒素のプラズマに暴露して、窒化
チタン膜に含まれる少なくともＣ（炭素）を窒化チタン
膜から除去する工程（ｆ）と、工程（ｆ）の後に、化学
的気相成長法により六弗化タングステンとモノシランを
用いて窒化チタン膜上にタングステン膜を堆積する工程
（ｇ）とを備える。上記の目的を達成するために、工程
（ｅ）で１回に堆積する前記窒化チタン膜の膜厚を、大
気開放後、膜中に取り込まれる空気中の水分の絶対量が
少なくなる厚さ以下に設定し、工程（ｅ）から工程
（ｆ）の工程サイクルを複数回行って、所望とする膜厚
の窒化チタン膜を形成することを特徴とする。
【００１８】この構成によれば、ＴＤＭＡＴの熱分解に
より堆積したＴｉＮ膜を密着層に用いても、Ｗ−ＣＶＤ
成長に際して脱ガスの発生が抑制され、電気的かつ形状
的にも安定したＷプラグを形成することが出来る。
より堆積したＴｉＮ膜を密着層に用いても、Ｗ−ＣＶＤ
成長に際して脱ガスの発生が抑制され、電気的かつ形状
的にも安定したＷプラグを形成することが出来る。
【００１９】上記の半導体装置の製造方法において、コ
ンタクトホールの下部側壁における窒化チタン膜の膜厚
を、約３〜４ｎｍの範囲とすることが好ましい。また、
その場合、シリコン基板の表面に堆積する窒化チタン膜
の膜厚を、１サイクル当たり５ｎｍ以下とし、２サイク
ルの合計で５〜７ｎｍの範囲とすることが好ましい。
ンタクトホールの下部側壁における窒化チタン膜の膜厚
を、約３〜４ｎｍの範囲とすることが好ましい。また、
その場合、シリコン基板の表面に堆積する窒化チタン膜
の膜厚を、１サイクル当たり５ｎｍ以下とし、２サイク
ルの合計で５〜７ｎｍの範囲とすることが好ましい。
【００２０】本発明に係る第２の半導体装置の製造方法
は、第１の方法における工程（ａ）〜工程（ｇ）と同様
の工程を備え、工程（ｇ）では、六弗化タングステンを
モノシランよりも先にシリコン基板の表面に供給して、
窒化チタン膜上にタングステンの初期核を密に形成した
後に、モノシランもシリコン基板の表面に供給して、さ
らに窒化チタン膜上にタングステン膜を堆積することを
特徴とする。
は、第１の方法における工程（ａ）〜工程（ｇ）と同様
の工程を備え、工程（ｇ）では、六弗化タングステンを
モノシランよりも先にシリコン基板の表面に供給して、
窒化チタン膜上にタングステンの初期核を密に形成した
後に、モノシランもシリコン基板の表面に供給して、さ
らに窒化チタン膜上にタングステン膜を堆積することを
特徴とする。
【００２１】本発明に係る第３の半導体装置の製造方法
は、第１の方法における工程（ａ）〜工程（ｇ）と同様
の工程を備え、工程（ｇ）では、シリコン基板の表面に
供給される、モノシランに対する六弗化タングステンの
流量比率を１．２〜１．８に設定して、窒化チタン膜上
にタングステンの初期核を密に形成した後に、さらに窒
化チタン膜上にタングステン膜を堆積することを特徴と
する。
は、第１の方法における工程（ａ）〜工程（ｇ）と同様
の工程を備え、工程（ｇ）では、シリコン基板の表面に
供給される、モノシランに対する六弗化タングステンの
流量比率を１．２〜１．８に設定して、窒化チタン膜上
にタングステンの初期核を密に形成した後に、さらに窒
化チタン膜上にタングステン膜を堆積することを特徴と
する。
【００２２】上記いずれかの製造方法において、工程
（ｅ）および工程（ｆ）を同一のチャンバ内で連続して
行い、工程（ｄ）、工程（ｅ）、工程（ｆ）および工程
（ｇ）を真空中で連続して行うことが好ましい。
（ｅ）および工程（ｆ）を同一のチャンバ内で連続して
行い、工程（ｄ）、工程（ｅ）、工程（ｆ）および工程
（ｇ）を真空中で連続して行うことが好ましい。
【００２３】本発明に係る第４の半導体装置の製造方法
は、シリコン基板上の所定領域に二珪化コバルト層を形
成する工程（ａ）と、シリコン基板上に絶縁膜を堆積す
る工程（ｂ）と、絶縁膜に二珪化コバルト層に達するコ
ンタクトホールを形成する工程（ｃ）と、スパッタ法に
よりコンタクトホール内を被覆するチタン膜を堆積する
工程（ｄ）と、化学的気相成長法により有機チタン材料
を用いてチタン膜上にＣ（炭素）を含んだ窒化チタン膜
を堆積する工程（ｅ）と、化学的気相成長法により六弗
化タングステンとモノシランを用いて窒化チタン膜上に
タングステン膜を堆積する工程（ｆ）とを備える。工程
（ｆ）では、六弗化タングステンとモノシランをシリコ
ン基板の表面に供給する前に、タングステン膜を堆積す
るチャンバ内でシリコン基板を真空中で加熱して、窒化
チタン膜に含まれる少なくとも水分を外部に放出するこ
とを特徴とする。
は、シリコン基板上の所定領域に二珪化コバルト層を形
成する工程（ａ）と、シリコン基板上に絶縁膜を堆積す
る工程（ｂ）と、絶縁膜に二珪化コバルト層に達するコ
ンタクトホールを形成する工程（ｃ）と、スパッタ法に
よりコンタクトホール内を被覆するチタン膜を堆積する
工程（ｄ）と、化学的気相成長法により有機チタン材料
を用いてチタン膜上にＣ（炭素）を含んだ窒化チタン膜
を堆積する工程（ｅ）と、化学的気相成長法により六弗
化タングステンとモノシランを用いて窒化チタン膜上に
タングステン膜を堆積する工程（ｆ）とを備える。工程
（ｆ）では、六弗化タングステンとモノシランをシリコ
ン基板の表面に供給する前に、タングステン膜を堆積す
るチャンバ内でシリコン基板を真空中で加熱して、窒化
チタン膜に含まれる少なくとも水分を外部に放出するこ
とを特徴とする。
【００２４】この構成によれば、ＴＤＭＡＴの熱分解に
より堆積したＴｉＮ膜を密着層に用いても、Ｗ−ＣＶＤ
成長による埋め込み特性の向上を図り、電気的かつ形状
的にも安定したＷプラグを形成することが出来る。
より堆積したＴｉＮ膜を密着層に用いても、Ｗ−ＣＶＤ
成長による埋め込み特性の向上を図り、電気的かつ形状
的にも安定したＷプラグを形成することが出来る。
【００２５】この半導体装置の製造方法において、工程
（ｄ）、工程（ｅ）および工程（ｆ）を真空中で連続し
て行うすることが好ましい。
（ｄ）、工程（ｅ）および工程（ｆ）を真空中で連続し
て行うすることが好ましい。
【００２６】また、以上のいずれかの半導体装置の製造
方法において、有機チタン材料はテトラキスジメチルア
ミノチタンであることが好ましい。
方法において、有機チタン材料はテトラキスジメチルア
ミノチタンであることが好ましい。
【００２７】次に、本発明に係る半導体装置の製造装置
は、スパッタ法によりチタン膜を堆積する第１の成膜室
と、化学的気相成長法によりＣ（炭素）を含んだ窒化チ
タン膜を堆積し、且つ窒化チタン膜に含まれる少なくと
もＣ（炭素）を除去する第２の成膜室と、窒化チタン膜
を形成した半導体基板を真空中で熱処理する熱処理室
と、化学的気相成長法によりタングステン膜を堆積する
第３の成膜室と、第１の成膜室、第２の成膜室、熱処理
室および第３の成膜室の間を接続する真空搬送室とを備
えたことを特徴とする。
は、スパッタ法によりチタン膜を堆積する第１の成膜室
と、化学的気相成長法によりＣ（炭素）を含んだ窒化チ
タン膜を堆積し、且つ窒化チタン膜に含まれる少なくと
もＣ（炭素）を除去する第２の成膜室と、窒化チタン膜
を形成した半導体基板を真空中で熱処理する熱処理室
と、化学的気相成長法によりタングステン膜を堆積する
第３の成膜室と、第１の成膜室、第２の成膜室、熱処理
室および第３の成膜室の間を接続する真空搬送室とを備
えたことを特徴とする。
【００２８】この構成によると、ＴＤＭＡＴの熱分解に
より堆積したＴｉＮ膜を大気に曝すことなく膜中に含ま
れる水分を除去できるので、Ｗ−ＣＶＤ成長による埋め
込み特性の向上を図り、電気的かつ形状的にも安定した
Ｗプラグを形成することが出来る。
より堆積したＴｉＮ膜を大気に曝すことなく膜中に含ま
れる水分を除去できるので、Ｗ−ＣＶＤ成長による埋め
込み特性の向上を図り、電気的かつ形状的にも安定した
Ｗプラグを形成することが出来る。
【００２９】上記の半導体装置の製造装置において好ま
しくは、第１の成膜室は、第１の真空チャンバと、第１
の真空チャンバ内に設けたチタンターゲットと、第１の
真空チャンバ内に設けた基板ホルダーと、第１の真空チ
ャンバに設けた第１の排気口と、第１の真空チャンバに
設けたアルゴン用の第１のガス導入口と、第１の真空チ
ャンバ内に設けたプラズマ放電用の第１の電極と、第１
の電極に接続する第１の高周波電源とを有する。また第
２の成膜室は、第２の真空チャンバと、第２の真空チャ
ンバ内に設けた第１のサセプタと、第１のサセプタ内に
設けた第１の加熱機構と、第１の加熱機構に接続する第
１の電源と、第２の真空チャンバに設けた第２の排気口
と、第２の真空チャンバに付属するガス供給システムに
設けた有機チタン材料、水素および窒素用の第２のガス
導入口と、第２の真空チャンバ内に設けたプラズマ放電
用の第２の電極と、第２の電極に接続する第２の高周波
電源とを有する。また、第３の成膜室は、第３の真空チ
ャンバと、第３の真空チャンバ内に設けた第２のサセプ
タと、第２のサセプタ内に設けた第２の加熱機構と、第
２の加熱機構に接続する第２の電源と、第３の真空チャ
ンバに設けた第３の排気口と、第３の真空チャンバに設
けた六弗化タングステンおよびモノシラン用の第３のガ
ス導入口とを有する。また、熱処理室は、第４の真空チ
ャンバと、第４の真空チャンバ内に設けた基板ホルダー
と、第４の真空チャンバ内に設けた基板加熱用のランプ
と、ランプに接続する第３の電源と、第４の真空チャン
バに設けた第４の排気口と、第４の真空チャンバに設け
た窒素用の第４のガス導入口とを有する。また、真空搬
送室は、第５の真空チャンバと、第５の真空チャンバ内
に設けた基板ホルダーと、第５の真空チャンバに設けた
第５の排気口と、第５の真空チャンバに設けた窒素用の
第５のガス導入口と、第５の真空チャンバに接続するロ
ードロック室とを有する。
しくは、第１の成膜室は、第１の真空チャンバと、第１
の真空チャンバ内に設けたチタンターゲットと、第１の
真空チャンバ内に設けた基板ホルダーと、第１の真空チ
ャンバに設けた第１の排気口と、第１の真空チャンバに
設けたアルゴン用の第１のガス導入口と、第１の真空チ
ャンバ内に設けたプラズマ放電用の第１の電極と、第１
の電極に接続する第１の高周波電源とを有する。また第
２の成膜室は、第２の真空チャンバと、第２の真空チャ
ンバ内に設けた第１のサセプタと、第１のサセプタ内に
設けた第１の加熱機構と、第１の加熱機構に接続する第
１の電源と、第２の真空チャンバに設けた第２の排気口
と、第２の真空チャンバに付属するガス供給システムに
設けた有機チタン材料、水素および窒素用の第２のガス
導入口と、第２の真空チャンバ内に設けたプラズマ放電
用の第２の電極と、第２の電極に接続する第２の高周波
電源とを有する。また、第３の成膜室は、第３の真空チ
ャンバと、第３の真空チャンバ内に設けた第２のサセプ
タと、第２のサセプタ内に設けた第２の加熱機構と、第
２の加熱機構に接続する第２の電源と、第３の真空チャ
ンバに設けた第３の排気口と、第３の真空チャンバに設
けた六弗化タングステンおよびモノシラン用の第３のガ
ス導入口とを有する。また、熱処理室は、第４の真空チ
ャンバと、第４の真空チャンバ内に設けた基板ホルダー
と、第４の真空チャンバ内に設けた基板加熱用のランプ
と、ランプに接続する第３の電源と、第４の真空チャン
バに設けた第４の排気口と、第４の真空チャンバに設け
た窒素用の第４のガス導入口とを有する。また、真空搬
送室は、第５の真空チャンバと、第５の真空チャンバ内
に設けた基板ホルダーと、第５の真空チャンバに設けた
第５の排気口と、第５の真空チャンバに設けた窒素用の
第５のガス導入口と、第５の真空チャンバに接続するロ
ードロック室とを有する。
【００３０】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態における半導体装置の製造方法について、図
１を参照しながら説明する。
の実施形態における半導体装置の製造方法について、図
１を参照しながら説明する。
【００３１】まず、図１（ａ）に示すように、トランジ
スタなどの集積回路素子（図示せず）が形成されたＳｉ
基板１１を用意し、コンタクト形成部にコバルトシリサ
イド層１２を形成する。Ｓｉ基板１１上に絶縁膜１３を
１．４μｍ堆積する。この絶縁膜１３は、二酸化ケイ素
（ＳｉＯ2）或いはホウ素及びリン添加二酸化珪素から
なる。その後、リソグラフィー法およびドライエッチン
グ法を適用することにより、絶縁膜１３に開口径０．３
５μｍ以下のコンタクトホール１４を形成する。次に、
図１（ｂ）に示すように、真空中で連続的にアルゴン
（Ａｒ）やＨ2を用いるエッチング法によりコンタクト
ホール１４底部の清浄化を行った後、指向性のスパッタ
法用いてＴｉ膜１５を２０ｎｍ堆積する。
スタなどの集積回路素子（図示せず）が形成されたＳｉ
基板１１を用意し、コンタクト形成部にコバルトシリサ
イド層１２を形成する。Ｓｉ基板１１上に絶縁膜１３を
１．４μｍ堆積する。この絶縁膜１３は、二酸化ケイ素
（ＳｉＯ2）或いはホウ素及びリン添加二酸化珪素から
なる。その後、リソグラフィー法およびドライエッチン
グ法を適用することにより、絶縁膜１３に開口径０．３
５μｍ以下のコンタクトホール１４を形成する。次に、
図１（ｂ）に示すように、真空中で連続的にアルゴン
（Ａｒ）やＨ2を用いるエッチング法によりコンタクト
ホール１４底部の清浄化を行った後、指向性のスパッタ
法用いてＴｉ膜１５を２０ｎｍ堆積する。
【００３２】次いで、図１（ｃ）に示すように、ＣＶＤ
法によりＴＤＭＡＴを原料として用いて、ＴｉＮ膜１６
を６ｎｍ形成する。この場合、コンタクトホール１４の
下部側壁には約３．５ｎｍ堆積する。また、前述のよう
に、ＴＤＭＡＴの熱分解によりＴｉＮ膜１６を成膜する
ので、この膜中には炭素とアンモニアが含まれている。
その後、図１（ｄ）に示すように、ＴｉＮ膜１６をＨ2
及びＮ2によるプラズマ１７に暴露して、膜中より炭素
とアンモニアを除去してＴｉＮ膜１８に改質する。この
場合、ＴｉＮ膜１８は１サイクルあたり３ｎｍ堆積し、
２サイクル繰り返すことにより合計で６ｎｍ形成した。
この後、大気に暴露されることにより、コントクトホー
ル下部側壁のプラズマに暴露されていない部分におい
て、大気中のＨ2Ｏが膜中に取り込まれる。
法によりＴＤＭＡＴを原料として用いて、ＴｉＮ膜１６
を６ｎｍ形成する。この場合、コンタクトホール１４の
下部側壁には約３．５ｎｍ堆積する。また、前述のよう
に、ＴＤＭＡＴの熱分解によりＴｉＮ膜１６を成膜する
ので、この膜中には炭素とアンモニアが含まれている。
その後、図１（ｄ）に示すように、ＴｉＮ膜１６をＨ2
及びＮ2によるプラズマ１７に暴露して、膜中より炭素
とアンモニアを除去してＴｉＮ膜１８に改質する。この
場合、ＴｉＮ膜１８は１サイクルあたり３ｎｍ堆積し、
２サイクル繰り返すことにより合計で６ｎｍ形成した。
この後、大気に暴露されることにより、コントクトホー
ル下部側壁のプラズマに暴露されていない部分におい
て、大気中のＨ2Ｏが膜中に取り込まれる。
【００３３】次に、Ｓｉ基板１１を大気中に取り出し、
スクラバ洗浄等にて表面のパーティクル等を除去する。
その後、図１（ｅ）に示すように、Ｎ2雰囲気中におい
て６５０℃で３０秒の熱処理を行った後、Ｓｉ基板１１
を再度大気中に取り出す。
スクラバ洗浄等にて表面のパーティクル等を除去する。
その後、図１（ｅ）に示すように、Ｎ2雰囲気中におい
て６５０℃で３０秒の熱処理を行った後、Ｓｉ基板１１
を再度大気中に取り出す。
【００３４】次いで、図１（ｆ）〜（ｇ）に示すよう
に、Ｗ−ＣＶＤ成長を行い、コンタクトホール１４にＷ
膜を埋め込む。このＷ−ＣＶＤ成長の形成条件について
詳しく説明する。まずＳｉ基板１１を４５０℃のヒータ
ー上で加熱し、チャンバ内の雰囲気を３０Ｔｏｒｒに維
持する。その際、キャリアガスとしてＡｒやＨ2を用い
る。その後、このチャンバ内にＷ−ＣＶＤ成長の初期の
成長核（以下、初期核と記す）を形成するために、ＷＦ
6１９を先行して導入し、その１．５秒後にＳｉＨ4１１
０を導入する。この時、ＷＦ6の流量は４０ｓｃｃｍ、
ＳｉＨ4の流量は２７ｓｃｃｍである。このＷＦ6１９と
ＳｉＨ4１１０の反応（ＳｉＨ4還元）により初期核１１
１を下地として５０ｎｍ堆積する。その後、ＷＦ6１９
とＨ2１１２の反応（Ｈ2還元）によりＷ膜１１３を２０
０ｎｍ堆積することにより、コンタクトホール１４をＷ
膜１１３で埋め込みＷプラグを形成する。
に、Ｗ−ＣＶＤ成長を行い、コンタクトホール１４にＷ
膜を埋め込む。このＷ−ＣＶＤ成長の形成条件について
詳しく説明する。まずＳｉ基板１１を４５０℃のヒータ
ー上で加熱し、チャンバ内の雰囲気を３０Ｔｏｒｒに維
持する。その際、キャリアガスとしてＡｒやＨ2を用い
る。その後、このチャンバ内にＷ−ＣＶＤ成長の初期の
成長核（以下、初期核と記す）を形成するために、ＷＦ
6１９を先行して導入し、その１．５秒後にＳｉＨ4１１
０を導入する。この時、ＷＦ6の流量は４０ｓｃｃｍ、
ＳｉＨ4の流量は２７ｓｃｃｍである。このＷＦ6１９と
ＳｉＨ4１１０の反応（ＳｉＨ4還元）により初期核１１
１を下地として５０ｎｍ堆積する。その後、ＷＦ6１９
とＨ2１１２の反応（Ｈ2還元）によりＷ膜１１３を２０
０ｎｍ堆積することにより、コンタクトホール１４をＷ
膜１１３で埋め込みＷプラグを形成する。
【００３５】Ｔｉ膜１５を堆積する工程からＷ膜１１３
を堆積する工程までは、真空中で連続して行うことが好
ましい。これは、Ｗ膜１１３を堆積する前にＴｉＮ膜１
６を大気に曝すと、大気中に含まれる水分が膜中に取り
込まれて、ＴｉＮ膜１６に含まれる水分量が増加してし
まうからである。
を堆積する工程までは、真空中で連続して行うことが好
ましい。これは、Ｗ膜１１３を堆積する前にＴｉＮ膜１
６を大気に曝すと、大気中に含まれる水分が膜中に取り
込まれて、ＴｉＮ膜１６に含まれる水分量が増加してし
まうからである。
【００３６】上述した第１の実施形態の製造方法によれ
ば、従来例で問題となったＷプラグの埋め込み不良は、
以下に示す３つの条件により改善される。
ば、従来例で問題となったＷプラグの埋め込み不良は、
以下に示す３つの条件により改善される。
【００３７】まず第１の条件である、ＭＯ−ＣＶＤ法に
よるＴｉＮ膜の薄膜化について説明する。従来例では、
ＴｉＮ膜を１０ｎｍ堆積（装置メーカーの標準レシピー
を使用）している。これに対して本発明においては、Ｓ
ｉ基板の表面に堆積するＴｉＮ膜の厚さを１サイクル当
たり５ｎｍ以下に設定して、２サイクルの合計で５〜７
ｎｍの範囲とする。この点について、データに基づいて
説明を行う。なお、この場合のコンタクトホールの下部
側壁でのＴｉＮ膜厚は、約３〜４ｎｍの範囲となる。
よるＴｉＮ膜の薄膜化について説明する。従来例では、
ＴｉＮ膜を１０ｎｍ堆積（装置メーカーの標準レシピー
を使用）している。これに対して本発明においては、Ｓ
ｉ基板の表面に堆積するＴｉＮ膜の厚さを１サイクル当
たり５ｎｍ以下に設定して、２サイクルの合計で５〜７
ｎｍの範囲とする。この点について、データに基づいて
説明を行う。なお、この場合のコンタクトホールの下部
側壁でのＴｉＮ膜厚は、約３〜４ｎｍの範囲となる。
【００３８】図３に、ＴｉＮ膜の厚さとプラズマ処理を
施さないＴｉＮ膜からの脱ガス量（Ｈ2Ｏ）についての
データを示す。この図から分かるように、ＴｉＮ膜の厚
さと脱ガス量については単調増加の関係があり、ＴｉＮ
膜厚が増加すると、脱ガス量が増え、Ｗの埋め込み特性
が悪化するものと予想される。また、１サイクル当たり
の堆積膜厚を３ｎｍ以下に設定すると、大気に晒された
場合においても膜厚が薄いことにより、比較的膜中に取
り込まれる水分量は低減される。その結果、Ｗ−ＣＶＤ
成長するためにＳｉ基板が加熱されても、改質されたＴ
ｉＮ膜１８から脱ガスが発生することはない。
施さないＴｉＮ膜からの脱ガス量（Ｈ2Ｏ）についての
データを示す。この図から分かるように、ＴｉＮ膜の厚
さと脱ガス量については単調増加の関係があり、ＴｉＮ
膜厚が増加すると、脱ガス量が増え、Ｗの埋め込み特性
が悪化するものと予想される。また、１サイクル当たり
の堆積膜厚を３ｎｍ以下に設定すると、大気に晒された
場合においても膜厚が薄いことにより、比較的膜中に取
り込まれる水分量は低減される。その結果、Ｗ−ＣＶＤ
成長するためにＳｉ基板が加熱されても、改質されたＴ
ｉＮ膜１８から脱ガスが発生することはない。
【００３９】次に、ＴｉＮ膜１８の膜厚を種々変更し、
形成されてＷプラグを用いてＳｉ基板上にコンタクトチ
ェーンを形成し、電気特性を測定した。その結果、図４
に示すように、ＴｉＮ膜厚が３〜４ｎｍの範囲でコンタ
クト抵抗値の最適値を得た。この理由は次のとおりであ
る。ＴｉＮ膜の厚さが４ｎｍを超えると前述の通り、Ｔ
ｉＮ膜からの脱ガス（Ｈ2Ｏ）が増え、埋め込み特性が
劣化し、Ｗプラグの抵抗が上昇することにより、電気特
性が悪化したものと考えられる。また、逆に３ｎｍ以下
になると、ＴｉＮ膜の機能としての、Ｗ−ＣＶＤ成長時
の材料ガスであるＷＦ6による基板へのアタックを防御
するバリア性が低下し、その影響が電気特性に現れたも
のと考えられる。
形成されてＷプラグを用いてＳｉ基板上にコンタクトチ
ェーンを形成し、電気特性を測定した。その結果、図４
に示すように、ＴｉＮ膜厚が３〜４ｎｍの範囲でコンタ
クト抵抗値の最適値を得た。この理由は次のとおりであ
る。ＴｉＮ膜の厚さが４ｎｍを超えると前述の通り、Ｔ
ｉＮ膜からの脱ガス（Ｈ2Ｏ）が増え、埋め込み特性が
劣化し、Ｗプラグの抵抗が上昇することにより、電気特
性が悪化したものと考えられる。また、逆に３ｎｍ以下
になると、ＴｉＮ膜の機能としての、Ｗ−ＣＶＤ成長時
の材料ガスであるＷＦ6による基板へのアタックを防御
するバリア性が低下し、その影響が電気特性に現れたも
のと考えられる。
【００４０】次に、第２の条件である、Ｗ−ＣＶＤ法に
おける初期核の形成過程での材料ガスの導入方法につい
て説明する。従来例では、初期核の形成時に材料ガスで
ある、ＷＦ6とＳｉＨ4を同時にチャンバ内へ導入してい
たが、本発明においては、ＷＦ6を先にチャンバ内へ導
入する。この点について、データに基づいて説明を行
う。
おける初期核の形成過程での材料ガスの導入方法につい
て説明する。従来例では、初期核の形成時に材料ガスで
ある、ＷＦ6とＳｉＨ4を同時にチャンバ内へ導入してい
たが、本発明においては、ＷＦ6を先にチャンバ内へ導
入する。この点について、データに基づいて説明を行
う。
【００４１】図５に、ＳｉＨ4に対するＷＦ6の導入タイ
ミングを変化させた場合における、導入タイミングの変
化量（秒）に対する、Ｗ−ＣＶＤ成長によるコンタクト
ホール底部における初期核の成長状態でのボトムカバレ
ッジを示す。
ミングを変化させた場合における、導入タイミングの変
化量（秒）に対する、Ｗ−ＣＶＤ成長によるコンタクト
ホール底部における初期核の成長状態でのボトムカバレ
ッジを示す。
【００４２】この図から分かるように、ＷＦ6を１秒以
上速くチャンバに導入した場合には初期核の密度が高く
なり、初期核のボトムカバレッジは向上する。しかしな
がら、１秒未満の場合は初期核の密度が低いため、初期
核のボトムカバレッジは悪化する。従って、後のメイン
ステップにおけるＷ成長において、埋め込み不良に陥る
可能性が十分に考えられる。この理由として、コンタク
トホール内におけるＷＦ6とＳｉＨ4の拡散速度が関係し
ているものと思われる。即ち、コンタクトホール内にお
いて、比較的分子の大きいＷＦ6は、拡散速度がＳｉＨ4
と比較して遅い。同時に導入した場合、ＳｉＨ4のみが
先にコンタクトホール底部に到達するので、初期核の形
成を阻害して初期核の密度を低下させるものと思われ
る。
上速くチャンバに導入した場合には初期核の密度が高く
なり、初期核のボトムカバレッジは向上する。しかしな
がら、１秒未満の場合は初期核の密度が低いため、初期
核のボトムカバレッジは悪化する。従って、後のメイン
ステップにおけるＷ成長において、埋め込み不良に陥る
可能性が十分に考えられる。この理由として、コンタク
トホール内におけるＷＦ6とＳｉＨ4の拡散速度が関係し
ているものと思われる。即ち、コンタクトホール内にお
いて、比較的分子の大きいＷＦ6は、拡散速度がＳｉＨ4
と比較して遅い。同時に導入した場合、ＳｉＨ4のみが
先にコンタクトホール底部に到達するので、初期核の形
成を阻害して初期核の密度を低下させるものと思われ
る。
【００４３】次に、第３の条件である、Ｗ−ＣＶＤ法に
おける初期核の形成過程での材料ガスの導入量について
説明する。従来例では、Ｗ−ＣＶＤ成長の初期核の形成
時に、材料ガスであるＷＦ6とＳｉＨ4の流量をそれぞれ
３０〜４０ｓｃｃｍと１０〜１５ｓｃｃｍでチャンバに
導入していたが、本発明においては、ＷＦ6とＳｉＨ4の
流量をそれぞれ３６〜４４ｓｃｃｍと２４〜３０ｓｃｃ
ｍの範囲とする。即ち、チャンバへの導入するＷＦ6／
ＳｉＨ4の比率を調整して１．２〜１．８とし、更にＳ
ｉＨ4の流量を２０ｓｃｃｍ以上とする。この点につい
ても同様に、データに基づき説明を行う。
おける初期核の形成過程での材料ガスの導入量について
説明する。従来例では、Ｗ−ＣＶＤ成長の初期核の形成
時に、材料ガスであるＷＦ6とＳｉＨ4の流量をそれぞれ
３０〜４０ｓｃｃｍと１０〜１５ｓｃｃｍでチャンバに
導入していたが、本発明においては、ＷＦ6とＳｉＨ4の
流量をそれぞれ３６〜４４ｓｃｃｍと２４〜３０ｓｃｃ
ｍの範囲とする。即ち、チャンバへの導入するＷＦ6／
ＳｉＨ4の比率を調整して１．２〜１．８とし、更にＳ
ｉＨ4の流量を２０ｓｃｃｍ以上とする。この点につい
ても同様に、データに基づき説明を行う。
【００４４】図６および図７に、チャンバへ導入するＳ
ｉＨ4とＷＦ6の流量を変化させた場合の、コンタクトホ
ールにおける初期核の形成状態でのボトムカバレッジを
示す。これらの図から分かるように、ＷＦ6／ＳｉＨ4の
比率が４０ｓｃｃｍ／３０ｓｃｃｍの場合に最も初期核
の形成状態が良い。さらに、この比率のマージンについ
て確認を行ったところ、ＷＦ6／ＳｉＨ4の比率が（３６
〜４４ｓｃｃｍ）／（２４〜３０ｓｃｃｍ）の範囲内で
十分なボトムカバレッジが得られることを確認できた。
ｉＨ4とＷＦ6の流量を変化させた場合の、コンタクトホ
ールにおける初期核の形成状態でのボトムカバレッジを
示す。これらの図から分かるように、ＷＦ6／ＳｉＨ4の
比率が４０ｓｃｃｍ／３０ｓｃｃｍの場合に最も初期核
の形成状態が良い。さらに、この比率のマージンについ
て確認を行ったところ、ＷＦ6／ＳｉＨ4の比率が（３６
〜４４ｓｃｃｍ）／（２４〜３０ｓｃｃｍ）の範囲内で
十分なボトムカバレッジが得られることを確認できた。
【００４５】これに対して、この比率よりＷＦ6を多く
導入した場合、ＷＦ6がＳｉ基板をアタックして電気特
性が悪化することが十分に予想される。また、この比率
よりＳｉＨ4を多く導入した場合、過剰なＳｉＨ4の存在
により、チャンバ内に導入された後、Ｓｉ基板に到達す
る前に、ＷＦ6とＳｉＨ4が気相中で反応し、パーティク
ルを生成しプロセスに悪影響を及ぼす。
導入した場合、ＷＦ6がＳｉ基板をアタックして電気特
性が悪化することが十分に予想される。また、この比率
よりＳｉＨ4を多く導入した場合、過剰なＳｉＨ4の存在
により、チャンバ内に導入された後、Ｓｉ基板に到達す
る前に、ＷＦ6とＳｉＨ4が気相中で反応し、パーティク
ルを生成しプロセスに悪影響を及ぼす。
【００４６】上述したように、これらの条件は単独でも
十分な効果があるが、３つを組み合わせると最も効果が
高く、Ｗ−ＣＶＤ成長においてＷ膜１１３は高い埋め込
み特性を得ることが出来る。
十分な効果があるが、３つを組み合わせると最も効果が
高く、Ｗ−ＣＶＤ成長においてＷ膜１１３は高い埋め込
み特性を得ることが出来る。
【００４７】（第２の実施形態）次に、本発明の第２の
実施形態における半導体装置の製造方法について、図２
を参照しながら説明する。
実施形態における半導体装置の製造方法について、図２
を参照しながら説明する。
【００４８】まず、図２（ａ）に示すように、トランジ
スタなどの集積回路素子（図示せず）が形成されたＳｉ
基板２１を用意し、コンタクト形成部にコバルトシリサ
イド層２２を形成する。Ｓｉ基板２１上に絶縁膜２３を
１．４μｍ堆積する。この絶縁膜２３は、例えば、二酸
化ケイ素（ＳｉＯ2）、或いはホウ素及びリン添加二酸
化珪素により形成する。その後、リソグラフィー法およ
びドライエッチング法を適用することにより、絶縁膜２
３に開口径０．３５μｍ以下のコンタクトホール２４を
形成する。
スタなどの集積回路素子（図示せず）が形成されたＳｉ
基板２１を用意し、コンタクト形成部にコバルトシリサ
イド層２２を形成する。Ｓｉ基板２１上に絶縁膜２３を
１．４μｍ堆積する。この絶縁膜２３は、例えば、二酸
化ケイ素（ＳｉＯ2）、或いはホウ素及びリン添加二酸
化珪素により形成する。その後、リソグラフィー法およ
びドライエッチング法を適用することにより、絶縁膜２
３に開口径０．３５μｍ以下のコンタクトホール２４を
形成する。
【００４９】次いで、真空中で連続的にＡｒやＨ2を用
いるエッチング法によりコンタクトホール底部の清浄化
を行った後、指向性のスパッタ法を用いてＴｉ膜２５ａ
を２０ｎｍ堆積する。次に、ＣＶＤ法によりＴＤＭＡＴ
を原料として用いてＴｉＮ膜２５ｂを６ｎｍ堆積して、
密着層（ＴｉＮ／Ｔｉ）２５を形成する。Ｔｉ膜２５ａ
の堆積方法は、第１の実施形態と同様である。また、前
述のように、ＴＤＭＡＴの熱分解によりＴｉＮ膜２５ｂ
を成膜するので、この膜中には少なくとも水分が含まれ
ている。
いるエッチング法によりコンタクトホール底部の清浄化
を行った後、指向性のスパッタ法を用いてＴｉ膜２５ａ
を２０ｎｍ堆積する。次に、ＣＶＤ法によりＴＤＭＡＴ
を原料として用いてＴｉＮ膜２５ｂを６ｎｍ堆積して、
密着層（ＴｉＮ／Ｔｉ）２５を形成する。Ｔｉ膜２５ａ
の堆積方法は、第１の実施形態と同様である。また、前
述のように、ＴＤＭＡＴの熱分解によりＴｉＮ膜２５ｂ
を成膜するので、この膜中には少なくとも水分が含まれ
ている。
【００５０】次いで、Ｓｉ基板２１を大気中に取り出
し、スクラバ洗浄等にて表面のパーティクル等を除去す
る。その後、Ｓｉ基板２１に、Ｎ2雰囲気中において６
５０℃で３０秒の熱処理を施した後、Ｓｉ基板２１を再
度大気中に取り出す。
し、スクラバ洗浄等にて表面のパーティクル等を除去す
る。その後、Ｓｉ基板２１に、Ｎ2雰囲気中において６
５０℃で３０秒の熱処理を施した後、Ｓｉ基板２１を再
度大気中に取り出す。
【００５１】次に、図２（ｂ）〜（ｄ）に示すように、
Ｗ−ＣＶＤ成長を行い、コンタクトホール２４をＷ膜２
９で埋め込む。このＷ−ＣＶＤ成長の形成条件について
詳しく説明する。
Ｗ−ＣＶＤ成長を行い、コンタクトホール２４をＷ膜２
９で埋め込む。このＷ−ＣＶＤ成長の形成条件について
詳しく説明する。
【００５２】まず、図２（ｂ）に示すように、Ｗ−ＣＶ
Ｄ成長を行う前に、Ｓｉ基板２１をチャンバ内に搬入し
た後に、４５０℃のヒーター上で加熱し、チャンバ内の
真空度を９０Ｔｏｒｒに維持する。この工程では、キャ
リアガスとしてＡｒやＨ2を用いる。この時、Ｓｉ基板
２１の温度は約４４０℃に上昇する。その後、チャンバ
内の真空引きを５分間行う。この時のチャンバ内の圧力
は、約４ｍＴｏｒｒである。
Ｄ成長を行う前に、Ｓｉ基板２１をチャンバ内に搬入し
た後に、４５０℃のヒーター上で加熱し、チャンバ内の
真空度を９０Ｔｏｒｒに維持する。この工程では、キャ
リアガスとしてＡｒやＨ2を用いる。この時、Ｓｉ基板
２１の温度は約４４０℃に上昇する。その後、チャンバ
内の真空引きを５分間行う。この時のチャンバ内の圧力
は、約４ｍＴｏｒｒである。
【００５３】次いで、図２（ｃ）に示すように、Ｗ−Ｃ
ＶＤ成長の初期核２７を形成するために、チャンバ内に
ＷＦ6２６ａおよびＳｉＨ4２６ｂを同時に導入する。こ
の時、ＷＦ6２６ａの流量は４０ｓｃｃｍ、ＳｉＨ4２６
ｂの流量は１０ｓｃｃｍである。このＷＦ6２６ａとＳ
ｉＨ4２６ｂの反応（ＳｉＨ4還元）により、初期核２７
を下地として５０ｎｍ堆積する。
ＶＤ成長の初期核２７を形成するために、チャンバ内に
ＷＦ6２６ａおよびＳｉＨ4２６ｂを同時に導入する。こ
の時、ＷＦ6２６ａの流量は４０ｓｃｃｍ、ＳｉＨ4２６
ｂの流量は１０ｓｃｃｍである。このＷＦ6２６ａとＳ
ｉＨ4２６ｂの反応（ＳｉＨ4還元）により、初期核２７
を下地として５０ｎｍ堆積する。
【００５４】その後、図２（ｄ）に示すように、ＷＦ6
２８ａとＨ2２８ｂの反応（Ｈ2還元）により、Ｗ膜２９
を２００ｎｍ堆積する。それにより、コンタクトホール
２４をＷ膜２９で埋め込み、Ｗプラグを形成する。
２８ａとＨ2２８ｂの反応（Ｈ2還元）により、Ｗ膜２９
を２００ｎｍ堆積する。それにより、コンタクトホール
２４をＷ膜２９で埋め込み、Ｗプラグを形成する。
【００５５】上述した第２の実施形態の製造方法によれ
ば、Ｗ−ＣＶＤ成長を行うチャンバ内で予めＳｉ基板２
１を４５０℃に加熱して５分間真空保持するので、少な
くともＴｉＮ膜２５ｂに含まれる水分は蒸発する。した
がって、Ｗ−ＣＶＤ成長するためにＳｉ基板２１が加熱
されても、改質されたＴｉＮ膜２５ｂから水分の脱ガス
が発生することはない。このことから、Ｗ−ＣＶＤ成長
でのコンタクトホール底部の初期核の形成過程におい
て、ＷＦ6２６ａおよびＳｉＨ4２６ｂを同時に導入して
も初期核２７の密度は高いので、Ｗ膜２９は高い埋め込
み特性を得ることが出来る。
ば、Ｗ−ＣＶＤ成長を行うチャンバ内で予めＳｉ基板２
１を４５０℃に加熱して５分間真空保持するので、少な
くともＴｉＮ膜２５ｂに含まれる水分は蒸発する。した
がって、Ｗ−ＣＶＤ成長するためにＳｉ基板２１が加熱
されても、改質されたＴｉＮ膜２５ｂから水分の脱ガス
が発生することはない。このことから、Ｗ−ＣＶＤ成長
でのコンタクトホール底部の初期核の形成過程におい
て、ＷＦ6２６ａおよびＳｉＨ4２６ｂを同時に導入して
も初期核２７の密度は高いので、Ｗ膜２９は高い埋め込
み特性を得ることが出来る。
【００５６】なお、密着層２５を構成するＴｉ膜２５ａ
を堆積する工程からＷ膜２９を堆積する工程までは、真
空中で連続して行うことが好ましい。これは、Ｗ膜２９
を堆積する前に密着層２５を構成するＴｉＮ膜２５ｂを
大気に曝すと、大気中に含まれる水分が膜表面に吸着し
て、ＴｉＮ膜２５ｂに含まれる水分量が増加してしまう
からである。
を堆積する工程からＷ膜２９を堆積する工程までは、真
空中で連続して行うことが好ましい。これは、Ｗ膜２９
を堆積する前に密着層２５を構成するＴｉＮ膜２５ｂを
大気に曝すと、大気中に含まれる水分が膜表面に吸着し
て、ＴｉＮ膜２５ｂに含まれる水分量が増加してしまう
からである。
【００５７】（第３の実施形態）次に、本発明の第３の
実施の形態における半導体装置の製造装置について、図
８を参照しながら説明する。
実施の形態における半導体装置の製造装置について、図
８を参照しながら説明する。
【００５８】図８において、３２は真空搬送室であり、
その周囲に順次、第１の成膜室３３、第２の成膜室３
４、熱処理室３５、および第３の成膜室３６が配置され
ている。
その周囲に順次、第１の成膜室３３、第２の成膜室３
４、熱処理室３５、および第３の成膜室３６が配置され
ている。
【００５９】真空搬送室３２は、真空チャンバと、真空
チャンバ内に設けた基板ホルダーと、真空チャンバに設
けた排気口、およびＮ2のガス導入口とを備える。更
に、真空チャンバに接続されるロードロック室（搬入
側）３１、およびロードロック室（搬出側）３７を備え
る。
チャンバ内に設けた基板ホルダーと、真空チャンバに設
けた排気口、およびＮ2のガス導入口とを備える。更
に、真空チャンバに接続されるロードロック室（搬入
側）３１、およびロードロック室（搬出側）３７を備え
る。
【００６０】第１の成膜室３３は、コンタクトメタルで
あるＴｉ膜を堆積する機能を持つ。そのために第１の成
膜室３３は、図示しないが、真空チャンバと、真空チャ
ンバ内に設けたＴｉターゲット、基板ホルダー、および
プラズマ放電用の電極と、真空チャンバに設けた排気
口、およびＡｒのガス導入口と、電極に接続する高周波
電源とを備える。
あるＴｉ膜を堆積する機能を持つ。そのために第１の成
膜室３３は、図示しないが、真空チャンバと、真空チャ
ンバ内に設けたＴｉターゲット、基板ホルダー、および
プラズマ放電用の電極と、真空チャンバに設けた排気
口、およびＡｒのガス導入口と、電極に接続する高周波
電源とを備える。
【００６１】第２の成膜室３４は、ＴＤＭＡＴの熱分解
を用いたＭＯ−ＣＶＤ法により、ＴｉＮ膜を成膜する機
能を持つ。そのために第２の成膜室３４は、真空チャン
バと、真空チャンバ内に設けたサセプタと、サセプタ内
に設けた加熱用のヒーターと、ヒーターに接続された電
源と、真空チャンバに設けた排気口、およびＴＤＭＡ
Ｔ、Ｈ2ならびにＮ2のガス導入口と、真空チャンバ内に
設けたプラズマ放電用の電極と、電極に接続される高周
波電源とを備える。
を用いたＭＯ−ＣＶＤ法により、ＴｉＮ膜を成膜する機
能を持つ。そのために第２の成膜室３４は、真空チャン
バと、真空チャンバ内に設けたサセプタと、サセプタ内
に設けた加熱用のヒーターと、ヒーターに接続された電
源と、真空チャンバに設けた排気口、およびＴＤＭＡ
Ｔ、Ｈ2ならびにＮ2のガス導入口と、真空チャンバ内に
設けたプラズマ放電用の電極と、電極に接続される高周
波電源とを備える。
【００６２】熱処理室３５は、特定のガス雰囲気中でＳ
ｉ基板を加熱する機能を持つ。そのために熱処理室３５
は、真空チャンバと、真空チャンバ内に設けた基板ホル
ダー、および基板加熱用のランプと、ランプに接続され
た電源と、真空チャンバに設けた排気口、およびＮ2の
ガス導入口とを備える。
ｉ基板を加熱する機能を持つ。そのために熱処理室３５
は、真空チャンバと、真空チャンバ内に設けた基板ホル
ダー、および基板加熱用のランプと、ランプに接続され
た電源と、真空チャンバに設けた排気口、およびＮ2の
ガス導入口とを備える。
【００６３】第３の成膜室３６は、Ｗ−ＣＶＤ法により
Ｗ膜を成膜する機能を持つ。そのために第３の成膜室
は、真空チャンバと、真空チャンバ内に設けたサセプタ
と、サセプタ内に設けた加熱用のヒーターと、ヒーター
に接続される電源と、真空チャンバに設けた排気口、お
よびＷＦ6ならびにＳｉＨ4のガス導入口とを備える。
Ｗ膜を成膜する機能を持つ。そのために第３の成膜室
は、真空チャンバと、真空チャンバ内に設けたサセプタ
と、サセプタ内に設けた加熱用のヒーターと、ヒーター
に接続される電源と、真空チャンバに設けた排気口、お
よびＷＦ6ならびにＳｉＨ4のガス導入口とを備える。
【００６４】以下に、上記の製造装置を用いた半導体装
置の製造工程について説明する。
置の製造工程について説明する。
【００６５】まず、コンタクトホールを有するＳｉ基板
（図示せず）がロードロック室（搬入側）３１にセット
され、真空引きされる。その後、Ｓｉ基板は真空搬送室
３２を経由して、最初に第１の成膜室３３に搬入され、
Ｓｉ基板上にＴｉ膜が成膜される。この第１の成膜室３
３でのＴｉ膜の成膜には、指向性のスパッタ法が用いら
れる。
（図示せず）がロードロック室（搬入側）３１にセット
され、真空引きされる。その後、Ｓｉ基板は真空搬送室
３２を経由して、最初に第１の成膜室３３に搬入され、
Ｓｉ基板上にＴｉ膜が成膜される。この第１の成膜室３
３でのＴｉ膜の成膜には、指向性のスパッタ法が用いら
れる。
【００６６】次に、Ｓｉ基板は真空搬送室３２を経由し
て第２の成膜室３４に搬入され、ＴＤＭＡＴの熱分解を
用いたＭＯ−ＣＶＤ法により、Ｓｉ基板上に密着層とし
てＴｉＮ膜が成膜される。その後、同じチャンバ内で、
上記ＴｉＮ膜をＨ2及びＮ2によるプラズマに暴露して、
膜中より炭素等を除去してＴｉＮ膜を改質する。
て第２の成膜室３４に搬入され、ＴＤＭＡＴの熱分解を
用いたＭＯ−ＣＶＤ法により、Ｓｉ基板上に密着層とし
てＴｉＮ膜が成膜される。その後、同じチャンバ内で、
上記ＴｉＮ膜をＨ2及びＮ2によるプラズマに暴露して、
膜中より炭素等を除去してＴｉＮ膜を改質する。
【００６７】次に、Ｓｉ基板は真空搬送室３２を経由し
て、熱処理室３５に搬入され、そこで、例えばＮ2雰囲
気中で加熱される。この時に、Ｈ2ＯやＮＨ3等のガスが
密着層のＴｉＮ膜から放出される。特に、前述の通り、
コンタクトホールの下部側壁のＨ2やＮ2のプラズマ処理
が施されない部分については、この加熱による効果が大
きい。
て、熱処理室３５に搬入され、そこで、例えばＮ2雰囲
気中で加熱される。この時に、Ｈ2ＯやＮＨ3等のガスが
密着層のＴｉＮ膜から放出される。特に、前述の通り、
コンタクトホールの下部側壁のＨ2やＮ2のプラズマ処理
が施されない部分については、この加熱による効果が大
きい。
【００６８】次に、上記Ｓｉ基板は真空搬送室３２を経
由して、第３の成膜室３６に搬入され、Ｗ−ＣＶＤ法に
より、コンタクトホールはＷ膜によって埋め込まれる。
その後、Ｓｉ基板は真空搬送室３２を経由して、ロード
ロック室（搬出側）３７に搬入され、例えばＮ2でパー
ジされて大気圧に戻って、一連のコンタクトメタルの成
膜が完了する。
由して、第３の成膜室３６に搬入され、Ｗ−ＣＶＤ法に
より、コンタクトホールはＷ膜によって埋め込まれる。
その後、Ｓｉ基板は真空搬送室３２を経由して、ロード
ロック室（搬出側）３７に搬入され、例えばＮ2でパー
ジされて大気圧に戻って、一連のコンタクトメタルの成
膜が完了する。
【００６９】上記の製造装置によれば、Ｔｉ膜の成膜に
始まってＴｉＮ膜の熱処理までが真空中で連続的に処置
され、且つその後も真空中で連続的にＷ膜が成膜され
る。すなわち、ＴｉＮ膜を大気に曝すことがないため、
大気中に含まれる水分が膜中に取り込まれて脱ガスが発
生することもないので、コンタクトホールの初期核の形
成過程において、密度の高い初期核が障害なく形成され
る。特に、コンタクトホールの下部側壁においてその効
果は絶大であり、ステップカバレッジの優れたＷ膜を、
コンタクトホール内に高い埋め込み特性で形成すること
が出来る。
始まってＴｉＮ膜の熱処理までが真空中で連続的に処置
され、且つその後も真空中で連続的にＷ膜が成膜され
る。すなわち、ＴｉＮ膜を大気に曝すことがないため、
大気中に含まれる水分が膜中に取り込まれて脱ガスが発
生することもないので、コンタクトホールの初期核の形
成過程において、密度の高い初期核が障害なく形成され
る。特に、コンタクトホールの下部側壁においてその効
果は絶大であり、ステップカバレッジの優れたＷ膜を、
コンタクトホール内に高い埋め込み特性で形成すること
が出来る。
【００７０】
【発明の効果】以上のように、本発明の半導体装置の製
造方法およびその製造装置によれば、ＴＤＭＡＴを用い
たＣＶＤ法によって堆積したＴｉＮ膜を密着層に用いて
も、膜中に含まれる水分の量を抑制できるので、Ｗ−Ｃ
ＶＤ成長による埋め込み特性の向上を図り、電気的かつ
形状的にも安定したＷプラグを形成することが出来る。
造方法およびその製造装置によれば、ＴＤＭＡＴを用い
たＣＶＤ法によって堆積したＴｉＮ膜を密着層に用いて
も、膜中に含まれる水分の量を抑制できるので、Ｗ−Ｃ
ＶＤ成長による埋め込み特性の向上を図り、電気的かつ
形状的にも安定したＷプラグを形成することが出来る。
【図１】 本発明の第１の実施形態における半導体装置
の製造方法を示す工程断面図
の製造方法を示す工程断面図
【図２】 本発明の第２の実施形態における半導体装置
の製造方法を示す工程断面図
の製造方法を示す工程断面図
【図３】 ＴｉＮ膜厚と脱ガス量の関係を示す図
【図４】 ＴｉＮ膜厚と電気特性の関係を示す図
【図５】 コンタクトホールにおける初期核の形成状態
でのボトムカバレッジに関する、ＷＦ6とＳｉＨ4の導入
タイミングに対する依存性を示す図
でのボトムカバレッジに関する、ＷＦ6とＳｉＨ4の導入
タイミングに対する依存性を示す図
【図６】 コンタクトホールにおける初期核の形成状態
でのボトムカバレッジに関する、ＳｉＨ4流量に対する
依存性を示す図
でのボトムカバレッジに関する、ＳｉＨ4流量に対する
依存性を示す図
【図７】 コンタクトホールにおける初期核の形成状態
でのボトムカバレッジに関する、ＷＦ6流量に対する依
存性を示す図
でのボトムカバレッジに関する、ＷＦ6流量に対する依
存性を示す図
【図８】 本発明の第３の実施形態における半導体装置
の製造装置を示す構成図
の製造装置を示す構成図
【図９】 従来のＷプラグを形成する半導体装置の製造
方法を示す工程断面図
方法を示す工程断面図
【図１０】 プラズマ処理の有無によるＴｉＮ膜からの
脱ガス量の変化を示す図
脱ガス量の変化を示す図
【図１１】 熱処理の有無によるＴｉＮ膜からの脱ガス
量の変化を示す図
量の変化を示す図
１１、２１、４１ Ｓｉ基板
１２、２２、４２ コバルトシリサイド
１３、２３、４３ 絶縁膜
１４、２４、４４ コンタクトホール
１５、４５ Ｔｉ膜
１６、４６ 少なくとも水分を含むＴｉＮ膜
１７、４７ Ｈ2およびＮ2のプラズマ
１８、４８ 改質されたＴｉＮ膜
１９、４９ ＷＦ6
１１０、４１０ ＳｉＨ4
１１１、４１１ 初期核
１１２、４１２ Ｈ2
１１３、４１３ Ｗ膜
２５ 密着層（ＴｉＮ／Ｔｉ）
２６ ＷＦ6及びＳｉＨ4
２７ 初期核
２８ Ｈ2
２９ Ｗ膜
３１ ロードロック室（搬入側）
３２ 真空搬送室
３３ 第１の成膜室
３４ 第２の成膜室
３５ 熱処理室
３６ 第３の成膜室
３７ ロードロック室（搬出側）
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 樋野村 徹
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 原田 剛志
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 4K030 AA04 AA06 AA11 AA16 AA17
BA18 BA20 BA38 BB12 CA04
DA01 FA10 HA01 JA01 KA49
LA15
4M104 AA01 BB14 BB20 CC01 DD08
DD16 DD19 DD22 DD37 DD43
DD44 DD45 FF22 HH15
5F033 JJ18 JJ19 JJ33 KK01 KK25
NN06 NN07 PP02 PP04 PP06
PP09 PP11 PP15 PP33 QQ09
QQ10 QQ11 QQ37 QQ92 RR04
RR15 WW02 XX02 XX09
Claims (11)
- 【請求項１】 シリコン基板上の所定領域に二珪化コバ
ルト層を形成する工程（ａ）と、 前記シリコン基板上に絶縁膜を堆積する工程（ｂ）と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト
ホールを形成する工程（ｃ）と、 スパッタ法により前記コンタクトホール内を被覆するチ
タン膜を堆積する工程（ｄ）と、 化学的気相成長法により有機チタン材料を用いて前記チ
タン膜上にＣ（炭素）を含んだ窒化チタン膜を堆積する
工程（ｅ）と、 前記窒化チタン膜の表面を水素および窒素のプラズマに
暴露して、前記窒化チタン膜から少なくとも前記Ｃ（炭
素）を除去する工程（ｆ）と、 工程（ｆ）の後に、化学的気相成長法により六弗化タン
グステンとモノシランを用いて前記窒化チタン膜上にタ
ングステン膜を堆積する工程（ｇ）とを備え、 工程（ｅ）で１回に堆積する前記窒化チタン膜の膜厚
を、その後大気に曝されることにより膜中に取り込まれ
る水分を抑制できる厚さ以下に設定し、 工程（ｅ）から工程（ｆ）の工程サイクルを複数回行っ
て、所望とする膜厚の前記窒化チタン膜を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記コンタクトホールの下部側壁におけ
る前記窒化チタン膜の膜厚を、約３〜４ｎｍの範囲とす
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 シリコン基板の表面に堆積する前記窒化
チタン膜の膜厚を、１サイクル当たり５ｎｍ以下とし、
２サイクルの合計で５〜７ｎｍの範囲とすることを特徴
とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 シリコン基板上の所定領域に二珪化コバ
ルト層を形成する工程（ａ）と、 前記シリコン基板上に絶縁膜を堆積する工程（ｂ）と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト
ホールを形成する工程（ｃ）と、 スパッタ法により前記コンタクトホール内を被覆するチ
タン膜を堆積する工程（ｄ）と、 化学的気相成長法により有機チタン材料を用いて前記チ
タン膜上に少なくともＣ（炭素）を含んだ窒化チタン膜
を堆積する工程（ｅ）と、 前記窒化チタン膜の表面を水素および窒素のプラズマに
暴露して、前記窒化チタン膜から少なくとも前記Ｃ（炭
素）を除去する工程（ｆ）と、 工程（ｆ）の後に、化学的気相成長法により六弗化タン
グステンとモノシランを用いて前記窒化チタン膜上にタ
ングステン膜を堆積する工程（ｇ）とを備え、 工程（ｇ）では、前記六弗化タングステンを前記モノシ
ランよりも先に前記シリコン基板の表面に供給して、前
記窒化チタン膜上にタングステンの初期核を密に形成し
た後に、前記モノシランも前記シリコン基板の表面に供
給して、さらに前記窒化チタン膜上に前記タングステン
膜を堆積することを特徴とする半導体装置の製造方法。 - 【請求項５】 シリコン基板上の所定領域に二珪化コバ
ルト層を形成する工程（ａ）と、 前記シリコン基板上に絶縁膜を堆積する工程（ｂ）と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト
ホールを形成する工程（ｃ）と、 スパッタ法により前記コンタクトホール内を被覆するチ
タン膜を堆積する工程（ｄ）と、 化学的気相成長法により有機チタン材料を用いて前記チ
タン膜上に少なくともＣ（炭素）を含んだ窒化チタン膜
を堆積する工程（ｅ）と、 前記窒化チタン膜の表面を水素および窒素のプラズマに
暴露して、前記窒化チタン膜から少なくとも前記Ｃ（炭
素）を除去する工程（ｆ）と、 工程（ｆ）の後に、化学的気相成長法により六弗化タン
グステンとモノシランを用いて前記窒化チタン膜上にタ
ングステン膜を堆積する工程（ｇ）とを備え、 工程（ｇ）では、前記シリコン基板の表面に供給され
る、前記モノシランに対する前記六弗化タングステンの
流量比率を１．２〜１．８に設定して、前記窒化チタン
膜上にタングステンの初期核を密に形成した後に、さら
に前記窒化チタン膜上に前記タングステン膜を堆積する
ことを特徴とする半導体装置の製造方法。 - 【請求項６】 工程（ｅ）および工程（ｆ）を同一のチ
ャンバ内で連続して行い、工程（ｄ）、工程（ｅ）、工
程（ｆ）および工程（ｇ）を真空中で連続して行うこと
を特徴とする請求項１〜５のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項７】 シリコン基板上の所定領域に二珪化コバ
ルト層を形成する工程（ａ）と、 前記シリコン基板上に絶縁膜を堆積する工程（ｂ）と、 前記絶縁膜に前記二珪化コバルト層に達するコンタクト
ホールを形成する工程（ｃ）と、 スパッタ法により前記コンタクトホール内を被覆するチ
タン膜を堆積する工程（ｄ）と、 化学的気相成長法により有機チタン材料を用いて前記チ
タン膜上に少なくともＣ（炭素）を含んだ窒化チタン膜
を堆積する工程（ｅ）と、 化学的気相成長法により六弗化タングステンとモノシラ
ンを用いて前記窒化チタン膜上にタングステン膜を堆積
する工程（ｆ）とを備え、 工程（ｆ）では、前記六弗化タングステンと前記モノシ
ランを前記シリコン基板の表面に供給する前に、前記タ
ングステン膜を堆積するチャンバ内で前記シリコン基板
を真空中で加熱して、前記窒化チタン膜に含まれる少な
くとも前記水分を外部に放出することを特徴とする半導
体装置の製造方法。 - 【請求項８】 工程（ｄ）、工程（ｅ）および工程
（ｆ）を真空中で連続して行うことを特徴とする請求項
７に記載の半導体装置の製造方法。 - 【請求項９】 前記有機チタン材料はテトラキスジメチ
ルアミノチタンであることを特徴とする請求項１〜８の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項１０】 スパッタ法によりチタン膜を堆積する
第１の成膜室と、 化学的気相成長法により少なくともＣ（炭素）を含んだ
窒化チタン膜を堆積し、且つ前記窒化チタン膜に含まれ
る少なくとも前記水分を除去する第２の成膜室と、 前記窒化チタン膜を形成した半導体基板を真空中で熱処
理する熱処理室と、 化学的気相成長法によりタングステン膜を堆積する第３
の成膜室と、 前記第１の成膜室、前記第２の成膜室、前記熱処理室お
よび前記第３の成膜室の間を接続する真空搬送室とを備
えたことを特徴とする半導体装置の製造装置。 - 【請求項１１】 請求項９に記載の半導体装置の製造装
置において、 前記第１の成膜室は、第１の真空チャンバと、前記第１
の真空チャンバ内に設けたチタンターゲットと、前記第
１の真空チャンバ内に設けた基板ホルダーと、前記第１
の真空チャンバに設けた第１の排気口と、前記第１の真
空チャンバに設けたアルゴン用の第１のガス導入口と、
前記第１の真空チャンバ内に設けたプラズマ放電用の第
１の電極と、前記第１の電極に接続する第１の高周波電
源とを有し、 前記第２の成膜室は、第２の真空チャンバと、前記第２
の真空チャンバ内に設けた第１のサセプタと、前記第１
のサセプタ内に設けた第１の加熱機構と、前記第１の加
熱機構に接続する第１の電源と、前記第２の真空チャン
バに設けた第２の排気口と、前記第２の真空チャンバに
付属するガス供給システムに設けた有機チタン材料、水
素および窒素用の第２のガス導入口と、前記第２の真空
チャンバ内に設けたプラズマ放電用の第２の電極と、前
記第２の電極に接続する第２の高周波電源とを有し、 前記第３の成膜室は、第３の真空チャンバと、前記第３
の真空チャンバ内に設けた第２のサセプタと、前記第２
のサセプタ内に設けた第２の加熱機構と、前記第２の加
熱機構に接続する第２の電源と、前記第３の真空チャン
バに設けた第３の排気口と、前記第３の真空チャンバに
設けた六弗化タングステンおよびモノシラン用の第３の
ガス導入口とを有し、 前記熱処理室は、第４の真空チャンバと、前記第４の真
空チャンバ内に設けた基板ホルダーと、前記第４の真空
チャンバ内に設けた基板加熱用のランプと、前記ランプ
に接続する第３の電源と、前記第４の真空チャンバに設
けた第４の排気口と、前記第４の真空チャンバに設けた
窒素用の第４のガス導入口とを有し、 前記真空搬送室は、第５の真空チャンバと、前記第５の
真空チャンバ内に設けた基板ホルダーと、前記第５の真
空チャンバに設けた第５の排気口と、前記第５の真空チ
ャンバに設けた窒素用の第５のガス導入口と、前記第５
の真空チャンバに接続するロードロック室とを有するこ
とを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209127A JP2003022985A (ja) | 2001-07-10 | 2001-07-10 | 半導体装置の製造方法およびその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209127A JP2003022985A (ja) | 2001-07-10 | 2001-07-10 | 半導体装置の製造方法およびその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003022985A true JP2003022985A (ja) | 2003-01-24 |
Family
ID=19044827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001209127A Withdrawn JP2003022985A (ja) | 2001-07-10 | 2001-07-10 | 半導体装置の製造方法およびその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003022985A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7371680B2 (en) | 2004-08-26 | 2008-05-13 | Elpida Memory Inc. | Method of manufacturing semiconductor device |
| US7384866B2 (en) | 2002-05-30 | 2008-06-10 | Samsung Electronics Co., Ltd. | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer |
| US8344461B2 (en) | 2009-09-29 | 2013-01-01 | Panasonic Corporation | Solid-state imaging device and manufacturing method for the same |
| CN108847394A (zh) * | 2017-04-20 | 2018-11-20 | 朗姆研究公司 | 通过原子层沉积形成平滑和共形的钴膜的方法和装置 |
| JP2020147794A (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| US11901227B2 (en) | 2014-09-30 | 2024-02-13 | Lam Research Corporation | Feature fill with nucleation inhibition |
| US11978666B2 (en) | 2018-12-05 | 2024-05-07 | Lam Research Corporation | Void free low stress fill |
-
2001
- 2001-07-10 JP JP2001209127A patent/JP2003022985A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7384866B2 (en) | 2002-05-30 | 2008-06-10 | Samsung Electronics Co., Ltd. | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer |
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7371680B2 (en) | 2004-08-26 | 2008-05-13 | Elpida Memory Inc. | Method of manufacturing semiconductor device |
| US8344461B2 (en) | 2009-09-29 | 2013-01-01 | Panasonic Corporation | Solid-state imaging device and manufacturing method for the same |
| US11901227B2 (en) | 2014-09-30 | 2024-02-13 | Lam Research Corporation | Feature fill with nucleation inhibition |
| CN108847394A (zh) * | 2017-04-20 | 2018-11-20 | 朗姆研究公司 | 通过原子层沉积形成平滑和共形的钴膜的方法和装置 |
| CN108847394B (zh) * | 2017-04-20 | 2024-03-15 | 朗姆研究公司 | 通过原子层沉积形成平滑和共形的钴膜的方法和装置 |
| US11978666B2 (en) | 2018-12-05 | 2024-05-07 | Lam Research Corporation | Void free low stress fill |
| JP2020147794A (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| WO2020184342A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| JP7175224B2 (ja) | 2019-03-13 | 2022-11-18 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| KR100462097B1 (ko) | 질화티탄막의 형성 방법 및 당해 방법으로 제조된 생성물 | |
| US7655567B1 (en) | Methods for improving uniformity and resistivity of thin tungsten films | |
| US7785658B2 (en) | Method for forming metal wiring structure | |
| US7244683B2 (en) | Integration of ALD/CVD barriers with porous low k materials | |
| US7262125B2 (en) | Method of forming low-resistivity tungsten interconnects | |
| US7955972B2 (en) | Methods for growing low-resistivity tungsten for high aspect ratio and small features | |
| US6255216B1 (en) | Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition | |
| JP4595989B2 (ja) | 成膜方法 | |
| KR960008150B1 (ko) | 고융점 금속 질화물의 증착방법 및 고융점 금속 질화물을 함유하는 전도막의 형성방법 | |
| US20020114886A1 (en) | Method of tisin deposition using a chemical vapor deposition process | |
| US20070054487A1 (en) | Atomic layer deposition processes for ruthenium materials | |
| US20100151676A1 (en) | Densification process for titanium nitride layer for submicron applications | |
| KR102394249B1 (ko) | 코발트에 대한 망간 배리어 층 및 접착 층 | |
| TW200537571A (en) | Forming method of barrier film, and forming method of electrode film | |
| JP2001291682A (ja) | 化学気相堆積により形成された窒化チタン膜のプラズマ処理 | |
| JPH0697111A (ja) | バリアメタルの形成方法 | |
| US6025269A (en) | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer | |
| JP4103461B2 (ja) | 成膜方法 | |
| JP3381774B2 (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JPH05209279A (ja) | 金属膜形成装置および金属膜形成法 | |
| JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| JP3636866B2 (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JP2003022985A (ja) | 半導体装置の製造方法およびその製造装置 | |
| US20070082130A1 (en) | Method for foming metal wiring structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |