KR0182169B1 - 로그값 계산회로 - Google Patents
로그값 계산회로 Download PDFInfo
- Publication number
- KR0182169B1 KR0182169B1 KR1019960033958A KR19960033958A KR0182169B1 KR 0182169 B1 KR0182169 B1 KR 0182169B1 KR 1019960033958 A KR1019960033958 A KR 1019960033958A KR 19960033958 A KR19960033958 A KR 19960033958A KR 0182169 B1 KR0182169 B1 KR 0182169B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- parallel
- log
- outputting
- serial
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
본 발명은 로그값 계산회로를 공개한다. 그 회로는 N비트의 데이타를 직렬로 입력하여 병렬로 출력하기 위한 병렬 입력 직렬 출력수단, 상기 병렬 입력 직렬 출력수단의 출력신호가 1인 경우에 셋트되고 0인 경우에 1감소하여 N비트 데이타의 로그값의 정수부분의 값을 출력하기 위한 계수수단, 상기 병렬 입력 직렬 출력수단의 출력신호를 저장하기 위한 저장수단, 상기 로그값의 정수부분의 값의 반전된 값에 응답하여 상기 저장수단에 저장된 N비트 데이타의 가장 좌측의 위치한 1아래의 데이타를 상기 로그값의 소수부분의 값으로 출력하기 위한 수단, 및 상기 수단으로 부터의 직렬 데이타를 병렬로 출력하기 위한 직렬 입력 병렬 출력수단으로 구성되어 있다.
Description
본 발명은 로그값 계산회로에 관한 것으로, 특히 직렬 연산 방식을 이용한 디지탈 로그값 계산회로에 관한 것이다.
디지탈 오디오 신호처리에 있어서, 인간이 음의 방향성을 느끼는 방향성 정보는 오디오 신호 2채널에서 추출되는데 이것은 소리의 절대적 크기에는 관계가 없고, 오디오 신호의 크기의 비의 로그값의 합과 차로 추출된다. 로그값을 계산하는 방법으로는 테일러(Taylor) 공식을 이용한 근사화나 분배와 같은 방식을 사용하는데 이것은 승산기와 같은 크기가 비교적 크기가 큰 하드웨어를 필요로 한다.
본 발명의 목적은 하드웨어가 간단한 직렬 연산 방식을 이용한 로그값 계산회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 로그값 계산회로는 N비트의 데이타를 직렬로 입력하여 병렬로 출력하기 위한 병렬 입력 직렬 출력수단, 상기 병렬 입력 직렬 출력수단의 출력신호가 1인 경우에 셋트되고 0인 경우에 1감소하여 N비트 데이타의 로그값의 정수부분의 값을 출력하기 위한 계수수단, 상기 병렬 입력 직렬 출력수단의 출력신호를 저장하기 위한 저장수단, 상기 로그값의 정수부분의 값의 반전된 값에 응답하여 상기 저장수단에 저장된 N비트 데이타의 가장 좌측의 위치한 1아래의 데이타인 상기 로그값의 소수부분의 값으로 출력하기 위한 수단, 및 상기 수단으로 부터의 직렬 데이타를 병렬로 출력하기 위한 직렬 입력 병렬 출력수단을 구비한 것을 특징으로 한다.
도 1 은 본 발명의 로그값 계산회로의 블럭도이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 로그값 계산회로를 설명하면 다음과 같다.
아래의 표는 10진법과 2진법의 수(N)의 근사 로그값(LA(N))을 나타내는 것이다.
숫자(N)이 이진수로 10110110(십진수로는 182)인 경우에, 근사화된 로그 값(LA(N))은 111.011011이 된다. 숫자(N)가 1보다 크거나 같은 경우의 값이 이진수로 주어졌을 때 숫자(N)를 다음과 같이 부호화한다. 숫자(N)은이고 k값이 양의 정수이고, x는 이전 소수값이고 0보다 크거나 같고 1보다 작다. k의 값은 가장 좌측에 있는 1의 값을 지니는 비트의 위치이고, 1 다음에 오는 값이 소수점의 값이 된다. 숫자(N)이 10110110이라면, 가장 좌측에 1이 오므로 이것의 위치는 7이다. 그러므로, 로그값의 정수 부분은 7이 되고, 좌측 1 다음에 오는 0110110의 값이 로그값의 소수점 이하값이 된다. 즉, 카운터와 쉬프터를 이용하여 로그 연산을 수행할 수 있다. 본 발명에서는 16비트의 값이 입력되는 경우에 로그값을 발생하는 직렬회로를 구현하였다.
도 1은 본 발명의 16비트 로그값 계산회로의 블럭도로서, 병렬 입력 직렬 출력회로(10), 카운터(12), 래치(14), 레지스터(16), 디코더(18), 스위치 어레이(20), 및 직렬 입력 병렬 출력회로(22)로 구성되어 있다.
병렬 입력 직렬 출력회로(10)는 N비트의 병렬 데이타를 1비트씩 직렬로 출력한다. 카운터(12)는 입력되는 비트의 값이 0이면 리셋트되고 1이면 1감소된 값을 출력한다. 만일, 카운터(12)가 3비트 카운터라면, 입력되는 비트의 값이 1이면 111로 리셋트되고, 0이면 111에서 110으로 감소된다. 병렬 입력 직렬 출력회로(10)와 카운터(12)는 만일 입력되는 데이타가 8비트에서 15비트 사이의 데이타라면 카운터(12)는 4비트 카운터를 사용하여야 하고 4비트에서 7비트까지의 데이타라면 카운터(12)는 3비트 카운터를 사용하여야 한다. 예를 들어, 카운터(12)로 입력되는 직렬 데이타의 값이 상기 표에 나타낸 01101인 경우에 병렬 입력 직렬 출력회로(10)로 입력되는 데이타는 00001101이고 이 값이 카운터(12)로 출력된다. 카운터(12)의 출력값은 111-110-111-111-110-101-100-11의 순서로 출력된다. 카운터(12)의 최종 출력값은 11이 되고 이 값은 로그값의 정수부분의 값이 된다. 즉, 가장 좌측에 위치한 1의 자릿수인 11이 로그값의 정수부분의 값이 된다. 반전기(14)는 11의 값을 반전하여 100의 값을 출력한다. 래치(16)는 100의 값을 래치한다. 그리고, 래지스터(18)는 병렬 입력 직렬 출력회로(10)의 신호를 최하위 비트부터 순서대로 저장한다. 디코더(20)는 래치(16)의 출력신호가 100이므로 레지스터(18)에 저장된 값인 1101의 가장 좌측의 1이하의 데이타인 1101을 출력하게 된다. 스위치 어레이(22)는 디코더(20)의 출력신호에 대응하는 출력신호인 1101을 직렬로 출력한다. 즉, 디코더(20)와 스위치 어레이(22)는 로그값의 소수부분의 값을 직렬로 출력하기 위한 회로 구성으로 N비트의 데이타의 가장 좌측의 1이 위치한 비트 이하의 데이타를 출력하기 위한 것이다. 직렬 입력 병렬 출력회로(24)는 스위치 어레이(24)의 출력신호인 1101을 직렬로 입력하여 병렬로 출력하게 된다. 이 값은 로그값의 소수부분의 값이 된다. 카운터(12)의 정수부분의 값과 직렬 입력 병렬 출력회로(24)의 소수부분의 값이 합쳐져서 8비트의 하나의 로그값이 발생된다. 상술한 설명에서는 8비트의 데이타에 대한 로그값 계산만을 설명하였지만 8비트 이상의 데이타에 대하여도 동일하게 적용될 수 있다.
따라서, 본 발명의 로그값 계산회로는 직렬 연산 방식을 이용하여 속도면에서는 시스템 클럭이 많이 소요되지만 하드웨어가 간단하여 비교적 동작 속도가 낮은 오디오 신호 처리에 적합하다.
Claims (1)
- N비트의 데이타를 직렬로 입력하여 병렬로 출력하기 위한 병렬 입력 직렬 출력수단, 상기 병렬 입력 직렬 출력수단의 출력신호가 1인 경우에 셋트되고 0인 경우에 1감소하여 N비트 데이타의 로그값의 정수부분의 값을 출력하기 위한 계수수단, 상기 병렬 입력 직렬 출력수단의 출력신호를 저장하기 위한 저장수단, 상기 로그값의 정수부분의 값의 반전된 값에 응답하여 상기 저장수단에 저장된 N비트 데이타의 가장 좌측의 위치한 1아래의 데이타를 상기 로그값의 소수부분의 값으로 출력하기 위한 수단, 및 상기 수단으로 부터의 직렬 데이타를 병렬로 출력하기 위한 직렬 입력 병렬 출력수단을 구비한 것을 특징으로 하는 로그값 계산회로.
10진법 2진법 N LA(N) N LA(N) 8 3.000 1000 011.000 9 3.125 1001 011.001 10 3.250 1010 011.010 11 3.375 1011 011.011 12 3.500 1100 011.100 13 3.625 1101 011.101 14 3.750 1110 011.110 15 3.875 1111 011.111 16 4.000 10000 100.000
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960033958A KR0182169B1 (ko) | 1996-08-16 | 1996-08-16 | 로그값 계산회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960033958A KR0182169B1 (ko) | 1996-08-16 | 1996-08-16 | 로그값 계산회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980014822A KR19980014822A (ko) | 1998-05-25 |
KR0182169B1 true KR0182169B1 (ko) | 1999-05-15 |
Family
ID=19469748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960033958A KR0182169B1 (ko) | 1996-08-16 | 1996-08-16 | 로그값 계산회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0182169B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801326B1 (ko) * | 2006-08-02 | 2008-02-19 | 엠텍비젼 주식회사 | 케이-비트 마이크로 프로세서에서의 로그 베이스 2 연산수행 방법, 로그 베이스 2 연산을 이용한 스케일 팩터디코딩 방법, 이를 구현하기 위한 프로그램이 기록된 기록매체 및 로그 베이스 2 연산 장치 |
-
1996
- 1996-08-16 KR KR1019960033958A patent/KR0182169B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980014822A (ko) | 1998-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4953115A (en) | Absolute value calculating circuit having a single adder | |
KR100498457B1 (ko) | 메모리를 감소시키는 개선된 룩업 테이블 압축방법 및이를 이용하여 압축된 룩업 테이블을 가지는 비선형 함수발생장치 및 그 발생방법 | |
EP0416869B1 (en) | Digital adder/accumulator | |
JP2585649B2 (ja) | 除算回路 | |
US5113362A (en) | Integrated interpolator and method of operation | |
US4924421A (en) | Priority encoding system | |
KR0182169B1 (ko) | 로그값 계산회로 | |
KR0146656B1 (ko) | 다치 논리합 연산장치 | |
KR0146655B1 (ko) | 다치 논리곱 연산장치 | |
JP2766133B2 (ja) | パラレル・シリアル・データ変換回路 | |
US5691930A (en) | Booth encoder in a binary multiplier | |
US5905663A (en) | Minimal circuit for detecting loss of precision in floating point numbers | |
US5945657A (en) | Constant divider | |
EP0470793B1 (en) | Digital signal orthogonal transformer apparatus | |
US6675186B1 (en) | Decibel adjustment device with shift amount control circuit | |
JP2991788B2 (ja) | 復号器 | |
US6516333B1 (en) | Sticky bit value predicting circuit | |
US5253194A (en) | Digital multiplier | |
KR950010822B1 (ko) | 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법 | |
KR100239631B1 (ko) | 디지틀 승산기 | |
KR920006324B1 (ko) | 실시간 2's콤플리멘트 코드 승산기의 최적화방법 | |
KR940007925B1 (ko) | 부호처리 기능을 가진 누산기 | |
GB2067799A (en) | Improvements in or Relating to Digital Filters | |
KR910018920A (ko) | 신경 회로망을 이용한 이산형 코사인 변환용 집적회로 | |
KR100265358B1 (ko) | 고속의쉬프팅장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |