KR0178251B1 - 선입선출 버퍼(fifo)를 이용한 데이터 전송 장치 - Google Patents

선입선출 버퍼(fifo)를 이용한 데이터 전송 장치 Download PDF

Info

Publication number
KR0178251B1
KR0178251B1 KR1019960015393A KR19960015393A KR0178251B1 KR 0178251 B1 KR0178251 B1 KR 0178251B1 KR 1019960015393 A KR1019960015393 A KR 1019960015393A KR 19960015393 A KR19960015393 A KR 19960015393A KR 0178251 B1 KR0178251 B1 KR 0178251B1
Authority
KR
South Korea
Prior art keywords
data
fifo
error
address
error detection
Prior art date
Application number
KR1019960015393A
Other languages
English (en)
Other versions
KR970076292A (ko
Inventor
김창일
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960015393A priority Critical patent/KR0178251B1/ko
Publication of KR970076292A publication Critical patent/KR970076292A/ko
Application granted granted Critical
Publication of KR0178251B1 publication Critical patent/KR0178251B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 FIFO(First In First Out)에 저장되는 데이터가 에러 발생시, 발생된 에러 데이터를 제거하여, 에러가 발생하지 않은 데이터를 전송하는 FIFO를 이용한 데이터 전송 장치에 관한 것으로서, 입력되는 데이터를 저장하고, 저장한 상기 데이터를 저장한 순서에 의하여 출력하는 FIFO(12)를 이용하여 데이터를 전송하는 장치에 있어서, 데이터를 생성하여 제공하는 데이터 생성부(10); 데이터 생성부(10)에서 제공하는 데이터의 에러를 검출하고, 검출한 데이터 에러 신호를 인가하는 에러 검출부(14); 데이터 생성부(10)에서 제공하는 데이터를 FIFO(12)에 저장할 수 있도록 하는 데이터 저장 제어 신호를 출력하는 FIFO 제어부(11); 저장 제어 신호가 인가되면 에러 검출부(14)로부터 데이터 에러 검출 신호가 인가되는지의 유무를 판단하여 데이터의 어드레스를 선택적으로 증가시키는 어드레스 제어부(20); FIFO(12)에 저장된 데이터를 독출하여 전송하는 데이터 전송부(13)를 포함한다.

Description

선입선출 버퍼(FIFO)를 이용한 데이터 전송 장치
제1도는 종래 기술에 따른 FIFO를 이용한 데이터 전송 장치의 블럭도.
제2도는 본 발명에 따른 FIFO를 이용한 데이터 전송 장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이터 생성부 11 : FIFO 제어부
12 : FIFO 13 : 데이터 전송부
14 : 에러 검출부 20 : 어드레스 제어부
본 발명은 FIFO(First In First Out)를 이용한 데이터 전송 장치에 관한 것으로서, 특히, FIFO에 저장되는 데이터가 에러 발생시, 발생된 에러 데이터를 제거하여, 에러가 발생하지 않은 데이터를 전송하는 FIFO를 이용한 데이터 전송 장치에 관한 것이다.
잘 알려진 바와 같이, FIFO는 가상 기억 장치하에서 페이지 대치 알고리즘으로 적재된 후, 시간이 가장 오래 된 것을 선정해서 내보내는 선입선출 방식의 기억 장치이다.
제1도는 종래 기술에 따른 FIFO를 이용한 데이터 전송 장치의 블럭도로서, 데이터를 생성하고, 생성된 데이터를 제공하는 데이터 생성부(10), 데이터 생성부(10)에서 데이터 생성시 발생한 에러 데이터를 검출하는 에러 검출부(14), 데이터 생성부(10)로부터 생성된 데이터를 기록하기 위한 WR 신호가 입력되면 데이터 생성부(10)의 생성 데이터를 저장하도록 제어하는 FIFO 제어부(11), FIFO 제어부(11)의 제어에 따라 데이터 생성부(10)에서 제공되는 데이터를 순차적으로 저장하고 저장 순서에 따라 순차적으로 출력하는 FIFO(12), FIFO(12)에 저장된 데이터를 독출하여 다른 구성 요소에 전송하는 데이터 전송부(13)를 포함한다.
이때, FIFO(12)에서 FIFO 제어부(11)로 출력되는 FF(Full FIFO) 신호는 FIFO 제어부(11)로부터 WR 신호가 입력된 경우, 데이터를 저장할 어드레스가 없는 경우 FIFO(12)가 발생하는 신호이며, FIFO(12)에서 데이터 전송부(13)로 출력되는 EF(Empty FIFO) 신호는 FIFO 제어부(11)에서 RD 신호가 입력된 경우, 어드레스에 저장된 데이터가 없는 경우 FIFO(12)가 발생하는 신호를 말한다.
상술한 바와 같이, 종래의 FIFO를 이용한 데이터 전송 장치는, 에러 검출부(14)에서 데이터 생성부(10)의 에러 데이터를 검출하는 바, 기 저장된 데이터가 에러가 발생하는 경우, 에러가 발생한 데이터를 FIFO(12)로부터 제거할 수 없는 문제점이 있었다.
따라서, 본 발명은 상술한 바를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, FIFO에 기 저장된 데이터의 에러가 발생하면 에러가 발생한 데이터의 어드레스를 증가시키지 않으므로써, 에러가 발생한 데이터를 소멸시켜 제거하기 위한 FIFO를 이용한 데이터 전송 장치를 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 FIFO를 이용한 데이터 전송 장치의 특징은, 입력되는 데이터를 저장하고, 저장한 상기 데이터를 저장한 순서에 의하여 출력하는 FIFO를 이용하여 데이터를 전송하는 장치에 있어서, 데이터를 생성하여 제공하는 데이터 생성부; 상기 데이터 생성부에서 제공하는 데이터의 에러를 검출하고, 검출한 데이터 에러 신호를 인가하는 에러 검출부; 상기 데이터 생성부에서 제공하는 데이터를 상기 FIFO에 저장할 수 있도록 하는 데이터 저장 제어 신호를 출력하는 FIFO 제어부; 상기 저장 제어 신호가 인가되면 상기 에러 검출부로부터 데이터 에러 검출 신호가 인가되는지의 유무를 판단하여 데이터의 어드레스를 선택적으로 증가시키는 어드레스 제어부; 상기 FIFO에 저장된 데이터를 독출하여 전송하는 데이터 전송부를 포함한다.
본 발명의 기타 목적과 여러 가지 장점은 이 기술 분야에 종사하는 자들에 의해 첨부 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 첨부 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다.
제2도는 본 발명에 따른 FIFO를 이용한 데이터 전송 장치의 블록도로서, 데이터 생성부(10), FIFO 제어부(11), FIFO(12), 데이터 전송부(13), 에러 검출부(14), 어드레스 제어부(20)를 포함한다.
데이터 생성부(10)는 생성되는 데이터를 도면에 도시된 바와 같이 FIFO(12)와 에러 검출부(14)로 제공한다.
이때, 에러 검출부(14)는 데이터 생성부(10)에서 제공하는 데이터로부터 에러가 발생되는지를 검출한 데이터 에러 검출 신호를 어드레스 제어부(20)로 출력한다.
FIFO 제어부(11)는 데이터 생성부(10)로부터 생성한 데이터를 저장하기 위한 신호가 입력되면 데이터 생성부(10)에서 생성하는 데이터를 FIFO(12)에 저장할 수 있도록 하는 저장 제어 신호 즉, FW 신호를 어드레스 제어부(20)로 인가한다.
이때, 어드레스 제어부(20)는 상술한 바와 같이 FIFO 제어부(11)로부터 데이터 생성부(10)에서 생성한 데이터를 FIFO(12)에 저장할 수 있도록 하는 저장 제어 신호가 입력되면 에러 검출부(14)에서 데이터 에러 검출 신호가 인가되는지의 유무를 판단한다.
즉, 어드레스 제어부(20)는 에러 검출부(14)에서 데이터 에러 검출 신호가 인가되지 않으면 정상적인 데이터이므로 데이터 어드레스(FADDR)를 증가시켜 FIFO(12)가 데이터 생성부(10)에서 제공하는 데이터를 저장하도록 데이터 어드레스를 제어하고, 에러 검출부(14)에서 데이터 에러 검출 신호가 인가되면 인가된 데이터 에러 검출 신호에 해당하는 데이터 어드레스(FADDR)를 증가시키지 않도록 FIFO(12) 어드레스를 제어하므로써, 에러 데이터는 소멸시키고, 에러가 발생하지 않는 데이터의 어드레스를 증가시키므로써 데이터를 보존하게 된다.
따라서, 데이터 전송부(13)는 상술한 바와 같은 과정에 의하여 FIFO(12)에 저장된 데이터를 리드하여 다른 기능을 갖는 블록으로 전송한다.
이상에서 설명한 바와 같이, 본 발명에 따른 FIFO를 이용한 데이터 전송 장치는, FIFO에 기 저장된 데이터의 에러가 발생하면 에러가 발생한 데이터의 어드레스를 증가시키지 않으므로써, 에러가 발생한 데이터를 소멸시키고, 에러가 발생하지 않는 데이터의 어드레스를 증가시키므로써, 에러가 발생한 데이터를 전송하지 않는 효과가 있다.
본 발명은 특정한 바람직한 실시예들에 대하여 도시되고 설명되었지만, 당업자라면 다음의 청구범위에 기재된 본 발명의 사상 및 범주를 벗어나지 않고도 다양한 수정 및 변화가 발생할 수 있음을 알 수 있을 것이다.

Claims (2)

  1. 입력되는 데이터를 저장하고, 저장한 상기 데이터를 저장한 순서에 의하여 출력하는 FIFO(12)를 이용하여 데이터를 전송하는 장치에 있어서, 데이터를 생성하여 제공하는 데이터 생성부(10); 상기 데이터 생성부(10)에서 제공하는 데이터의 에러를 검출하고, 검출한 데이터 에러 신호를 인가하는 에러 검출부(14); 상기 데이터 생성부(10)에서 제공하는 데이터를 상기 FIFO(12)에 저장할 수 있도록 하는 데이터 저장 제어 신호를 출력하는 FIFO 제어부(11); 상기 저장 제어 신호가 인가되면 에러 검출부(14)로부터 데이터 에러 검출 신호가 인가되는지의 유무를 판단하여 데이터의 어드레스를 선택적으로 증가시키는 어드레스 제어부(20); 상기 FIFO(12)에 저장된 데이터를 독출하여 전송하는 데이터 전송부(13)를 포함하는 것을 특징으로 하는 FIFO를 이용한 데이터 전송 장치.
  2. 제1항에 있어서, 상기 어드레스 제어부(20)는, 상기 에러 검출부(14)로부터 에러 검출 신호가 인가되지 않으면 데이터 어드레스를 증가하고, 상기 에러 검출부(14)로부터 에러 검출 신호가 인가되면 인가되는 에러 검출 신호에 해당하는 데이터의 어드레스를 증가시키지 않도록 상기 FIFO(12)의 어드레스를 제어하는 것을 특징으로 하는 FIFO를 이용한 데이터 전송 장치.
KR1019960015393A 1996-05-10 1996-05-10 선입선출 버퍼(fifo)를 이용한 데이터 전송 장치 KR0178251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015393A KR0178251B1 (ko) 1996-05-10 1996-05-10 선입선출 버퍼(fifo)를 이용한 데이터 전송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015393A KR0178251B1 (ko) 1996-05-10 1996-05-10 선입선출 버퍼(fifo)를 이용한 데이터 전송 장치

Publications (2)

Publication Number Publication Date
KR970076292A KR970076292A (ko) 1997-12-12
KR0178251B1 true KR0178251B1 (ko) 1999-05-15

Family

ID=19458271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015393A KR0178251B1 (ko) 1996-05-10 1996-05-10 선입선출 버퍼(fifo)를 이용한 데이터 전송 장치

Country Status (1)

Country Link
KR (1) KR0178251B1 (ko)

Also Published As

Publication number Publication date
KR970076292A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
TW353259B (en) Printer system and method of controlling operation of the same
JPS62216582A (ja) フアクシミリ装置
KR970062934A (ko) 데이타 처리 방법 및 데이타 처리 장치
KR0178251B1 (ko) 선입선출 버퍼(fifo)를 이용한 데이터 전송 장치
KR950016014A (ko) 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로
US6055248A (en) Transmission frame format converter circuit
JP2746284B2 (ja) Oamセル挿入装置
JP3156750B2 (ja) 警報発出装置
JP2723038B2 (ja) 記憶装置のデータ格納方法
JPH10135875A (ja) エコーキャンセラ装置
JP2757904B2 (ja) Atmセルフォーマット変換装置
KR100221297B1 (ko) 개량된 선입선출형 버퍼
KR950010482A (ko) 팩시밀리의 데이타수신방법 및 장치
JPH06202715A (ja) 状態変化検知記録回路
KR100221298B1 (ko) 개량된 선입선출형 버퍼
KR970016983A (ko) 버퍼를 이용한 그로벌버스 정합장치
JP3015414B2 (ja) 先入れ先出しメモリの異常解除装置
KR100268494B1 (ko) 선입선출메모리장치의플레그생성장치
JPH05252183A (ja) セル廃棄方式
JPH05241985A (ja) 入出力制御装置
KR950015143A (ko) 버스상태분석기의 데이타획득저장장치
JPH06188938A (ja) 通信データ処理用記憶回路
JPH0981421A (ja) 障害情報採取システム
KR900015516A (ko) 팩스 송신 방법 및 장치
KR970032240A (ko) 리모콘신호의 코드데이터 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011116

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee