KR0177782B1 - 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 - Google Patents
퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR0177782B1 KR0177782B1 KR1019960006344A KR19960006344A KR0177782B1 KR 0177782 B1 KR0177782 B1 KR 0177782B1 KR 1019960006344 A KR1019960006344 A KR 1019960006344A KR 19960006344 A KR19960006344 A KR 19960006344A KR 0177782 B1 KR0177782 B1 KR 0177782B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- redundancy
- normal
- fuse
- row decoder
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야:
휘발성 반도체 메모리 장치.
2. 발명이 해결하려고 하는 기술적 과제:
퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지:
다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 린던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 스플릿 배치 형태의 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치는, 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 상기 워드라인 인에이블 신호들을 상기 워드라인 드라이버들로 각기 인가하되, 생성되는 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공함에 의해, 상기 퓨즈박스내의 퓨즈소자를 제외하고서의 마스터 퓨즈를 사용함이 없이도 상기 리던던시 워드라인만이 인에이블되게 하는 로우 디코더를 가짐을 특징으로 한다.
4. 발명의 중요한 용도:
퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치로서 사용된다.
Description
제1도는 종래의 휘발성 반도체 메모리 장치의 워드라인 관련 블럭도.
제2도는 제1도와 연결된 종래의 대표적 노말 로우 디코더 10의 구체회로도.
제3도는 제1도와 연결된 종래의 대표적 리던던시 로우 디코더 11의 구체회로도.
제4도는 본 발명에 따른 휘발성 반도체 메모리 장치의 워드라인 관련 블럭도.
제5도는 제4도와 연결된 노말 로우 디코더 10A의 구체회로도.
제6도는 제4도와 연결된 리던던시 로우 디코더 11A의 구체회로도.
본 발명은 동기식 디램등과 같은 휘발성 반도체 메모리 장치에서의 워드라인 드라이버를 제어하기 위한 로우 디코더에 관한 것으로, 특히 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치에 관한 것이다.
일반적으로, 다수의 메모리셀들을 매트릭스형태의 어레이로서 구비하고, 인가되는 외부클럭에 동기되어 선택된 메모리 셀내의 데이타를 억세스 하는 동기식 다이나믹 랜덤 억세스 메모리(SDRAM)등과 같은 휘발성 반도체 메모리 장치는, 정상적인 메모리 셀 어레이내의 메모리 셀들이 불량으로 제조되어지거나 결함난 경우를 대비하여, 노말 메모리 셀 대치용 리던던시 메모리 셀들을 여분으로 가질 수 있도록 설계되고 제조되어진다.
그러한 반도체 메모리 장치들이 제조공장에서 제조된 후 출하되기 이전에, 칩의 신뢰성을 보장하고 잠재적으로 결함있는 디바이스들을 노출시킴과 동시에 좋은 디바이스들의 질 저하를 방지하기 위해, 웨이퍼 상태 또는 팩케지상태에서 결함있는 메모리 셀들을 검출하는 스크리닝 동작이 일반적으로 본 분야에서 수행되어진다. 대표적인 스크리닝 방법으로서, 필드 액셀레이션 및 온도 액셀레이션의 두 가지를 동시에 실현하는 것이 가능한 번인 테스트 방법이 흔히 사용된다. 스트레스 테스트로서도 불려지는 상기 번인 테스트 방법에서, 테스트 전압은 동작시에 실용적으로 사용되는 전압보다 높게 세트되고 온도가 실용적으로 사용되는 온도보다 높게 세트된 상태에서, 상기 반도체 메모리 장치내의 노말 메모리셀들이 테스트되어진다.
테스트 단계에서 정상적인 메모리 셀 어레이내의 메모리 셀에서 결함이 발생된 것을 검출한 경우에, 결함난 셀은 리던던시 셀로써 셀 단위 또는 셀블럭 단위로 대치된다. 대치 작업에 있어서, 메모리 셀 어레이의 로우방향에서 결함메모리 셀을 구제하기 위한 로우 리던던시 스킴(scheme)과 칼럼방향에서 구제하기 위한 칼럼 리던던시 스킴이 본 분야에서 잘 알려져 있다. 레이저 커팅등에 의해 블로잉되는 로우 어드레스 퓨즈박스를 전형적으로 채용하는 로우 리던던시 스킴의 완성에 의해, 리페어된 로우 어드레스의 인가시 리던던시 로우 디코더는 노말 워드라인 드라이버에 워드라인 구동신호 및 인에이블 신호를 제공하는 노말 로우 디코더 대신에 동작하여 리던던시 워드라인 드라이버를 구동한다. 리던던시 워드라인 드라이버는 선택된 리던던시 워드라인에 통상적으로 전압형태의 신호를 제공하여 동일 행에 연결된 리던던시 메모리 셀들의 각 억세스 트랜지스터들을 구동시킨다. 그러므로, 상기한 대치 작업에 따라 리던던시 메모리 셀은 결함있는 노말 메모리 셀의 리드 및 라이트 동작을 출하 후의 정상동작시에 영구적으로 대신 하게 되는 것이다.
상기한 바와 같이 칩의 동작시, 노말 메모리 셀의 결함유무에 따라 대치된 리던던시 메모리 셀이 행방향에서 선택 또는 비선택되도록 하기 위하여, 노말 로우 디코더 및 리던던시 로우 디코더는 인가되는 로우 어드레스에 응답하여 대응되는 각각의 워드라인 드라이버를 적절히 제어하여야 함을 알 수 있다.
전형적으로 SDRAM등과 같은 휘발성 반도체 메모리 장치에서, 워드라인 드라이버는 통상적으로 제1도와 같이 엔형 모오스 트랜지스터들로 구성된다. 이러한 메모리 장치는 워드라인의 레벨을 전원전압보다 약 1.5볼트 정도 높도록 하기 위해 셀프 부스팅 기법을 채용하는 것으로 알려져 있다. 이러한 셀프 부스팅 기법을 채용하는 반도체 메모리 장치에서, 로우 디코더로부터 출력되는 상기 워드라인 구동신호 및 인에이블 신호는 일정한 타임 스큐를 가지고서 제공되어야 하는데, 그 이유는 이하에서 설명된다.
종래에는 제1도와 같이, 다수의 워드라인들 W/LO-3, SW/LO-3에 연결되어 있는 노말 블럭과 리던던시 블럭으로 이루어진 메모리 셀 어레이 및 다수의 노말/리던던시 워드라인 드라이버 20,21를 가지는 구조에서, 각기 제공되는 노말 로우 디코더 10와 리던던시 로우 디코더 11의 노말/리던던시 인에이블 신호들 즉, NWEi SWEi는 메모리 셀 어레이내의 다수의 노말 워드라인 드라이버 20와 다수의 리던던시 워드라인 드라이버 21에 각기 인가되어진다. 상기의 노말 인에이블 신호 NWEi를 공통으로 수신하며, 4개의 엔형 모스 트랜지스터들 N1-4로 구성된 다수의 노말 워드라인 드라이버들은 4개의 서로 다른 워드라인 구동신호 PXi0,1,2,3을 수신함에 의해, 하나의 워드라인을 선택하여 활성화시킨다. 여기서, 상기 4개의 서로 다른 워드라인 구동신호 PXi0,1,2,3는 스플릿 워드라인 드라이버 영역 SWD내의 리던던시 블럭을 활성화시키는 다수의 리던던시 워드라인 드라이버 21에도 제공된다. 즉, 상기 워드라인 구동신호 PXi0-3는 노말 워드라인 드라이버 20와 리던던시 워드라인 드라이버 21에 공통으로 사용됨을 알 수 있다. 종래의 이러한 제1도의 구조에서, 노말 워드라인 W/L0-3의 인에이블 시점은 노말 워드라인 드라이버 20의 입력으로서 인가되는 상기 두 종류의 입력 신호들 즉, NWEi 및 PXi0-3 신호에 의해 결정된다. 이러한 워드라인 인에이블 신호와 워드 라인 구동신호는 약 1나노초(ns)의 시간차를 두고 디벨롭 되어야 상기 워드라인 드라이버 내의 부스팅 노드 즉, 트랜지스터 N2의 게이트 단자가 충분히 높아져 상기 PXi 신호의 레벨이 그대로 워드라인에 모두 전달되어질 수 있다. 즉, VPP(VCC+소정전압)레벨을 가지는 상기 PXi 신호의 레벨이 상기 워드라인에 모두 전달되어야만 원하는 동작을 달성할 수 있는 것이다. 만약, 상기 부스팅 노드의 부스팅 레벨이 설정된 레벨까지 도달하지 못하면 상기 워드라인의 디벨롭 속도가 느려지는 스피드 딜레이가 발생된다. 바로 이러한 스피드 딜레이를 방지하기 위해서 상기 두 종류의 입력 신호들(NWEi 및 PXi 신호)간의 타임 스큐(Skew)를 조정하여야 했던 것이다. 제1도와 같은 구조에서는 상기 NWEi신호를 상기 PXi 신호 보다 약 1나노초 먼저 인에이블되게 하여 상기 워드라인의 디벨롭 속도를 빠르게 하는 것이 바람직함을 알 수 있다.
따라서, 종래에는 제2도에 도시된 바와 같은 구성을 가지는 노말 로우 디코더10를 사용하였다. 제2도를 참조하면, 다수의 로우 어드레스 퓨즈박스100는 상기 노말 로우 디코더 10 및 리던던시 로우 디코더 11에 공통으로 사용된다. 제1도의 노말 워드라인 드라이버 20를 제어하기 위한 노말 로우 디코더 10는 상기 퓨즈박스 100들을 상기 리던던시 로우 디코더 11와 공통으로 가지며, 조합부 200 및 제1,2발생부 220,240를 포함한다. 상기 퓨즈박스 100는 인가되는 로우 어드레스 신호 RA0-7, RA0B-7B에 응답하는 다수의 전송 게이트 101와, 각 전송 게이트마다 연결된 커팅가능한 퓨즈 102, 상기 퓨즈 102의 일단과 접지간에 연결된 다수의 풀다운 트랜지스터 103와, 다수의 논리 게이트들 105-106과, 엔형 모오스 트랜지스터들 107-109 및 엔형 모오스 트랜지스터들 110-111로 이루어진 출력 드라이버를 포함한다. 다수의 논리 게이트 202-209로 이루어진 상기 조합부 200는 스태틱 타입의 로우 어드레스 퓨즈박스 100들의 출력신호들 REDiB과 인가되는 블럭 선택 어드레스를 논리적으로 게이팅하여 블럭 선택신호 BLSi를 출력한다. 또한, 상기 조합부 200는 인가되는 디코딩 어드레스 DRA91011를 소정시간 만큼 지연하여 출력한다. 논리 게이트 22, 인버터 29,30 및 다수의 트랜지스터들 23-28로 구성된 상기 제1 발생부 220는 상기 블럭 선택신호 BLSi를 수신하여 인가되는 전원전압보다 부스팅되어진 레벨을 가지는 워드라인 구동신호 PXiD 및 상보 워드라인 구동신호 PXiDB를 출력한다. 마스터 퓨즈 28을 포함하는 제2발생부 240는 상기 조합부 200의 인버터 209를 통한 디코딩 로우 어드레스에 응답하여 노말 워드라인 인에이블 신호 NWEi를 발생한다. 여기서, 상기 노말 로우 디코더 10내의 상기 제2발생부 240는 상기 노말 인에이블 신호 NWEi를 상기 PXi 신호보다 빠르게 발생하기 위해 블럭선택 관련 어드레스를 직접적으로 디코딩한 신호들 DRA9,10,11,2-8을 수신함을 알 수 있다. 따라서, 상기 노말 인에이블 신호의 인에이블 속도는 리던던시 정보입력에는 의존없이 블럭선택 관련 어드레스에 의해서만 결정된다. 또한, 상기 제2발생부 240는 리던던시 스킴을 위해 내부에 퓨즈 28를 가짐을 알 수 있는데, 마스터 퓨즈 28의 갯수는 일반적인 고밀도 메모리에서 하나의 블럭당 통상 512개 이상으로 된다.
또한, 종래에는 제3도에 도시된 바와 같은 구성을 가지는 리던던시 로우 디코더를 사용한다. 제3도를 참조하면, 스태틱 타입의 로우 어드레스 퓨즈박스 100는 리던던시 로우 디코더 I1에도 사용된다. 상기 스태틱 로우 어드레스 퓨즈박스 100는 리페어되었을 때, 퓨즈박스의 출력신호가 프리차아지 상태에서 로우레벨로 프리차아지되었다가 액티브 상태에서 하이 레벨로 천이되고, 리페어되지 않았을 때 퓨즈박스의 출력신호가 프리차아지 상태에서 로우레벨로 프리차아지되었다가 액티브 상태에서도 로우레벨로 유지되는 특징을 가진다. 제1도의 리던던시 워드라인 드라이버 21를 제어하기 위한 제3도의 리던던시 로우 디코더 I1는 상기 퓨즈박스 100들을 상기 노말 로우 디코더 10와 공통으로 가지며, 조합부 201 및 제1,2발생부 220,241를 포함한다. 여기서, 상기 조합부 201 및 상기 제1발생부 220의 구성은 동일하다. 다수의 트랜지스터 24-27로 구성된 상기 리던던시용 제2발생부 241는 상기 스태틱 타입의 로우 어드레스 퓨즈박스 100들의 출력단에 연결된 인버터 I1를 통한 출력신호들 REDi에 응답하여 리던던시 워드라인 인에이블 신호 SWEi를 발생한다.
상기한 제3도의 구성을 가지는 리던던시 로우 디코더 11내의 상기 제2발생부 241는 상기 리던던시 인에이블 신호 SWEi를 제1도내의 리던던시 워드라인 드라이버 21에 제공하기 위해 상기 퓨즈박스 100의 반전된 출력 신호 REDi를 수신함을 알 수 있다. 여기서, 상기 퓨즈박스 100는 리페어된 로우 어드레스가 인가될 경우에 상기 출력 신호 REDi를 논리 레벨 하이로서 출력한다. 이에 따라 상기 제2발생부 241는 인에이블되어 상기 리던던시 인에이블 신호 SWEi를 발생하는 것이다. 중요하게도 여기서, 상기 리던던시 인에이블 신호 SWEi가 인에이블되는 시점에서는 동일 로우 어드레스에 대응되는 노말 로우 디코더의 상기 노말 인에이블 신호 NWEi가 인에이블되지 않고 차단되어야 한다. 이러한 차단 방법으로서 보다 종래에는 블럭선택 신호와 퓨즈박스의 출력을 서로 합체시키거나 로우 디코더내에 퓨즈를 구비해두고 이를 커팅하는 방법을 사용하였다. 상기 합체의 방법은 상기 노말 워드라인의 인에이블 속도를 저하시키는 문제점 때문에 잘 사용되지 아니하고, 대신에 제2도와 같이 블럭 240내에 마스터 퓨즈 28를 구비해 두고, 필요시 이를 커팅하여 상기한 차단동작을 수행하였다. 그러므로, 마스터 퓨즈 28의 커팅에 의해 노말 로우 디코더 10의 상기 노말 인에이블 신호 NWEi가 디스에이블되고 상기 리던던시 인에이블 신호 SWEi가 인에이블된다. 상기 마스터 퓨즈 28는 결함있는 노말 셀의 리던던시 스킴을 위해 실제로 많은 갯수들로서 배치됨을 이미 상술한 바 있다.
따라서, 종래에는 노말 인에이블 신호의 인에이블 속도를 빠르게 하여 스피드 딜레이를 개선할 수 있지만, 제1,2,3도에서 설명한 바와 같이, 리던던시 스킴을 위해 노말 로우 디코더내의 노말 인에이블 신호 발생부마다 퓨즈를 일일이 구비해야함을 알 수 있다. 이러한 퓨즈들은 퓨즈박스 내에 존재하는 퓨즈들과는 별도로 배치되므로 디스에이블 용의 마스터 퓨즈에 기인하여 배치 면적이 증가되는 단점이 있다. 특히, 메모리 셀의 밀도가 증가되는 데에 따른 셀 사이즈의 감소로 퓨즈들간의 피치는 그만큼 감소될 것임에 틀림없다. 따라서, 이러한 퓨즈를 사용하는 한, 고집적화의 설계는 제한을 받으며, 칩의 전체 배치나 배치의 스킴 자체를 변경해주어야 하는 문제점을 수반한다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 휘발성 반도체 메모리 장치를 제공함에 있다.
본 발명의 다른 목적은 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치를 제공함에 있다.
본 발명의 또 다른 목적은 퓨즈의 사용 없이도 워드라인 드라이버 내의 부스팅 노드를 충분히 높게할 수 있는 휘발성 반도체 메모리 장치 및 그에 따른 방법을 제공함에 있다.
본 발명의 또 다른 목적은 워드라인 인에이블 신호의 인에이블 속도를 저하시킴이 없이도 칩의 배치설계를 간소화할 수 있는 동기식 휘발성 반도체 메모리장치 및 그의 방법을 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명은, 단일의 반도체 기판상에 데이타를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 스플릿 배치 형태의 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치에 있어서, 퓨징가능한 퓨즈소자들을 포함하는 퓨즈 박스를 가지며, 상기 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 그에 대응되는 노말 워드라인이 구동되지 않도록 하기 위해, 상기 워드라인 인에이블 신호들을 상기 워드라인 드라이버들로 각기 인가하되, 생성되는 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공함에 의해, 상기 퓨즈박스내의 퓨즈소자를 제외하고서의 마스터 퓨즈를 사용함이 없이도 상기 리던던시 워드라인만이 인에이블되게 하는 로우 디코더를 가짐을 특징으로 한다.
이하에서는 본 발명의 바람직한 일 실시예에 따른 휘발성 반도체 메모리 장치의 구조 및 그에 따른 방법이 첨부된 도면과 함께 설명될 것이다. 첨부된 도면의 참조부호들중 동일한 참조부호는 가능한한 동일 구성 및 기능을 가지는 소자를 가르킨다. 다음의 설명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 반도체 기본 소자의 특징 및 기능들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 본 발명의 보다 철저한 이해를 위해 기본적인 기술적 원리를 간략히 설명한다. 퓨즈 피치의 축소한계로 인해 퓨즈를 한 층으로 배열할 수 없는 경우나, 퓨즈가 차지하는 면적이 큰 경우에, 퓨즈를 사용함이 없이도 종래와 동일한 인에이블 속도를 유지할 수 있다면 이는 여러가지 측면에서 매우 바람직할 것임에 틀림없다. 즉, 종래의 기술에서는 노말 인에이블 신호 NWEi를 상기 PXi 신호 보다 빠르게 발생시키기 위해 리던던시 정보입력에는 의존없이 블럭선택 관련 어드레스를 직접적으로 디코딩한 신호들을 사용하였다. 또한, 리던던시 워드라인을 구동하기 위해 리던던시 인에이블 신호 SWEi를 발생시킬 경우에는 리페어된 대응 노말 워드라인 인에이블 신호가 함께 인에이블 되는 것을 방지하고자 노말 로우 디코더내에 구비된 마스터 퓨즈를 커팅하였다. 노말 워드라인을 디벨롭시키기 위해서는 상기한 바와 같이 두 종류의 입력 신호들 즉, 노말 워드라인 인에이블 신호 NWEi 및 워드라인 구동신호 PXi가 모두 필요하게 된다. 따라서, 노말 워드라인 인에이블 신호 NWEi가 인에이블 되더라도 상기 워드라인 구동신호 PXi가 인에이블 되지 않으면 상기 노말 워드라인은 활성화되지 않는다. 바로 이러한 사실에 착안하여, 본 발명에서는 리던던시 인에이블 신호 SWEi를 발생시킬 경우에 워드라인 드라이버들에 제공되는 워드라인 구동신호를 따로 분리하여 제어한다. 즉, 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공함에 의해, 리던던시 인에이블 신호 SWEi를 발생시킬 경우 리페어된 대응 노말 워드라인 인에이블 신호가 함께 인에이블되더라도 노말 워드라인은 인에이블 되지 않고 리던던시 워드라인만이 인에이블된다. 따라서, 퓨즈를 사용하지 않고서도 종래와 동일한 인에이블 속도를 유지할 수 있게 되는 것이다.
그러한 것을 달성하기 위해, 제4도에는 본 발명에 따른 휘발성 반도체 메모리 장치의 워드라인 관련 블럭도가 나타나 있다. 제4도를 참조하면, 다수의 워드라인들에 연결되어 있는 노말 블럭과 리던던시 블럭으로 이루어진 메모리 셀 어레이 및 다수의 노말/리던던시 워드라인 드라이버 20,21를 가지는 메모리 장치구조에서, 각기 구별되게 제공되는 노말 로우 디코더 10A와 리던던시 로우 디코더 11A의 노말/리던던시 인에이블 신호들 즉, NWEi SWEi는 메모리 셀 어레이내의 다수의 노말 워드라인 드라이버 20와 다수의 리던던시 워드라인 드라이버 21에 각기 인가되어진다. 여기서, 상기 4개의 서로 다른 워드라인 구동신호 PXi0,1,2,3는 메모리 셀 어레이 내의 노말 블럭을 활성화시키는 다수의 노말 워드라인 드라이버 20에만 제공되며, 리던던시 블럭을 활성화 시키는 다수의 리던던시 워드라인 드라이버 21는 별도의 경로를 통하여 또 다른 4개의 워드라인 구동신호 PXiR0,1,2,3을 수신한다. 즉, 상기 워드라인 구동신호는 종래와 같이 노말 워드라인 드라이버와 리던던시 워드라인 드라이버에 공통으로 사용되는 것이 아니라 별도로 제공받는 것임을 알 수 있다. 이와 같이, 제4도의 구조는 각기 생성되는 2그룹의 워드라인 -구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들 20,21로 별도의 경로를 통해 각기 제공할 수 있게 하는 것임을 알 수 있다. 그러한 구조는 퓨즈를 사용하지 않고서도 종래와 동일한 인에이블 속도를 유지할 수 있게 해준다.
제5도에는 제4도와 연결된 노말 로우 디코더 10A의 구체회로도가 나타나 있다. 제5도를 참조하면, 다수의 로우 어드레스 퓨즈박스100는 상기 노말 로우 디코더 10A 및 리던던시 로우 디코더 11A에 공통으로 사용된다. 제4도의 노말 워드라인 드라이버 20를 제어하기 위한 노말 로우 디코더 10A는 상기 퓨즈박스 100들을 상기 리던던시 로우 디코더 11A와 공통으로 가지며, 조합부 200A 및 제1,2발생부 220,240를 포함한다. 상기 퓨즈박스 100의 내부 구성은 전술한 제2도의 퓨즈박스 100와 동일하게 되어 있다. 다수의 논리 게이트 202-207로 이루어진 상기 조합부 200A는 스태틱 타입의 로우 어드레스 퓨즈박스 100들의 출력신호들 REDiB과 인가되는 블럭 선택 어드레스를 논리적으로 게이팅하여 블럭 선택신호 BLSi를 출력한다. 또한, 상기 조합부 200A는 인가되는 디코딩 어드레스 DRA91011를 소정 시간만큼 지연하여 출력한다. 논리 게이트 22, 인버터 29,30 및 다수의 트랜지스터들 23-28로 구성된 상기 제1 발생부 220는 상기 블럭 선택신호 BLSi를 수신하여 인가되는 전원전압보다 부스팅되어진 레벨을 가지는 노말용의 워드라인 구동신호 PXiD 및 상보 워드라인 구동신호 PXiDB를 출력한다. 중요하게도, 상기 제2발생부 240는 제2도의 제2발생부 240와는 달리 마스터 퓨즈 28를 가짐이 없이 상기 조합부 200A의 인버터 209를 통한 디코딩 로우 어드레스에 응답하여 노말 워드라인 인에이블 신호 NWEi를 발생한다. 따라서, 마스터 퓨즈를 제외하고서는 상기 제2도의 제2발생부 240와 동일하게 구성된 제5도의 상기 제2발생부 240의 구조는 전술한 종래의 여러가지 문제점들을 완전히 해소시킨다.
제6도에는 제4도와 연결된 리던던시 로우 디코더 11A의 구체회로도가 나타나있다. 제6도를 참조하면, 제4도의 리던던시 워드라인 드라이버 21를 제어하기 위한 제6도의 리던던시 로우 디코더 11A는 상기 퓨즈박스 100를 상기 노말 로우디코더 10A와 공통으로 가지며, 조합부 201A및 제1,2발생부 220,241를 포함한다. 여기서, 상기 조합부 201A를 제외하고서의 구성은 전술한 제3도의 대응부분과 동일하다. 상기 조합부 201A는 다수의 논리 게이트 202-208로 이루어진다.
따라서, 제5,6도에 각기 도시된 바와 같은 노말 로우 디코더 10A 및 리던던시 로우 디코더 11A로부터 제공되는 다수의 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리된 구조로서 수신하는 제4도의 워드라인 드라이버들은 전술한 바와 같은 종래의 워드라인 구동동작을 속도의 지연없이 유사하게 수행한다. 다만, 리던던시 인에이블 신호 SWEi가 발생될 경우 리페어된 대응 노말 워드라인 인에이블 신호가 함께 인에이블되더라도 노말 워드라인은 인에이블 되지 않고 리던던시 워드라인만이 인에이블되는 점이 다르다. 이것은 2그룹의 워드라인 구동신호들이 서로 상보 논리레벨을 가지고서 제공되기 때문이다. 따라서, 로우 디코더내에 마스터 퓨즈를 사용하지 않고서도 종래와 동일한 인에이블 속도를 유지할 수 있게 되는 것이다.
상기한 바와 같은 본 발명에 따르면, 생성되는 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공함에 의해, 퓨즈박스내의 퓨즈소자를 제외하고서의 마스터 퓨즈를 사용함이 없이도 상기 리던던시 워드라인만이 인에이블되게 하는 로우 디코더를 제공하는 효과가 있다. 그럼에 의해, 워드라인 인에이블 신호의 인에이블 속도를 저하시킴이 없이도 칩의 배치설계를 간소화할 수 있는 장점이 있다.
상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다. 예를들어, 사안이 허용하는 한 상기 마스터 퓨즈를 노말 로우 디코더내에 일부 사용하거나, 리던던시 로우 디코더내에 사용할 수 있음은 물론 로우 디코더 내부의 회로 구성이나 제4도의 구조를 변경 또는 변화시킬 수 있음은 명백할 것이다.
Claims (7)
- 단일의 반도체 기판상에 데이타를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 스플릿 배치 형태의 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치에 있어서: 퓨징가능한 퓨즈소자들을 포함하는퓨즈박스를 가지며, 상기 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 그에 대응되는 노말 워드라인이 구동되지 않도록 하기 위해, 상기 워드라인 인에이블 신호들을 상기 워드라인 드라이버들로 각기 인가하되, 생성되는 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공함에 의해, 상기 퓨즈박스내의 퓨즈소자를 제외하고서의 마스터 퓨즈를 사용함이 없이도 상기 리던던시 워드라인만이 인에이블되게 하는 로우 디코더를 가짐을 특징으로 하는 장치.
- 제1항에 있어서, 상기 퓨즈박스는 리페어되었을 때 액티브상태에서 하이 레벨로 천이되고, 리페어되지 않았을 때 액티브 상태에서 로우레벨로 유지되는 특징을 가지는 스태틱 타입의 퓨즈박스임을 특징으로 하는 장치.
- 제1항에 있어서, 상기 로우 디코더는, 상기 마스터 퓨즈를 구비함이 없이 상기 노말 워드라인이 구동되어지도록 할 경우에 상기 워드라인 인에이블 신호들중 노말 워드라인 인에이블 신호 및 노말 워드라인 구동신호를 상기 노말 워드라인 드라이버에 인가하기 위한 노말 로우 디코더와, 상기 퓨즈박스를 상기 노말 로우 디코더와 공통으로 사용하며 상기 리던던시 워드라인이 구동되어지도록 할 경우에 상기 워드라인 인에이블 신호중 리던던시 워드라인 인에이블 신호 및 리던던시 워드라인 구동신호를 상기 리던던시 워드라인 드라이버에 인가하기 위한 리던던시 로우 디코더를 가짐을 특징으로 하는 장치.
- 제3항에 있어서, 상기 노말 로우 디코더는, 상기 퓨즈박스를 상기 리던던시 로우 디코더와 공통으로 사용하며, 상기 퓨즈박스의 출력신호들과 인가되는 블럭 선택 어드레스를 논리적으로 게이팅하여 블럭 선택신호를 출력하며 인가되는 디코딩 어드레스를 소정시간 만큼 지연하여 출력하는 조합부와, 상기 블럭 선택신호를 수신하여 인가되는 전원전압보다 부스팅되어진 레벨을 가지는 상기 워드라인 구동신호 및 상보 워드라인 구동신호를 노말용으로서 출력하는 제1발생부와, 상기 마스터 퓨즈를 구비함이 없이 상기 조합부의 디코딩 로우 어드레스에 응답하며 상기 노말 워드라인 인에이블 신호를 발생하는 제2발생부를 가짐을 특징으로 하는 장치.
- 제4항에 있어서, 상기 리던던시 로우 디코더는, 상기 퓨즈박스의 출력신호들과 인가되는 블럭 선택 어드레스를 논리적으로 게이팅하여 블럭 선택신호를 출력하며 인가되는 디코딩 어드레스를 소정시간 만큼 지연하여 출력하는 조합부와, 상기 블럭 선택신호를 수신하여 인가되는 전원전압보다 부스팅되어진 레벨을 가지는 상기 워드라인 구동신호 및 상보 워드라인 구동신호를 리던던시용으로서 출력하는 제1발생부와, 상기 퓨즈박스의 출력단에 연결된 인버터를 통한 출력신호들에 응답하여 리던던시 워드라인 인에이블 신호를 발생하는 제2발생부를 가짐을 특징으로 하는 장치.
- 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 매트릭스 형태로 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 스플릿 배치 형태의 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치에 있어서: 퓨징가능한 퓨즈소자들을 포함하는 퓨즈 박스를 가지며, 상기 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 상기 워드라인 인에이블 신호들을 상기 워드라인 드라이버들로 각기 인가하고, 생성되는 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공함에 의해, 상기 리던던시 워드라인만이 인에이블되게 하는 로우 디코더와; 상기 메모리 셀 어레이의 상기 셀 블럭내의 상기 메모리 셀을 열방향에서 선택하기 위해 인가되는 칼럼 어드레스에 응답하여 칼럼 디코딩 신호를 제공하기 위한 칼럼 디코더를 가짐을 특징으로 하는 장치.
- 기판상에 데이타를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 스플릿 배치 형태의 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치의 워드라인 제어방법에 있어서: 퓨징가능한 퓨즈소자들을 포함하는 퓨즈 박스의 출력이 상기 리던던시 워드라인의 선택을 나타낼 때, 상기 워드라인 인에이블 신호들을 상기 워드라인 드라이버들로 각기 제공하는 단계와; 생성되는 워드라인 구동신호를 노말 및 리던던시용으로 별도로 분리하여 상기 워드라인 드라이버들로 별도의 경로를 통해 제공하는 단계를 적어도 포함함을 특징으로 하는 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006344A KR0177782B1 (ko) | 1996-03-11 | 1996-03-11 | 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006344A KR0177782B1 (ko) | 1996-03-11 | 1996-03-11 | 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067376A KR970067376A (ko) | 1997-10-13 |
KR0177782B1 true KR0177782B1 (ko) | 1999-04-15 |
Family
ID=19452780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960006344A KR0177782B1 (ko) | 1996-03-11 | 1996-03-11 | 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0177782B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367896B1 (ko) * | 1999-03-10 | 2003-01-14 | 닛뽕덴끼 가부시끼가이샤 | 반도체 집적회로장치 |
-
1996
- 1996-03-11 KR KR1019960006344A patent/KR0177782B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367896B1 (ko) * | 1999-03-10 | 2003-01-14 | 닛뽕덴끼 가부시끼가이샤 | 반도체 집적회로장치 |
Also Published As
Publication number | Publication date |
---|---|
KR970067376A (ko) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5638331A (en) | Burn-in test circuit and method in semiconductor memory device | |
US20020034112A1 (en) | Semiconductor device operable in a plurality of test operation modes | |
JP3736714B2 (ja) | 半導体メモリのウエハバーンインテスト回路 | |
JP2829135B2 (ja) | 半導体記憶装置 | |
KR100297193B1 (ko) | 리던던트 로우 대체 구조를 가지는 반도체 메모리 장치 및 그것의 로우 구동 방법 | |
US6657915B2 (en) | Wordline driver for ensuring equal stress to wordlines in multi row address disturb test and method of driving the wordline driver | |
US5959906A (en) | Semiconductor memory device with a fully accessible redundant memory cell array | |
KR100338776B1 (ko) | 멀티 로우 어드레스 테스트 가능한 반도체 메모리 장치 및그 테스트 방법 | |
JP2829134B2 (ja) | 半導体記憶装置 | |
JP2001035194A (ja) | 半導体記憶装置 | |
US6366509B2 (en) | Method and apparatus for repairing defective columns of memory cells | |
US5550776A (en) | Semiconductor memory device capable of driving word lines at high speed | |
KR0177782B1 (ko) | 퓨즈박스외의 퓨즈프리 로우 디코더를 가지는 휘발성 반도체 메모리 장치 | |
KR0184491B1 (ko) | 다이나믹 타입의 퓨즈박스를 가지는 워드라인 제어용 디코더 | |
KR20000011195A (ko) | 반도체기억장치 | |
US6185136B1 (en) | Method and apparatus for repairing defective columns of memory cells | |
KR100247920B1 (ko) | 반도체메모리장치의로우리던던시구조및불량셀구제방법 | |
KR100279293B1 (ko) | 마이크로 볼 그리드 어레이 패키지에 의해서 포장되는 반도체장치 | |
US5712821A (en) | Redundancy circuit of semiconductor memory device | |
KR100218248B1 (ko) | 레이싱 금지부를 구비한 리던던시 로우 디코더 회로 | |
KR100242719B1 (ko) | 로우 결함복구회로를 구비한 반도체 메모리 장치 | |
KR100192588B1 (ko) | 부분칩을 갖는 반도체 메모리장치 | |
KR20000032852A (ko) | 반도체 메모리 장치의 리던던시 테스트 회로 | |
KR100721014B1 (ko) | 반도체 메모리 장치의 제어수단 및 방법 | |
KR100240871B1 (ko) | 반도체 메모리 장치의 리던던시 워드라인 구동회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |