KR0170632B1 - 보간신호 발생회로 - Google Patents
보간신호 발생회로 Download PDFInfo
- Publication number
- KR0170632B1 KR0170632B1 KR1019910023363A KR910023363A KR0170632B1 KR 0170632 B1 KR0170632 B1 KR 0170632B1 KR 1019910023363 A KR1019910023363 A KR 1019910023363A KR 910023363 A KR910023363 A KR 910023363A KR 0170632 B1 KR0170632 B1 KR 0170632B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signals
- interpolation
- chroma
- rgb color
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
이 발명은 고화질의 액정 프로젝터를 사용하는 영상기기에 관한 것으로, 크로마 신호 처리부(20)로부터의 R.G.B 색신호를 이용하여 R.G.B 원신호 및 보간신호 발생부(40)~(60)의 각각의 쉬프트 레지스터(42)~(45) 및 가산기(ADD1) 및 나눗셈기(46)에서 원신호에 대하여 보간된 신호를 만들어 콘트롤러(30)의 제어에 따른 스위치(SW1)의 스위칭 동작에 따라 크로마 신호 처리부(20)로부터의 원래의 R.G.B 색신호와 보간신호를 교대로 패널로 출력함으로써 고화질의 영상이 실현되도록 한 것이다.
Description
제1도는 이 발명에 따른 보간신호 발생회로의 블럭도.
제2도는 제1도의 상세회로도.
제3도는 제2도에 따른 델타구조의 액정 패널 상태도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : Y/C 분리부 20 : 크로마 신호 처리부
30 : 콘트롤러
40~60 : R.G.B 원신호 및 보간신호 발생부
41 : 라인 메모리 42~45 : 쉬프트 레지스터
46 : 나눗셈기 LIF1, LPF2 : 로우 패스 필터
ADC1 : 아날로그 디지탈 변환기 DAC1 : 디지탈 아날로그 변환기
SW1 : 스위치
이 발명은 고화질의 액정(Liquid Crystal) 프로젝터를 사용하는 영상기기에 관한 것으로서, 더욱 상세하게는 원신호를 이용하여 보간신호를 발생시켜 패널(Panel)에 공급함으로써 고화질의 영상을 얻을 수 있도록 한 보간신호 발생회로에 관한 것이다.
일반적으로 액정 프로젝터가 고화질로 나아감에 따라 필연적으로 패널의 화소수증가로 인해 현재 사용되고 있는 주사 방법으로는 패널을 적절하게 구동시킬 수 없어 고화질의 영상을 얻을 수가 없었다.
이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 하나의 기수라인과 다음의 기수라인의 샘플링 포인트를 조합한 신호를 발생시켜 각 기수라인사이에 보간신호로 공급함으로써 고화질의 영상을 얻을 수 있도록 한 보간신호 발생회로를 제공하는데 있다.
이러한 목적을 달성하기 위한 이 발명의 특징은 복합 비데오 신호를 휘도 및 크로마신호로 분리하는 Y/C 분리부와, 상기 Y/C 분리부로부터의 휘도신호와 크로마신호로 R.G.B 색신호를 출력하는 크로마신호 처리부와, 상기 Y/C 분리부로부터의 휘도신호를 이용하여 각종 제어신호를 발생시키는 콘트롤러를 포함하여 구성되는 비데오 신호 처리 시스템에 있어서, 상기 크로마신호처리부 및 콘트롤러에 연결되어 상기 콘트롤러의 제어에 따라 상기 크로마 신호 처리부로부터 R.G.B 색신호 및 상기 R.G.B 색신호를 이용한 R.G.B 각각의 보간신호를 발생하는 R.G.B 원신호 및 보간신호 발생부를 포함하여 구성되는 보간신호 발생회로에 있다.
이하, 이 발명의 일실시예를 첨부도면을 참조로하여 상세히 설명한다.
제1도는 이 발명에 따른 보간신호 발생회로의 블럭도를 나타낸 것으로서, 복합 비데오 신호를 휘도(Y)신호와 크로마(C)신호로 분리하는 Y/C 분리부(10)에 크로마 신호처리부(20) 및 콘트롤러(30)를 연결시킨다. 상기 크로마 신호 처리부(20)는 상기 Y/C 분리부(10)로부터의 휘도신호와 크로마 신호로 R.G.B 색신호를 만들며 상기 콘트롤러(30)는 상기 Y/C 분리부(10)로부터의 휘도신호를 이용하여 각종 제어신호를 만든다.
그리고 상기 크로마 신호 처리부(20) 및 콘트롤러(30)에는 R.G.B 원신호 및 보간신호 발생부(40)~(60)를 연결시켜 상기 콘트롤러(30)의 제어에 따라 상기 크로마 신호 처리부(20)로부터의 R.G.B 색신호인 원신호 및 상기 R.G.B 색신호를 이용한 R.G.B 각각의 보간신호를 출력한다.
제2도는 상기 제1도의 R.G.B 원신호 및 보간신호 발생부(40)~(60)의 상세회로도로서, 각각의 R.G.B 원신호 및 보간신호 발생부(40)~(60)는 구성이 모두 동일하므로 여기에서는 상기 R.G.B 원신호 및 보간신호 발생부(40)~(60)를 하나로 통일하여 설명한다.
먼저, 상기 크로마 신호 처리부(20)로부터의 R.G.B 색신호를 로우패스 필터링하여 노이즈 성분을 제거하는 로우 패스 필터(LPF1)에 아날로그 디지탈 변환기(ADC1)를 연결시켜 상기 로우 패스 필터(LPF1)로부터의 신호를 디지탈 신호로 변환한다.
그리고 상기 아날로그 디지탈 변환기(ADC1)에는 라인 메모리(41)를 연결시켜 상기 아날로그 디지탈 변환기(ADC1)로부터의 신호를 딜레이 시킨다.
또한, 상기 아날로그 디지탈 변환기(ADC1) 및 라인 메모리(41)에는 쉬프트 레지스터(42)~(45)를 연결시켜 상기 아날로그 디지탈 변환기(ADC1) 및 라인 메모리(41)로부터의 신호를 각각 쉬프트시킨다. 그리고, 상기 쉬프트 레지스터(42)~(45)에는 가산기(ADD1)를 연결시켜 상기 쉬프트 레지스터(42)~(45)로부터의 각 신호를 가산하며, 상기 가산기(ADD1)에는 나눗셈기(46)를 연결시켜 상기 가산기(ADD1)로부터의 신호를 음수로 나누어 반전된 우수라인의 보간신호로 만든다.
한편, 상기 라인 메모리(41) 및 나눗셈기(46)에는 상기 콘트롤러(30)의 제어에 따라 스위칭되어 상기 라인 메모리(41)로부터의 R.G.B 색신호 인 원신호 및 상기 나눗셈기(46)로부터의 보간신호를 출력하는 스위치(SW1)를 연결시킨다.
그리고 상기 스위치(SW1)에는 디지탈 아날로그 변환기(DAC1)를 연결시켜 상기 스위치(SW1)로부터의 신호를 아날로그신호로 변환시키며 상기 디지탈 아날로그변환기(DAC1)에는 로우 패스 필터(LPF2)를 연결시켜 상기 디지탈 아날로그 변환기(DAC1)로부터의 신호를 로우 패스 필터링하여 노이즈성분을 제거한다. 상기와 같이 구성된 이 발명에서 입력되는 복합 비데오 신호는 Y/C 분리부(10) 및 크로마 신호 처리부(20)를 거쳐 R.G.B 색신호로 된다.
상기 R.G.B 색신호는 로우 패스 필터(LPF1) 및 아날로그 디지탈 변환기(ADC1)를 통하여 노이즈가 제거된 디지탈 신호로 된 후 일부는 라인 메모리(41)로 입력되고 일부는 쉬프트 레지스터(44),(45) 로 직접 입력된다.
상기 라인 메모리(41)로 입력한 신호는 1 수평주사 기간만큼 딜레이되어 쉬프트 레지스터(42),(43)로 입력된다. 만일, 상기 각 쉬프트 레지스터(42)~(45)의 신호를 A,B,C,D라 한다면 주사선에서의 상태는 제3도와 같이 되며 상기 A 쉬프트되면 B가 된다.
그리고 상기 쉬프트 레지스터(42)~(45)로부터의 각 신호 즉 A, B, C, D는 가산기(ADD1)로 입력되어 가산된다.
상기 가산기(ADD1)에서 가산된 신호는 나눗셈기(46)를 거침으로서 플리커 방지를 위한 액정 구동방식 중 하나인 라인간 반전 신호인가에 적합한 반전신호로 출력되어 제3도의 우수라인에 인가된다.
이때 상기 나눗셈기(46)는 상기 각 쉬프트 레지스터(42)~(45)로부터의 신호를 가산기(ADD1)에서 가산하였으므로 이를 평균화하기 위해 상기 쉬프트 레지스터(42)~(45)의 갯수인 4로 나누게 되는데 반전신호를 만들기 위해 부(-)의 수로 만들어 나누게 된다. 즉, 여기서는 ―4로 나누게 된다.
상기 나눗셈기(46)를 통하여 보간신호로 출력되는 신호와 메모리(41)를 통한 신호는 콘트롤러(30)의 제의에 따라 1수평주사기간의 2배의 속도로 스위칭되는 스위치(SW1)의 스위칭 동작에 따라 교대로 선택되어 디지탈 아날로그 변환기(DAC1)를 거쳐 아날로그 신호로 변환된 후 로우 패스 필터(LPF2)를 통하여 로우 패스 필터링되어 노이즈 성분이 제거되어 패널에 인가됨으로써 즉, 제3도의 기수라인에는 정(+)의 원신호가 인가되고 우수라인에는 반전된 부(-)의 보간신호가 인가되어 패널을 구동하므로 고화질의 선명한 영상이 실현된다.
이상에서 살펴본 바와 같이 이 발명은 패널의 화소수가 증가한 액정 프로젝터에 있어서, 원신호를 이용하여 R.G.B 원신호 및 보간신호 발생부에서 보간신호를 만들어 콘트롤러의 제어에 따른 스위칭동작에 따라 원신호 및 보간신호를 교대로 패널에 공급함으로써 패널의 화소수 증가에 적절히 대처하므로 고화질의 영상을 얻을 수 있도록 한 효과가 있다.
Claims (2)
- 복합 비데오 신호를 휘도 및 크로마 신호로 분리하는 Y/C 분리부(10)와, 상기 Y/C 분리부(10)로부터의 휘도 신호와 크로마신호로 R.G.B 색신호를 출력하는 크로마 신호 처리부(20)와, 상기 Y/C 분리부(10)로부터의 휘도신호를 이용하여 각종 제어신호를 발생시키는 콘트롤러(30)를 포함하여 구성되는 비데오 신호 처리 시스템에 있어서, 상기 크로마 신호 처리부(20) 및 콘트롤러(30)에 연결되어 상기 콘트롤러(30)의 제어에 따라 상기 크로마 신호 처리부(20)로부터의 R.G.B 색신호 및 상기 R.G.B 색신호를 이용한 각각의 R.G.B 보간신호를 발생하는 R.G.B 원신호 및 보간신호 발생부(40)~(60)를 더 포함하여 구성되는 보간신호 발생회로.
- 제1항에 있어서, 상기 R.G.B 원신호 및 보간신호 발생부(40)~(60)는, 상기 크로마 신호 처리부(20)로부터의 R.G.B 색신호를 로우 패스 필터링하여 노이즈를 제거하는 로우 패스 필터(LPF1)와, 상기 로우 패스 필터(LPF1)에 연결되어 상기 로우 패스 필터(LPF1)로부터의 신호를 디지탈 신호로 변환하는 아날로그 디지탈 변환기(ADC1)와, 상기 아날로그 디지탈 변환기(ADC1)에 연결되어 상기 아날로그 디지탈 변환기(ADC1)로부터의 신호를 딜레이시키는 라인 메모리(41)와, 상기 라인 메모리(41) 및 아날로그 디지탈 변환기(ADC1)에 연결되어 상기 라인 메모리(41) 및 아날로그 디지탈 변환기(ADC1)로부터의 신호를 쉬프트시키는 쉬프트 레지스터(42)~(45)와, 상기 쉬프트 레지스터(42)~(45)에 연결되어 상기 쉬프트 레지스터(42)~(45)로부터의 신호를 가산하는 가산기(ADD1)와, 상기 가산기(ADD1)에 연결되어 상기 가산기(ADD1)로부터의 신호를 반전된 우수라인의 보간신호로 발생시키는 나눗셈기(46)와, 상기 라인 메모리(41) 및 나눗셈기(46)에 연결되어 상기 콘트롤러(30)의 제어에 따라 스위칭되어 상기 라인 메모리(41)로부터의 R.G.B 색신호 및 상기 나눗셈기(46)로부터의 보간신호를 출력하는 스위치(SW1)와, 상기 스위치(SW1)에 연결되어 상기 스위치(SW1)로부터의 디지탈 신호를 아날로그 신호로 변환하는 디지탈 아날로그 변환기(DAC1)와, 상기 디지탈 아날로그 변환기(DAC1)에 연결되어 상기 디지탈 아날로그 변환기(DAC1)로부터의 신호를 로우 패스 필터링하여 노이즈를 제거하는 로우 패스 필터(LPF2)의로 구성되는 보간신호 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023363A KR0170632B1 (ko) | 1991-12-18 | 1991-12-18 | 보간신호 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023363A KR0170632B1 (ko) | 1991-12-18 | 1991-12-18 | 보간신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015735A KR930015735A (ko) | 1993-07-24 |
KR0170632B1 true KR0170632B1 (ko) | 1999-03-20 |
Family
ID=19325131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910023363A KR0170632B1 (ko) | 1991-12-18 | 1991-12-18 | 보간신호 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170632B1 (ko) |
-
1991
- 1991-12-18 KR KR1019910023363A patent/KR0170632B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930015735A (ko) | 1993-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940008910B1 (ko) | 비월-비비월 주사 변환 장치 | |
JPH05130632A (ja) | 映像信号処理回路 | |
JPH07236151A (ja) | デジタルビデオスイッチャ | |
KR0170632B1 (ko) | 보간신호 발생회로 | |
JP2835829B2 (ja) | 走査線変換装置、及び走査線変換方法 | |
JPH08275185A (ja) | 輪郭補正回路 | |
GB2243047A (en) | A digital composite video encoder | |
JP3299781B2 (ja) | 画像処理装置 | |
JP3612760B2 (ja) | 映像信号処理方法 | |
JP3096563B2 (ja) | 立体画像再生装置 | |
JP3603683B2 (ja) | ビデオエンコーダ回路及びテレビジョン方式変換方法 | |
JPS6046688A (ja) | カラ−ビデオカメラ | |
KR930003283B1 (ko) | 음화 변환장치 | |
JPH05122550A (ja) | 信号処理装置 | |
JPH05260498A (ja) | 画像信号処理装置 | |
JPS60152191A (ja) | 画像表示装置 | |
KR930024518A (ko) | 시간지연을 이용한 수평도트 제거콤필터 | |
JPH0194788A (ja) | 特殊画像装置 | |
JPH10200907A (ja) | 色信号処理回路 | |
JPH08163398A (ja) | テレビ信号発生装置 | |
JPH048094A (ja) | テレビジョン信号変換装置 | |
JPH06133188A (ja) | 映像信号処理回路 | |
JPH07184095A (ja) | ビデオカメラ | |
KR940027572A (ko) | 디지탈 칼라 영상신호 보간 및 역변환 회로 | |
JPH1023463A (ja) | フリッカ軽減回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |