KR940008910B1

KR940008910B1 - 비월-비비월 주사 변환 장치

Info

Publication number: KR940008910B1
Application number: KR1019860003314A
Authority: KR
Inventors: 헨리 윌리스 도날드; 토마스프링 러셀
Original assignee: 알 씨 에이 코포레이션; 글렌 에이취, 브르스틀
Priority date: 1985-04-30
Filing date: 1986-04-29
Publication date: 1994-09-28
Also published as: EP0201245A3; EP0201245B1; FI861705A; JPH0783465B2; AU581077B2; FI861705A0; EP0201245A2; US4639763A; ATE90828T1; ES554267A0; FI82347B; DE3688567T2; AU5674386A; KR860008673A; ES8707398A1; JPS61253988A; DE3688567D1; FI82347C; CA1233554A

Abstract

내용 없음.

Description

비월-비비월 주사 변환 장치

제1도는 본 발명을 구체화시킨 주사 변환기의 블럭도.

제2도는 제1도의 주사 변환기에 적합한 비디오 스피드-업 메모리의 블럭도.

제2a도는 제2b도는 제1도의 주사 변환기 동작을 설명하는 신호 타이밍도.

제3도는 제1도의 주사 변환기의 변형예를 도시한 블럭도.

제4도는 제3도의 주사 변환기의 변형예를 도시한 블럭도.

제5도는 제3도 및 4도의 변형된 주사 변환기 동작의 어떤 양상에 대해 도시한 신호 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10,12,14 : 입력 단자 22,24 : 비디오 스피드-업 메모리

70 : 콤(comb)필터

본 발명은 텔레비젼 장치에 관한 것으로, 특히 RGB형 비월 비디오 입력 신호를 비비월("순차"주사)형태의 출력 신호로 주사 변환하는 장치에 관한 것이다.

비월 비디오 신호를 비비월 또는 "순차 주사 형태로 표시(display)하는데 있어서 그 장점은 잘 공지되어 있으며, 상기 변환을 제공하는 많은 장치들이 제안되어 왔다. 예를 들어, 1993년 11월 일자로 알.디.디스처트에게 허여된 명칭이 "이중 수평 라인을 갖는 텔레비젼 표시(display)"인 미합중국 특허 제4,415,931호에서, 휘도 신호의 순차 주사 변환은 입력되는 각 수평 라인을 2번씩 표시하여 표시되는 래스터(raster)라인의 수를 2배로 만들어 이루어진다. 이것은 입력되는 각 비월 라인을 2개의 메모리중 하나에 기억시켜서 이루어진다. 메모리중 하나에 "기록"이 되었을 때, 다른 메모리는 2번씩 판독 처리한 비월 비디오의 각 라인에 대해 시간 압축 비비월 비디오의 2개 라인을 제공한다.

다른 예로서, 1983년 8월 23일자로 허여된 명칭이 "라인 주사 아티팩트(artifacts)가 감소된 텔레비젼 표시"인 미합중국 특허 제4,400,719호에서 케이.에이취,파워즈는 순차 주사 변환기에 대해 기술하고 있다. 여기서, 비디오 출력 신호에 첨가된 부가적인 주사 라인은 입력되는 주사 라인의 보간 수단에 의해 얻어진다.

1985년 12월 10일자 프리차드등에게 허여된 미합중국 특허 제4,558,347호(본 출원인에게 양도되었으며, 본원에 참고로 포함됨)의 수직 세부 강조를 이용한 순차 주사 텔레비젼 시스템에 있어서, 보간은 근본적으로 평균 처리이므로 보간된 신호의 수직 세부 내용을 감소시키는 경향이 있다고 기재되어 있다. 상기 시스템에서, 라인 콤 필터는 히도-색도 분리와, 변환기 스피드-업 메모리에서 시간 압축(비디오 스피드-업)이전에 휘도 신호의 보간을 제공하는데 사용된다. 콤 필터링에 의해 상실된 수직 세부를 재생시키기 위해 수직 세부 강조 신호는 콤 필터의 색도 출력을 저역 필터링 하여 발생된다. 이렇게 얻어진 저주파 수직 세부 강조 신호는 "실제 신호"(즉, 수신된) 및 보간된 라인과 결합되어 콤 필터링에 의해 상실된 수직 세부를 회복한다. 상기 발명의 한 양상에 있어서, 수직 세부 강조 신호의 극성은 라인마다 변화되어, 주사 변환 비디오 출력 신호의 프리슈트(preshoot)와 오버슈트(overshoot)의 강화를 초래한다. 프리차드 등은 또한 표시된 영상의 주관적인 강조(subjective enhancement) 및 플릭커(flicker)간의 최적 균형(balance)을 제공하기 위해, 수직 세부 신호가 비선형 전달함수(예,라고니의 미합중국 특허 제4,245,237호에 기술된 바와 같은 코링(coring), 피킹(peaking), 파링(paring)에 영향받아야 한다고 제안하고 있다.

상술된 주사 변환 시스템에서, 비디오 입력 신호는 합성(composite) 형태이며, 순차적인 키네스코프(kinescope)표시를 위한 칼라 성분 (RGB)형태로의 변환은 비디오 신호의 스피드-업 다음에 수행된다. 합성 형태 또는 RGB 형태의 비디오 소스용으로 적합한 주사 변환기는 1986년 2월 25일 도세이에 허여된 "수차 주사를 위한 비디오 신호 처리기"라는 명칭을 갖는 미합중국 특허 제4,573,068호(본 출원인에게 양도되었음)에 기술되어 있으며, 본원에서 참고되고 있다. 상기 도세이의 시스템에서, 합성 비디오 입력 신호는 콤 필터링되고, 세부가 보강되어, 라인 주파수를 2배로 하기 위해 시간 압축되기 전에 RGB형태로 변환된다. RGB비디오 입력 신호는 더 이상의 처리없이 시간 압축(스피드-업)메모리에 직접 접속된다. 도세이가 지적한 바와 같이, RGB 비디오 입력 신호는 높은 수직 및 수평 해상도를 갖는 RGB 신호를 내부에서 발생하는 컴퓨터에 의해 발생될 수 있다. 그래서 콤 필터링의 영향을 극복하기 위해 합성 비디오 신호 처리용으로 이용되는 수직 세부 강조는 RGB형태의 비디오 입력 신호를 처리할때는 필요없다.

어떤 응용분야에서, 예를들어 RGB신호원이 컴퓨터 또는 비교적 고해상도의 RGB비디오 신호원이 아닌 비교적 낮은 수직해상도 형태(예, 칼라 카메라)인 경우, 칼라 성분(RGB)형태의 비디오 입력 신호를 이용하는 순차 주사 처리기에서는 수직 세부를 강조하는 것이 바람직할 수도 있다는 것이 인식되어 있다.

본 발명은 처리될 비디오 신호의 휘도 성분에서 전이를 위한 프리슈트 및 오버슈트를 모두 포함하는 수직 세부 강조를 제공하는 칼라 신호 성분 형태(예, RGB)의 비디오 입력 신호와 함께 사용하기에 적합한 비월-비비월 주사 변환 장치의 요구를 충족시키는 것에 관한 것이다.

본 발명에 따른 주사 변환 장치는 소정의 수평 라인 주파수로 비월 형식으로 주사된 영상 래스터를 나타내는 제1,제2 및 제3칼라 성분 신호를 제공하는 신호원을 구비한다. 상기 신호원 수단에 접속된 비디오 스피드-업 회로 수단은 칼라 성분 신호의 라인 주파수를 2배로 만든다. 비디오 신호원 또는 비디오 스피드-업 수단에 접속된 수직 세부 신호 형성수단은 2배의 라인 주파수 수직 세부 표시 출력 신호를 제공한다. 수직 세부 형성 수단에 접속된 처리수단은 2배의 라인 주파수 수직 피크 출력 신호를 제공한다. 수직 피크 및 세부 신호를 2배 라인 주파수의 비디오 출력 신호중에서 하나씩 건너 뛴 라인 출력 신호와 결합하여 이러한 라인이 프리슈트를 나타내게 하는 동작 조건을 가지며, 수직 피크 신호를 2배의 라인 주파수 비디오 출력 신호의 중간 라인과 합성하여 상기 중간 라인에서 오버슈트를 발생하는 제2의 동작 조건을 갖는 출력 회로 수단이 제공되어 있다.

본 발명은 첨부된 도면을 참고하여 기술하기로 하며, 각 도면의 동일 소자는 동일 참조 번호로 표시한다.

제1도의 순차 주사 변환기는 컴퓨터 또는 칼라 카메라와 같은 적당한 신호원(도시하지 않았음)으로부터 소정 수평 라인 주파수로 비월형식으로 주사된 영상 래스터를 표시하는 적(R), 녹(G), 청(B) 기본 대역 칼라 성분 비디오 입력 신호를 수신하는 3개의 입력 단자(10,12,14)를 포함한다. 설명을 위해 RGB 신호는 NTSC 표준 수평 라인 주파수에 맞도록 되어 있으며, 2:1의 비월 계수를 갖고 잇는 것으로 가정한다. 본 발명의 원리는 일반적으로 실용화될 수 있으며, 그리고 다음 실시예에서부터 알 수 있는 바와 같이 라인 주파수 및 더 높은 비월 계수를 갖는 비월 신호를 순차 주사 형식으로 변환하는데 사용할 수 있다.

입력 단자(10,12,14)는 각 아날로그-디자탈(A/D) 변환기(16,18,20)를 통해 비디오 스피드-업 메모리유닛(22,24,26)의 각 입력에 접속된다. 변환기(16,18,20)는 통상의 형태이며, RGB 신호가 이미 디지탈 형태로 되어 있는 곳에서는 생략될 수도 있다. 변환기(16,18,20)는 순차적인 비디오 처리가 디지탈형태 보다는 아날로그 형태로 행하여지는 응용 분야에서도 생략될 수 있다. 예를들어, 비디오 스피드-업(시간압축), 피킹, 코링, 파링, 매트릭싱 등과 같은 처리 기능은 다음에서 설명되는 바와 같이 디지털 신호 처리회로 보다는 아날로그에 의해 쉽게 제공될 수 있다.

스피드-업 메모리(22,24,26)는 이에 공급되는 RGB 칼라 입력 신호의 라인 주파수를 2배로 하는 기능을 제공하며, 상술된 미합중국 특허 및 출원에 기술된 형태가 될 수 있다. 제2도는 한쌍의 1수평 라인(1-H)메모리(200,202) 및, 판독클럭 주파수(예, 28MHZ)가 기록 클럭 주파수(예, 14MHz)의 2배인 판독/기록 클럭 신호원(204)을 구비하는 그러한 메모리의 실시예이다. (206)으로 표시된 4부(four section) 스위치는 메모리 입력/출력 및 클럭을 선택할 수 있게 한다. 도시된 스위치 위치에 있어서, 메모리(200)는 단자(201)로부터 비디오 입력신호와 기록 클럭을 수신하며, 반면 메모리(202)는 판독 클럭(기록 클럭 주파수의2배)을 수신하며, 기억된 비디오 출력신호를 단자(208)에 제공한다. 상기 스위치 위치는 입력되는 비디오 라인주파수에 따라 변한다. 따라서, 비디오의 한 라인이 메모리(200,202)중의 하나에 기억될 때, 다른 메모리는 2번 판독되어, 각 입력 라인에 대해 출력 비디오의 2개라인을 만든다. 그래서 필드당 라인 수와 라인 주파수는 2배가 된다. 2:1의 비월 계수를 갖는 비디오 입력 신호에 대해 상기와 같은 방법으로 라인 주파수를 2배로 하면 비비월 또는 순차 주사 형태의 비디오 출력 신호(R',G',B'로 표시)를 만들게 된다. 2배의 라인 주파수의 비비월 신호(R')는 직렬로 연결된 지연 유닛(30), 가산기(32), 리미터(34) 및 디지탈-아날로그 변환기(36)를 통해 주사 변환기 출력 단자(28)에 연결된다. 나머지 지연 유닛(40,50), 가산기(42,52), 리미터(44,54) 및 변환기(46,56)는 신호(G',B')를 단자(38,48)에 각각 연결시키기 위해 유사한 형태로 장치된다.

지연 유닛(30,40,50)의 기능은 가산기(32,42,52)에서 2배의 라인 주파수 신호(R',G',B')에 궁극적으로 가산되는 프리슈트 및 오버슈트 유도 신호를 발생하여 하기 설명될 신호 경로에서 처리 지연을 보상하는 것이다. 이와 같은 목적을 위해, 유닛(30,40,50)은 선택된 래치의 수와 더불어 스피드-업 메모리(예, 28MHZ)의 판독 클럭 주파수로 클럭된 종래의 데이터 래치를 구비하여, 순수한 지연이 보상(피크)신호 발생에서의 순수한 지연과 거의 같아져 가산기(32,42,52)에서 가산된 신호가 거의 일치하게 된다.

리미터(34,44,54)는 가산기(32,42,52)의 출력신호가 디지탈-아날로그 변환기(36,46,56)의 다이나믹 레인지를 초과하는 것을 방지한다. 일례로서, 제한값은 영(0)과 일백(100) IRE단위에 등가인 값 또는 비디오 신호가 8비트, 해상도로 디지탈화 되는 경우에는 0과 225의 2진 등가 값에 해당한다. 그러나 디지탈 아날로그 변환기가 충분한 다이나믹 레인지를 갖는 응용 분야에서는 범위의 제한이 필요하지 않다.

이러한 제한은 또한 비디오 처리가 아날로그 형태로 이루어지고, 아날로그 회로가 프리슈트 및 오버슈트를 갖는 비디오 성분 신호에 적당한 다이나믹 레인지를 갖는 경우에는 생략될 수 있다. 변환기(36,46,56)는 통상의 형태이며, 주사 변환된 신호의 최종 표시를 위해 종래 키네스코프 구동기 회로에 의해 사용하기에 적합한 아날로그 형태로 디지탈 신호를 다시 변환시키는 기능을 제공한다.

제1도의 나머지 소자는 스피드-업 메모리 유닛(22,24,26)에 의해 발생된 2배의 라인 주파수 칼라 성분 비디오 신호(R',G',B')의 수직 세부 성분을 보강시키는 본 발명에 따른 처리를 제공한다. 상기 처리 단계는 필수적으로 3가지 단계를 구비한다. 첫째로, 2배의 라인 주파수 수직 세부 표시신호는 본 발명의 실시예에서 RGB 비디오 입력 신호로부터 형성된다. 다음 실시예에서는 2배의 라인 주파수 신호(R',G',B')로부터 수직 세부 표시 신호를 어떻게 유도해 내는가에 대해 나타날 것이다. 둘째로, 수직 피크 신호는 수직 세부신호로부터 유도된다. 상기 피크 신호를 코링하고, 파링하기 위한 장치가 만들어져 있다. 끝으로, 프리슈트를 유도하기 위해 파크 및 세부 신호를 2배의 라인 주파수 신호중 하나씩 건너 뛴 라인 신호와 결합시키며, 오버슈트를 유도하기 위해 피크 신호를 2배의 라인 주파수 RGB신호의 중간 라인과 결합시키는 장치가 구비되어, 단자(28,38,48)에 제공된 최종 R',G',B의 2배의 라인 주파수 칼라 성분 신호의 수직 전이를 강화한다.

본 발명의 상기 실시예에서는 상술된 수직 세부 표시 신호를 발생하기 위해 3개의 소자가 연관된다. 그첫번째 소자는 RGB입력 신호의 휘도 성분에 비례하는 출력 신호(S1)를 만들기 위해 종래 비율(예, 약0.59G+0.30R+0.11B)의 디지털화된 RGB비디오 입력 신호를 가산하는 간단한 매트릭스(60)이다. 처리가 아날로그 형태로 되는 경우, 진폭의 스케일링 및 부가는 종래의 저항 매트릭스에 의해 제공될 수 있다. 처리가 디지탈 형태로 이루어지는 경우, 부가는 디지탈 가산기에 의해 이루어질 수 있으며, 스케일링은 변환기(16,18,20)의 출력을 가산기의 입력에 공지된 형태로 적당히 접속시켜서 이루어질 수 있다. 예를들어, R 신호의 6개 최상위 비트와 R신호의 5개의 최상취 비트를 가산기에 제공하면, 0.375R과 같은 R/4+R/8의 합이 나타날 것이다. 이 방법이 0.30R의 소정치에 접근시키는 적당한 방법이다. 나머지 신호 G 및 B는 비슷하게 스케일링 되고 R에 가산되어, 휘도 표시 신호(S1)를 발생시킨다. 휘도 표시 신호(S1)는 수직 세부표시 신호(S2)를 발생하는 콤 필터 (70으로 표시되어 있음)에 인가된다. 필터(70)는 하나의 수평 라인 간격으로 신호(S1)를 지연시키는 1-H(하나의 수평 주사 라인)지연 소자(72)를 구비한다. 감산기(74)는 신호(S1)로부터 지연 신호를 감산하여, 신호(S1)의 ½라인 주파수의 기수배로 응답 피크를 갖는 콤 필터를 형성한다. 상기 신호(S2)는 R,G,B신호의 수직 세부 성분을 나타낸다. 즉 R,G,B신호의 휘도 레벨에서 라인-라인 변화를 나타낸다. 스피드-업 유닛(22,24,26)과 동일한 스피드-업 메모리 유닛(80)은 상술한 바와 같이 각 라인을 반복시켜 수직 세부 표시 신호(S2)의 라인 주파수를 2배로 만든다.

스피드-업 메모리(80)로부터의 2배의 라인 주파수 수직 세부 표시 신호(S3)는 2배의 라인 주파수 수직피크 신호(S4)를 발생하는 수직 피크 처리 유닛(82)에 인가된다. 유닛(82)은 수직 세부 신호(S3)의 코링 및 파링을 제공하는 적당한 비선형 전달 함수로 프로그램된 종래의 랜덤 억세스 메모리(RAM) 또는 판독 전용 메모리(ROM)를 구비하는 것이 바람직하다. 적당한 전달 함수는 상술된 라고니 특허에 기술되어 있다. 적당한 디지탈 실행 프로세서(82)의 예는 1983년 12월 20일자로 루이스 2세 등에게 허여된 미합중국 특허 제4,422,094호인 "대칭 전달 특성"에 기술되어 있다. 코링과 파링이 필요치 않는 경우에, 유닛(82)은 신호(S3)를 단순히 감쇄시켜(예, 신호 S3를 상수로 나누어)피크 신호(S4)를 발생하는 감쇄기로 대체할 수 있다. 어느 하나의 선택(즉, 선형 또는 비선형 처리)에 대해서, 신호(S4)는 2배의 라인 주파수 신호R',G',B'로 나누어진 프리슈트 및 오버슈트의 크기를 결정하는 수직 세부 표시 신호(S3)의 소정 진폭 부분을 표시한다.

제1도의 나머지 소자, 즉 2의 보수기(86), 스위치(88) 및 동기 검출기(90)는 가산기(32,42,52)와 상호작용하여, 수직 피크(S4)와 수직 세부(S3) 신호를 2배의 라인 주파수 비디오 출력 신호(R',G',B')중의 하나씩 건너뛴 출력 신호와 결합하여 상기 라인에 프리슈트를 발생하는 제1동작 조건과, 수직 피크 신호를 2배의 라인 주파수 비디오 출력 신호의 나머지(중간)라인과 결합하여 이 중간 라인에 오버슈트를 나타내게 하는 제2동작을 조건을 갖는 출력 수단을 구비한다.

가산기(84)는 신호(S3)와 신호(S4)를 가산하여, 변환기(86)수단에 의해 2의 보수 형태(신호 S6)로 변환되는 합 신호(S5)를 만든다. 공지된 바와같이, 2진수의 2의 보수는 수학적으로 그 수의 음수와 동일하며, 그 수를 반전시켜 1을 가산함으로써 형성된다. 그래서, 2의 보수가 다른 수가 가산될 때, 그 결과는 상기 다른 수로부터 2의 보수가 된 수의 감산과 같다. 상기 신호(S6)는 본 발명의 신호를 유도시키는 프리슈트이다. 제2a도는 신호(S1)의 가정적인 전이에 대한 신호(S3,S4)로부터 신호(S6)를 발생하는 과정을 도시한 것이다. 스위치(88)는 각 메모리가 판독되는 제1시간 동안 신호(S6)를 R',G',B'신호에 가산하기 위해 라인 주파수로 동작함으로써, R',G',B' 신호로부터 수직 세부 및 수직 피크 신호(S3,S4)를 감산시킨다. 그 효과는 다음과 같다. S3신호 성분은 이른바 성분 신호(R',G',B')의 수직 세부 성분을 없앤다. 그래서 남아있는 S4성분은 R',G',B'를 신호 S4와 같은 크기로 원래의 값을 강제로 프리슈트시킨다. 스위치(88)는 수직 피크 신호(S4)를 중간 라인상의 신호(R', G', B')에 가산하여, 2배의 라인 주파수 신호가 본 발명에 따른 신호(S4)와 같은 오버슈트를 나타내도록 야기한다. 이것은 제2a도에서 파형 S7,R', 및 R'+S7으로 도시되어 있다.

라인 주파수에서 스위치(88)의 제어는 A/D변화기(18)에 의해 제공된 녹색 신호의 수평 동기화 성분을 검출하는 동기 검출기에 의해 제공된다. 아날로그 동기 검출기는 점선으로 표시된 바와같이 변환기(18)의 입력에 검출기를 접속하여 사용될 수 있다. 수평 동기를 검출하는데 아날로그 또는 디지털 수단이 사용되는 것에 관계없이, 검출기(90)는 메모리(22,24)의 제1판독 싸이클 동안 스위치(88)가 위치 A에 놓이게 하며, 제2메모리 판독 싸이클 동안 스위치(88)가 B위치에 놓이게 하는 것이 중요하다. 그 이유는 프리슈트 유도신호(S6)가 크기 및 부호에 있어서 오버슈트 유도 신호(S4)와 다르기 때문에 적당한 순서로 2배의 라인 주파수 RGB출력 신호에 가산되어야 하기 때문이다. 이것은 제2a 및 2b도에서 더욱 상세히 설명된다.(예시적인 래스터의 하나씩 건너 뛴 라인은 직선으로 표시되어 있으며, 중간 라인은 점선으로 표시되어 있다).

제2a도는 제1도의 주사 변환기의 상술된 동작의 세부 사항을 제공하며, 프리슈트와 오버슈트 유도 신호를 2배의 라인 주파수의 RGB 신호에 가산하는 것에 관한 어떤 타이밍 조건을 도시하고 있다. 기본적으로, 타이밍은 프리슈트 신호(S6)가 제1메모리 판독 동작 동안 가산되며, 오버슈트 유도신호(S4)가 제2메모리 판독 동작 동안 가산되는 형식으로 되어 있다. 판독 동작 및 스위치 위치는 제2b도에 도시되어 있다.

제2a도에서, 수평 눈금은 처리될 비디오 신호의 라인을 나타내며, 수직 눈금은 진폭을 나타낸다. 휘도표시신호(S1)는 첫번째 3개 라인 동안 신호(R,G,B)의 휘도 성분이 일정하고, 4째 및 5째 라인 동안에는 증가하며, 나머지 6 내지 9번째 라인 동안에는 원래의 레벨로 회복되는 경우에 대해 도시되어 있다. 그래서 콤 필터링된 수직 세부 신호(S2)는 라인 3에서 라인 4로 전이하는 양의 방향 진행을 나타내는 라인 4에 대해서는 양의 값을 나타내며, 라인 5에서 라인 6으로 전이하는 음의 방향 진행을 나타내는 라인 6에 대해서는 음의 값을 나타낸다. 유닛(80)에서 스피드-업한 다음, 2배의 라인 주파수 수직 세부 신호(S3)는 제1 및 제2스피드-업 메모리 판독 동작(제2b도 참조)에 대응하는 스피드-업 라인 5 및 5'에 대해서는 양이되며, 스피드-업 라인 7과 7'에 대해서는 음이 된다. 피크 신호(S4)는 세부 신호(S3)의 일부이다. 신호(S6)는 반전된(2의 보수로 된) 신호(S3) 및 신호(S4)의 합을 나타낸다. 신호(S7)는 출력 신호 R'+S7,B+S7 및 G'+S7을 생성하기 위해 신호 R',G' 및 B에 가산되는 스위치 출력을 나타낸다. 제2a도 및 제2b도에 도시된 바와 같이, 프리슈트는 각각의 제1메모리 동작중, S3+S4를 감산하여 만들어지며, 반면 오버슈트는 제2메모리 각각의 판독 동작중 신호(S4)만을 가산하여 만들어진다. 이것은 출력 라인 6과 6'에 대해 도시된 바와같이 신호중 어느하나의 전이에 대해 얻어진다.

제3도에 있어서, 제1도의 주사 변환기는 2배의 라인 주파수 비디오 신호 R',G',B'로부터 2배의 라인 주파수 휘도 표시 신호(S3)를 얻도록 변형되어 스피드-업 메모리(80)의 필요성이 없어진다. 특히, 매트릭스(60)는 메모리의 입력보다는 메모리(22,24,26)의 출력에 접속되며, 유닛(72)의 지연은 1H에서 2H로 변환된다. 비디오 스피드 업 후 2H 콤잉(combing)에 앞서, 매트릭싱 신호 S1이 입력되는 RGB신호의 휘도성분을 표시하며, S2가 2배 라인 주파수 R',G',B' 스피드-업 신호의 휘도 성분을 나타내고, S3가 2H 콤필터(70°)출력을 나타내는 제5도의 타이밍도에서 표시된 스피드-업 및 1H 콤잉에 앞선 매트릭싱과 기능적으로 동일하다. 한편, 동작은 제1도와 동일하다.

제3도는 2-H 메모리(72')를 1-H메모리로 대체하고, 2-H 메모리 동작을 시뮬레이트하기 위해 1-H의 메모리 내용을 재순환시켜 스위치(73)가 라인 주파수로 동작됨으로써 메모리 요구가 감소되도록 제4도에 도시된 바와 같이 변형될 수 있다. 이 이외의 전반적인 동작은 상술된 바와 동일하다.

Claims

소정의 수평 라인 주파수로 비월 방식으로 주사된 영상 래스터를 표시하는 제1, 제2 및 제3칼라 성분(R,G,B)를 수신하는 입력 수단(10,12,14)과, 상기 입력 수단에 접속되어 제1, 제2 및 제3의 라인 주파수의 2배의 주파수를 갖는 칼라 성분 비디오 출력 신호(R',G',B')를 제공하는 비디오 스피드-업 회로 수단(22,24,26)을 구비하는 비월-비비월 주사 변환 장치에 있어서, 상기 입력 수단 또는 상기 스피드-업 회로수단에 결합되어 2배의 라인 주파수 수직 세부 표시 신호(S3)를 제공하는 수직 세부 신호 형성 수단(70,80)과, 상기 수직 세부 신호 형성 수단에 결합되어, 2배의 라인 주파수 수직 피크 신호(S4)를 제공하는 처리수단(82) 및, 상기 수직 세부 표시 신호(S3) 및 상기 수직 피크 신호(S4)를, 상기 2배의 라인 주파수 비디오 출력 신호의 하나씩 건너 뛴 라인과 합성하여 상기 라인이 프리슈트(preshoot)를 나타내게 하는 제1동작 조건과, 상기 수직 피크 신호(S4)를 상기 2배의 라인 주파수 비디오 출력 신호의 중간 라인과 합성하여 상기 중간 라인이 오버슈트(overshoot)를 나타내게하는 제2동작 조건을 갖는 출력 수단(84,86,88)을 구비하는 것을 특징으로 하는 비월-비비월 주사 변환장치.
제1항에 있어서, 상기 비디오스피드-업 회로 수단은 상기 칼라 성분 신호의 각 라인을 기억하는 기록 모드와, 상기 기억된 각 라인을 두 번씩 재생함으로써 상기 기억된 신호의 라인 주파수를 2배로 하는 제1판독 모드 및 제2판독 모드를 갖는 메모리 수단(22,24,26)을 구비하는데, 상기 출력 수단은 상기 메모리 수단의 상기 제1판독 모드 동안 상기 출력 수단을 제1동작 조건에 위치시키고, 상기 메모리 수단의 상기 제2판독 모드 동안 상기 제2동작 조건에 출력 수단을 위치시키는 회로수단(88)을 포함하는 것을 특징으로 하는 비월-비비월 주사 변환 장치.
제1항에 있어서, 상기 수직 세부 신호 형성 수단은, 상기 소정의 라인 주파수로 수직 세부 표시 신호(S2)를 형성하기 위해 매트릭스 수단에 접속된 콤 필터 수단(70) 및; 상기 콤 필터 수단에 결합되어, 상기 2배의 라인 주파수 수직 세부 표시 신호(S3)를 생성하는 또다른 비디오 스피드-업 회로 수단(80)을 구비하는 것을 특징으로 하는 비월-비비월 주사 변환장치.
제1항에 있어서, 상기 수직 세부 신호 형성 수단은, 상기 비디오 스피드-업 회로 수단(22,24,26)에 결합되어, 상기 소정의 라인 주파수로 휘도 표시 신호를 제공하는 매트릭스 수단(제3도의 60)과; 상기 매트릭스 수단에 결합되어, 상기 2배의 라인 주파수 수직 세부 표시 신호(S3)를 형성하는 콤 필터 수단(70')을 구비하는 것을 특징으로 하는 비월-비비월 주사 변환장치.
제3항에 있어서, 상기 콤 필터 수단은 입력과 출력을 가진 지연 수단(제4도의 72)과, 상기 지연 수단(72)의 상기 입력을 상기 지연 수단의 출력과 상기 매트릭스 수단(60)에 선택적으로 접속하는 스위치 수단(73) 및, 상기 매트릭스 수단에 접속된 제1입력과 상기 지연 수단의 상기 출력에 접속된 제2입력을 갖는 감산기 수단(74)을 구비하는 것을 특징으로 하는 비월-비비월 주사 변환장치.
제4항에 있어서, 상기 콤 필터 수단은 입력과 출력을 가진 지연 수단(제4도의 72)과, 상기 지연 수단(72)의 상기 입력을 상기 지연 수단의 출력과 상기 매트릭스 수단(60)에 선택적으로 접속하는 스위치 수단(73) 및, 상기 매트릭스 수단에 접속된 제1입력과 상기 지연 수단의 상기 출력에 접속된 제2입력을 갖는 감산기 수단(74)을 구비하는 것을 특징으로 하는 비월-비비월 주사 변환장치.
제1항 내지 6항중 어느 한 항에 있어서, 상기 출력 수단은, 합 신호(S5)를 형성하기 위해 상기 수직 세부 표시신호(S3) 및 상기 수직 피크 신호(S4)를 가산하는 제1수단(84) 및 ; 상기 합 신호를 상기 2배의 라인 주파수 비디오 출력 신호중의 상기 하나씩 건너 뛴 라인으로부터 감산하며((32,42,52)와, (86)을 이용), 상기 피크 신호를 상기 2배의 라인 주파수 비디오 출력 신호의 중간 라인에 가산하는 ((32,42,52)을 이용)회로 수단을 구비하는 것을 특징으로 하는 비월-비비월 주사 변환장치.
제7항에 있어서, 상기 회로 수단은, 상기 2배의 라인 주파수 비디오 출력 신호중의 각 신호를 수신하는 제1입력 및, 제2입력을 각각 갖는 제1가산기수단(32), 제2가산기 수단(42) 및, 제3가산기 수단(52)과, 상기 합 신호를 반전시키는 인버터 수단(86) 및; 상기 가산기 수단들(32,42,52)의 상기 제2입력을, 상기 인버터 수단 및 상기 처리 수단(82)에 선택적으로 결합하는 것을 특징으로 하는 비월-비비월 주사 변환 장치.