KR0169554B1 - 비접촉 ic카드, 그의 제조방법 및 제조장치 - Google Patents

비접촉 ic카드, 그의 제조방법 및 제조장치 Download PDF

Info

Publication number
KR0169554B1
KR0169554B1 KR1019950058782A KR19950058782A KR0169554B1 KR 0169554 B1 KR0169554 B1 KR 0169554B1 KR 1019950058782 A KR1019950058782 A KR 1019950058782A KR 19950058782 A KR19950058782 A KR 19950058782A KR 0169554 B1 KR0169554 B1 KR 0169554B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
card
sheet
electronic component
circuit
Prior art date
Application number
KR1019950058782A
Other languages
English (en)
Other versions
KR960021558A (ko
Inventor
겐이찌 다까히라
쥰 오오부찌
야스히로 무라사와
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR960021558A publication Critical patent/KR960021558A/ko
Application granted granted Critical
Publication of KR0169554B1 publication Critical patent/KR0169554B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/40—Manufacture
    • B42D25/45—Associating two or more layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0722—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips comprising an arrangement for testing the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 낮은 제조비용으로 얇은 두께를 지니도록 제조될 수 있으며, 제조공정에 있어서 자동화와 인건비 절감을 이룰 수 있는 비접촉 IC 카드와 그의 제조방법 및 제조장치에 관한 것이다.
전자부품(4)은 IC 카드(100)의 외장을 한정하기 위한 일 표면을 지닌 수지로 이루어진 시트(1)의 타 표면 상에 제공된 회로패턴(3)을 포함하는 회로 패턴장치 상에 실장된다.
가소성재료(5)는 회로패턴(3) 상에 위치하며, 전자부품(4)은 시트(1)의 타 표면 상에 위치한다.
이것은 통합된 판상 몸체를 형성하도록 프레스에 의해 가소적으로 변형되고, 카드의 형태로 절단됨으로써, 얇은 두께를 지닌 비접촉 IC 카드가 얻어지게 된다.

Description

비접촉 IC 카드, 그의 제조방법 및 제조장치
제1도는 본 발명에 따른 IC 카드의 단면도.
제2도는 회로패턴장치 형성장치를 포함하는 장치도.
제3도는 회로패턴 상에 인쇄된 시트의 정면도.
제4도는 칩 실장기를 포함하는 전자부품 실장장치를 나타낸 도면.
제5도는 가열기와 프레스를 포함하는 가소성재료 압축장치를 나타낸 도면.
제6도는 회로검사기를 포함하는 검사장치와 절단기를 포함하는 절단장치를 나타낸 도면.
제7도는 절단단계에서 하단으로부터 개시되는 절단기에 의한 절단상태를 나타낸 도면.
제8도는 절단단계에서 상단으로부터 개시되는 절단기에 의한 절단상태를 나타낸 도면.
제9도는 제7도 및 제8도에 도시된 절단기에 의해 절단된 비접촉 IC 카드의 단면도.
제10도는 본 발명에 따른 비접촉 IC 카드 제조장치의 다른 실시예에 의한 회로패턴장치 형성장치를 나타낸 도면.
제11도는 본 발명에 따른 비접촉 IC 카드 제조장치의 또 다른 실시예에 의한 회로패턴 형성단계 이후에 경화건조로를 생략한 장치를 나타낸 도면.
제12도는 본 발명에 따른 비접촉 IC 카드 제조장치의 또 다른 실시예인 중간층을 사용하여 비접촉 IC 카드를 제조하는 방법을 나타낸 도면.
제13도는 본 발명에 따른 비접촉 IC 카드의 또 다른 실시예를 나타낸다.
제14도는 일련의 제조공정에 따른 비접촉 IC 카드의 제조공정을 나타낸 도면.
제15도는 일련의 제조공정에 따른 비접촉 IC 카드의 제조공정을 나타낸 도면.
제16도는 일련의 제조공정에 따른 비접촉 IC 카드의 제조공정을 나타낸 도면.
제17도는 일련의 제조공정에 따른 비접촉 IC 카드의 제조공정을 나타낸 도면.
제18도는 본 발명에 따른 비접촉 IC 카드의 또 다른 실시예를 나타낸 회로 기판의 단면도.
제19도는 본 발명에 따른 비접촉 IC 카드의 또 다른 실시예를 나타낸 회로 기판의 단면도.
제20도는 일련의 제조공정에 따른 회로기판 제조공정을 도시한 공정도.
제21도는 일련의 제조공정에 따른 회로기판 제조공정을 도시한 공정도.
제22도는 종래의 비접촉 IC 카드에 대한 평면도.
제23도는 종래의 비접촉 IC 카드에 대한 측단면도.
제24도는 종래의 비접촉 IC 카드의 다른 실시예를 나타낸 회로기판의 단면도.
제25도는 종래의 비접촉 IC 카드의 또 다른 실시예를 나타낸 회로기판의 단면도.
제26도는 종래의 비접촉 IC 카드의 또 다른 실시예를 나타낸 회로기판의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 시트 2 : 외장시트
3 : 회로패턴 4 : 전자부품
5 : 가소성 재료 7 : 스크린 인쇄기
8 : 건조로 14 : 식별마크
16 : 검사단자 25 : 칩 실장기
26 : 융기부 28 : 경화건조로
31 : 가열기 33 : 프레스
35 : 회로검사기 38 : 절단기
100 : 비접촉 IC 카드
본 발명은 비접촉 IC 카드 및 회로기판과 비접촉 IC 카드의 제조방법 및 제조장치에 관한 것이다.
제22도 및 제23도는 각각 종래의 비접촉 IC 카드에 대한 평면도 및 단면도이다.
비접촉 IC 카드의 공지된 구성에서는, 글라스 에폭시의 회로기판(50) 상에 전자부품(51)을 실장하여 얻어지는 모듈로 통칭되는 기능회로부가 수지(54) 등으로 충전된 카드 형태의 가소성 골격(52) 내에 실장되는 한편, 카드의 표면은 가소성 패널(53)에 의해 샌드위치 형태로 형성된다.
일본국 특개평 2-212197호에 개시된 바와 같이, 비접촉 IC 카드 제조방법의 하나로서, 회로기판을 합성수지막으로 구성하고, 도전성 페이스트를 인쇄하거나 프레스를 사용한 열처리에 의한 도전성 호일(foil)을 압착접합함으로써 회로기판 상에 회로패턴을 형성하는 기술이 제공되었다.
최근에는, 카드의 제조경비를 절감하는 동시에, 카드의 두께를 자성 카드와 동일한 수준인 약 0.8mm로 감소시키는 것이 요구되어 왔다.
제24도는 종래의 또 다른 IC 카드의 회로기판에 내한 단면도이다. 이러한 종래의 IC 카드에서는, 회로패턴(101)이 에폭시수지 또는 페놀수지 등으로 이루어진 회로기판(102) 상의 구리호일을 에칭하여 형성되도록 회로기판을 구성한다. 더우기, 제25도에 도시된 바와 같이, 몇몇 경우에 회로패턴(101)은 회로기판(102)의 양쪽 주 표면 상에 형성된다.
각 표면 상에 형성된 회로패턴(101) 사이의 전기전도를 위하여, 전기전도를 달성하기 위해 도전영역(101a)을 통과하여 제공된 구멍의 내주면에는 제26도에 도시된 바와 같이 두개의 도전영역(101a)을 매립하고 연계시키기 위한 도금부(103)가 적용된다.
상기한 요구에 부합하기 위해, 본 발명의 목적은 낮은 제조비용으로 얇은 두께를 지니도록 제조될 수 있으며, 제조공정에 있어서 자동화와 인건비 절감을 이룰 수 있는 비접촉 IC 카드와 그의 제조방법 및 제조장치를 제공함에 있다.
본 발명의 제1국면에 따른 비접촉 IC 카드는, IC 카드의 외장(outer sheath)을 한정하기 위한 표면을 가지는 수지로 이루어진 시트와, 시트의 다른 표면 상에 제공된 도전성 회로패턴을 포함하는 회로패턴장치와, 회로패턴장치 상에 실장된 전자부품과, 시트의 다른 표면 상에 제공되며 회로패턴장치와 전자부품을 완전히 매립하도록 가소적으로 변형된 전기적 절연성 가소성 재료를 포함한다.
본 발명의 제2국면에 따른 비접촉 IC 카드는, IC 카드의 외장을 한정하기 위한 표면을 가지는 수지로 이루어진 시트와, 시트의 다른 표면 상에 제공된 도전성 회로패턴을 포함하는 회로패턴장치와, 회로패턴장치 상에 실장된 전자부품과, 회로패턴장치 상에 고착되어 전자부품을 수용하기 위한 개구를 가지는 수지로 이루어진 중간층과, 중간층과 회로부품 사이의 간극을 충전하기 위한 전기적 절연성 충전수지 재료를 포함한다.
본 발명의 제3국면에 따라, 비접촉 IC 카드는 IC 카드의 시트를 대향하는 표면 상에 수지로 이루어진 외장시트를 더 포함한다.
본 발명의 제4국면에 따른 비접촉 IC 카드에서는, 전자부품은 도전성 접착제에 의해 회로패턴장치 상에 실장된다.
본 발명의 제5국면에 따른 비접촉 IC 카드에서는, 인쇄에 의해 형성된 회로패턴장치의 회로패턴이 경화되기 이전에 전자부품이 압착접합에 의해 회로패턴장치 상에 실장된다.
본 발명의 제6국면에 따른 비접촉 IC 카드에서는, 비접촉형 IC 카드의 적어도 두 면은 절단 날에 의해 절단되어 형성된다.
본 발명의 제7국면에 따른 비접촉 IC 카드에서는, 회로패턴장치는, 서로 적층되어 배치된 복수개의 전기적 절연성 시트와, 복수개의 시트 상에 각각 형성된 회로패턴과, 각각의 회로패턴을 상호 전기적으로 접속하기 위한 접속수단을 포함한다.
본 발명의 제8국면에 따른 비접촉 IC 카드에서는, 회로패턴장치는, 적어도 하나의 전기적 절연성 시트와, 시트의 양면 상에 형성된 회로패턴과, 양 표면 상에 형성된 회로패턴을 상호 전기적으로 접속하기 위한 접속수단을 포함한다.
본 발명의 제9국면에 따른 비접촉 IC 카드 제조방법은, 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 도전성 회로패턴을 포함하는 회로패턴장치를 형성하는 단계와, 회로패턴장치 상에 전자부품을 실장하는 단계와, 회로패턴장치와 전자부품을 완전히 매립하기 위해 가소성재료를 가소적으로 변형시킴으로써 통합된 판상몸체를 형성하도록, 회로패턴장치와 전자부품 상에 위치한 전기적 절연성 가소성재료를 시트 상에 압착하는 단계와, IC 카드를 형성하기 위해 시트와 가소성재료를 지닌 판상몸체를 절단하는 단계를 포함한다.
본 발명의 제 10 국면에 따른 비접촉 IC 카드의 제조방법은, 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 도전성 회로패턴을 포함하는 회로패턴장치를 형성하는 단계와, 회로패턴장치 상에 전자부품을 실장하는 단계와, 전자부품을 회로패턴장치 상에 수용하기 위한 개구를 가지는 수지로 이루어진 중간층을 고착하는 단계와, 통합된 판상몸체를 형성하기 위해 중간층과 전자부품 사이의 간극에 충전수지재료를 충전시키는 단계와, IC 카드를 형성하기 위해 시트와 중간층을 지닌 판상몸체를 절단하는 단계를 포함한다.
본 발명의 제11국면에 따른 비접촉 IC 카드 제조방법에서는, 회로패턴장치 형성단계는, 회로패턴이 각각 형성된 복수개의 시트를 교대로 적층하는 단계와, 각각의 회로패턴을 상호 전기적으로 접속하는 단계를 포함한다.
본 발명의 제12국면에 따른 비접촉 IC 카드 제조방법에서는, 회로패턴장치 형성단계는, 하나의 시트의 양 표면 상에 회로패턴을 형성하는 단계와, 양 표면 상에 형성된 회로패턴을 상호 전기적으로 접속하는 단계를 포함한다.
본 발명의 제13국면에 따른 비접촉 IC 카드 제조방법은, 절단단계 이전에 IC 카드의 시트에 대향하는 표면 상에 수지로 이루어진 외장시트를 접합하는 단계를 더 포함한다.
본 발명의 제14국면에 따른 비접촉 IC 카드 제조방법에서는, 회로패턴장치 형성단계가, 인쇄에 의해 수행되는 회로패턴 형성단계를 포함한다.
본 발명의 제15국면에 따른 비접촉 IC 카드 제조방법에서는, 회로패턴장치 형성단계가, 전이에 의해 수행되는 회로패턴 형성단계를 포함한다.
본 발명의 제16국면에 따른 비접촉 IC 카드 제조방법에서는, 전자부품 실장단계가, 도전성 접착제를 사용하여 회로패턴장치 상에 전자부품을 실장하는 단계를 포함한다.
본 발명의 제17국면에 따른 비접촉 IC 카드 제조방법에서는, 전자부품 실장단계가, 회로패턴장치의 경화 이전에 회로패턴장치에 전자부품을 압착접합하는 단계를 포함한다.
본 발명의 제18국면에 따른 비접촉 IC 카드에서는, 가소성재료 압착단계가, 프레스를 사용하여 수행된다.
본 발명의 제19국면에 따른 비접촉 IC 카드 제조방법에서는, 회로패턴장치 형성단계는, 회로패턴장치 상에 검사단자를 형성하는 단계와, 절단단계 이전에 회로 검사기를 검사단자에 접속함으로써, 회로기능에 대하여 검사를 수행하는 단계를 포함한다.
본 발명의 제20국면에 있어서, 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 회로패턴장치를 형성하기 위한 회로패턴장치 형성장치와, 회로패턴장치 상에 전자부품을 실장하기 위한 전자 부품 실장장치와, 회로패턴장치와 전자부품을 완전히 매립하기 위해 가소성재료를 가소적으로 변형시킴으로써 통합된 판상몸체를 형성하도록, 회로패턴장치와 전자부품 상에 위치한 가소성재료를 시트 창에 압착하기 위한 가소성재료 압착장치와, IC 카드를 형성하기 위해 판상몸체를 절단하기 위한 절단장치를 포함한다.
본 발명의 제21국면에 있어서, 비접촉 IC 카드 제조장치는, 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 회로패턴장치를 형성하기 위한 회로패턴장치 형성장치와, 회로패턴장치 상에 전자부품을 실장하기 위한 전자부품 실장장치와, 전자부품을 회로패턴장치 상에 수용하기 위한 개구를 가지는 수지로 이루어진 중간층을 고착하기 위한 중간층 고착장치와, 통합된 판상몸체를 형성하기 위해 중간층과 전자부품 사이의 간극에 충전수지재료를 충전시키기 위한 충전수지재료 충전장치와, IC 카드를 형성하기 위해 판상몸체를 절단하기 위한 절단장치를 포함한다.
이하, 본 발명의 바람직한 실시예에 따른 비접촉 IC 카드, 그의 제조방법 및 제조장치를 첨부도면을 참조하여 보다 상세히 설명한다.
[실시예 1]
제1도에 도시된 바와 같이, 본 발명에 따른 비접촉 IC 카드(100)는 수지로 이루어진 시트(1)를 지니며, 시트의 한 표면은 노출되어 IC 카드의 저면에 대한 덮개 또는 외장을 형성하고, 회로패턴장치로서의 역할을 수행하는 회로패턴(3)은 시트(1)의 상부 표면 상에 형성된다.
전자부품(4)은 그것과 전기적으로 접속된 회로패턴(3) 상에 실장된다.
시트(1)의 상부 표면 상에는 회로패턴(3)과 전자부품(4)을 완전히 매립하며 프레스에 의해 평판 형상으로 가소적으로 변형되는 가소성재료(5)가 배치된다.
또한, 가소성재료(5)의 상부 표면 상에는 시트(1)와 동일한 재료로 이루어진 외장시트(2)가 부착된다.
더우기, IC 카드(100)의 4개의 측면(l00a)은 표준 형태를 지닌 IC 카드를 형성하도록 절단 날에 의해 절단된다.
시트(1,2)는 PET(polyethylene terephthalate, 폴리에틸렌 테레프탈레이트) 재료로 형성되거나, 동일한 형태의 재료를 사용한 시트로 형성된다.
또한, 가소성재료(5)는 전기적 절연특성을 지닌 (WIPPP/GF와 같은) 열가소성 프리프레그(prepreg) 재료로 구성된다.
이하, 상기와 같은 구성을 지닌 비접촉 IC 카드(100)의 제조방법을 기술한다.
제2도는 비접촉 IC 카드(100) 제조장치의 일부인 회로패턴장치로서의 역할을 수행하는 스크린 인쇄기를 포함하는 시스템을 나타낸다.
시트(1)는 0.1 내지 0.2mm의 두께를 지닌 스트립으로 형성되며 롤(6)의 형태로 감겨진다.
롤(6) 상태로 존재하는 시트(1)는 스크린 인쇄기(7)를 향해 화살표 A의 방향으로 연속적으로 공급된다.
회로패턴장치 형성장치로서의 역할을 수행하는 스크린 인쇄기(7)는 로울러(7a)에 의해 도전성 잉크 또는 (은(Ag) 또는 탄소와 같은) 도전성 페이스트(9)를 밀어냄으로써 시트(1) 상에 회로패턴(3)을 형성한다.
이러한 장치는 그 위에 스크린 인쇄가 이루어진 시트(1)가 건조로(8) 내에서 건조 및 경화된 후, 다음 공정단계로 송출되도록 구성된다.
제3도는 회로패턴(3)이 상부에 인쇄된 시트(1)의 정면도이다.
시트(1)는 일반적으로 안테나(15) 등을 구성하는 회로패턴(3)이 그 위에 인쇄된 카드 상에 장착되는 부분인 장착영역(12)과, 후속단계에서 절취되는 검사전극(16)이 상부에 인쇄된 검사영역(13)으로 나뉘어진다.
식별마크(14)는 이후에 수행되는 절단단계에서 위치를 잡기 위하여 경계부에 각각 인쇄된다.
제4도는 비접촉 IC 카드(100) 제조장치의 일부이면서 칩 실장기(25)를 포함하는 전자부품 실장장치를 나타낸다.
이 장치에서는 제2도의 회로패턴 형성단계를 수반한 회로패턴(3) 상에 전자부품(4)을 실장하는 단계를 수행한다.
전자부품(4)은 칩 실장기(25)에 의해 회로패턴(3) 상의 예정된 위치에 실장된다. 이때, 전자부품(4)에 대한 전극인 융기부(bump)(26)의 접속은 융기부(26) 상에 도전성 접착제를 미리 적용함으로써 가능하게 된다. 그 후, 건조 및 경화가 경화건조로(28) 내에서 달성된다.
제5도는 비접촉 IC 카드(100) 제조장치의 일부이며 가열기(31)와 프레스(33)를 포함하는 가소성재료 압착장치를 나타낸다.
가소성재료(5)는 IC 카드와 실질적으로 동일한 크기를 지니도록 제조되며, 가열기(31)(약 200℃)로부터 가열되어 연화된다.
가소성재료(5)는 시트(1)의 이동과 동기화되어 움직이는 컨베이어(31a) 등에 의해 시트(1)의 회로패턴(3) 및 전자부품(4) 위의 위치에 공급되며, 프레스(33)에 의해 스탬핑(stamping)되어 시트(1) 상에 실장된 전자부품(4)을 완전히 매립하는 상태로 가소적으로 변형되도록 한다.
가소성재료(5)는 열에 의해 연화되기 때문에, 프레스(33)로부터의 압력에 의해 변형되어, 회로패턴(3)에 도달되어 전자부품(3) 사이의 간극을 충전하면서 예정된 두께로 형성된다.
가소성재료(5)와 시트(1)는 압축에 의해 상호접착되며, 이때 가소성재료(5)는 실제적으로 IC 카드(100)의 크기를 지니게 된다.
이때, 검사단자(16)는 가소성재료(5)에 의해 매립되지 않고 노출된다.
제6도는 비접촉 IC 카드(100) 제조장치의 일부를 구성하는 회로검사기를 포함하는 검사장치와 절단기를 포함하는 절단장치를 나타낸다.
제6도에 도시된 바와 같이, 회로검사기(35)의 검사헤드(35a)는 노출된 검사단자(16)와 접촉되어 회로기능을 검사하게 된다.
그 후, 시트(1) 상의 식별마크(14)에 의해 정확한 위치화가 이루어지고, 외장시트(2)는 카드 표면에 접착된다.
카드 형태로의 절단은 카드의 크기를 지니도록 설계된 절단기(38)에 의해 수행된다.
절단은 절단면에 판 형태로 IC 카드의 주 표면과 수직을 이루고 가소성재료(5)가 노출되도록 수행된다.
비록, 검사단자(16)의 절단면 또한 노출되지만, 그것은 매우 얇기 때문에 IC카드의 사용에는 어떠한 문제도 야기시키지 않는다.
가소성재료(5) 및 검사단자(16)의 절단면이 카드의 종단 표면 상에 노출되는 것을 방지하기 위하여 다음과 같은 방법이 사용될 수 있다.
제7도 및 제8도에 도시된 바와 같이, 절단을 달성하고자 할 때 절단기의 가장자리는 두 단계를 거쳐 관통하게 된다.
첫째로, 시트(1) 및 가소성재료(5) 만의 절단이 카드 형태보다 약간 작은 제1절단기(68)에 의해 IC 카드의 저면으로부터 개시되면서 수행된다.
다음에는, 카드 형태보다 약간 더 큰 제2절단기(69)에 의해 상단으로부터 개시되는 절단을 수행함으로써, 외장시트(2)를 절단하면서 IC 카드의 종단 표면에 가소성재료(5)가 포함되도록 곡면으로 형성하여, 제2절단기(69)의 내면에 의해 압축될 때 IC 카드(200)의 측면에 대해 외장을 형성하도록 한다.
상기한 구성을 지닌 IC 카드(200)에서는, 가소성재료(5)와 검사단자(16)의 절단면은 외장시트(2)에 의해 매립되고 IC 카드의 종단 표면 상에 나타나지 않게 된다(참조: 제9도).
상기와 같이 구성된 비접촉 IC 카드(100)에서는, 시트(1)는 전자부품(4)을 장착하기 위한 회로기판과 IC 카드의 외장의 두 가지 기능을 수행한다.
더우기, 가소성재료(5)는 시트(1) 상에 형성된 회로패턴(3)과 그 위에 실장된 전자부품을 완전히 밀봉함으로써, 전자부품(4)과 회로패턴(3)을 보호하는 동시에, IC 카드(100)의 외장을 형성하게 된다.
따라서, IC 카드(100)의 두께를 감소시킬 수 있으며, 외력에 의한 강도를 증진시킬 수 있다.
또한, 시트(1)와 함께 외장시트(2)는 방수 및 내유성이 우수한 IC 카드의 외장을 형성하므로, IC 카드(100)의 강도를 더욱 증진시킬 수 있다.
더우기, 도전성 접착제에 의해 부착되도록 전자부품(4)이 회로패턴(3) 상에 실장되기 때문에, 그것의 접속에 대한 신뢰성을 개선시킬 수 있다.
아울러, 비접촉 IC 카드(100)가 절단 날에 의해 양 측면이 절단되기 때문에, 양 측면을 구성하는 골격체가 필요없어 구성부품의 갯수를 감소시킬 수 있기 때문에 제조경비를 절감할 수 있다.
상기한 바와 같은 비접촉 IC 카드(100) 제조방법에서는, 제조단계가 연속적으로 수행되어, 제조단계를 라인화하여 자동화를 실행할 수 있으므로, 보다 적은 제조 단계와 보다 단축된 제조시간을 달성할 수 있어, 경비를 절감할 수 있다.
또한, 인쇄에 의해 회로패턴(3)이 작은 두께를 지니도록 형성되므로, IC 카드(100)가 작은 두께를 지니도록 제조될 수 있다.
더우기, 전자부품(4)이 도전성 접착제에 의해 회로패턴 상에 실장되기 때문에, 실장단계에 요구되는 작업을 보다 간단화시킬 수 있으며, 전자부품과 회로패턴 사이의 접속에 대한 신뢰성을 증대시킬 수 있다.
게다가, 가소성재료(5)가 프레스에 기인한 균일한 힘에 의해 전자부품 간의 공간으로 신속히 침투되어 형성됨으로써, 가소성재료가 전자부품 사이의 공간 내부로 침투 및 충전되어 IC 카드(100)의 강도를 증진시키며, 제조단계에 요구되는 시간을 절감할 수 있다.
또한, 회로검사기의 검사헤드를 검사단자(16)에 접속함으로써 회로기능을 검사할 수 있다.
따라서, 검사헤드를 간단한 구성을 지니도록 형성할 수 있으므로, 제조단계 도중에 회로기능의 검사를 용이하게 수행할 수 있다.
[실시예 2]
제10도는 비접촉 IC 카드 제조장치의 다른 실시예에 따른 회로패턴장치 형성 장치를 나타낸다.
실시예 1에서는, 로울러(7a)에 의해 도전성 잉크 또는 [은(Ag) 또는 탄소와 같은] 도전성 페이스트(9)를 밀어 시트(1) 상에 회로패턴(3)을 형성하는 스크린 인쇄기(7)에 의해 회로패턴의 형성이 수행되는 반면에, 예를 들면, 제10도에 도시된 바와 같이, 전이 필름(21) 상에 형성된 얇은 금 호일(23)이 가열로울러(20)에 의해 시트(1)에 전이되거나 부착되도록 회로패턴을 형성할 수도 있다.
상기한 바와 같은 비접촉 IC 카드 제조방법에서는, 회로패턴은 전이에 의해 보다 작은 두께를 지니도록 형성된다.
따라서, 보다 작은 두께를 지니도록 IC 카드를 제조할 수 있으며, 작업에 요구되는 시간을 절감할 수 있다.
[실시예 3]
제11도는 회로패턴장치 형성장치 이후의 건조로(8)가 생략된 비접촉 IC 카드 제조장치의 또 다른 실시예를 나타낸다.
제11도에 도시된 바와 같이, 본 실시예에서는 스크린 인쇄를 사용하여 회로패턴(3)을 인쇄한 후에, 회로패턴(3)을 건조 및 경화시키기 전에, 칩 실장기(25)에 의한 압력에 의해 부착됨으로써 전자부품(4)이 실장된다. 그 후에는, 경화건조로(28)에서 건조/경화가 이루어진다.
본 발명을 사용함으로써, 건조로(8)를 생략가능하므로, 제조공정에서의 단계를 용이하게 이룰 수 있다.
상기와 같이 구성된 비접촉 IC 카드에서는, 전자부품은 경화 이전에 압착접합에 의해 회로패턴(3) 상에 실장된다.
따라서, 전자부품(4)과 회로패턴(3) 사이의 접속에 대한 신뢰성이 향상되며, 전자부품(4)과 회로패턴(3)을 접속하기 위한 물질이 필요 없게 된다.
상기한 제조방법에서는, 전자부품(4)은 압착접합에 의해 용융된 회로패턴(3)상에 실장됨으로써, 실장단계에 요구되는 작업을 단순화할 수 있고, 그들을 접속하기 위한 물질이 필요 없으며, 전자부품(4)과 회로패턴(3) 사이의 접속에 대한 신뢰성을 향상시킬 수 있다.
[실시예 4]
제12도는 제조상태에 있는 비접촉 IC 카드의 또 다른 실시예를 나타낸다.
실시예 1에서는 전자부품(4) 사이의 공간을 충전시키기 위하여 열가소성 프리프레그 재료로 이루어진 가소성재료(5)가 사용된 반면에, 본 실시예에서는 (글라스 에폭시수지 시트 또는 페놀수지 평판과 같은) 수지로 이루어진 중간층으로서의 역할을 하도록 버퍼시트(40)가 사용된다.
회로패턴(3) 상에 그것을 부착한 이후에는, 구멍 내부에 전자부품(4)을 지닌 간극 부분은 충전수지재료 충전장치(42)에 의해 (에폭시 접착제와 같은) 충전수지재료인 반응계 수지(41)로 충전된다.
그 부분에 외장시트(2)를 부착한 이후에, 중간층 고착장치로서의 기능을 수행하는 가열 및 압착접합 로울러(43)를 사용함으로써 열에 의해 경화되어 카드가 형성된다.
본 발명에 따르면, 열가소성 프리프레그 재료의 가소성재료(5)가 사용되지 않기 때문에, 가열기(31)가 필요 없어 제조장치의 구성을 보다 간단히 할 수 있다.
상기한 바와 같이 구성된 비접촉 IC 카드에 있어서는, 반응계 수지(41)와 함께 중간층의 역할을 하는 버퍼시트(40)가 그 위에 완전히 매립됨으로써, 전자부품과 회로패턴을 보호하게 되며 IC 카드의 외장을 형성하게 된다.
따라서, IC 카드의 강도를 한층 더 증진시킬 수 있다.
상기한 제조방법에 있어서는, 제조단계를 연속적으로 수행하여 제조단계의 라인화를 이룰 수 있고, 그의 자동화를 달성할 수 있을 뿐 아니라, 압착단계가 필요없이 제조가 가능하다.
따라서, 더 적은 제조단계와 더 짧은 제조시간을 얻을 수 있으므로 경비를 절감할 수 있다.
[실시예 5]
제13도는 본 발명에 따른 비접촉 IC 카드의 또 다른 실시예를 나타낸 단면도이다.
제14도 내지 제17도는 일련의 공정에 따른 비접촉 IC 카드의 제조공정을 나타낸다.
제13도를 참조하면, 비접촉 IC 카드(220)는 제1시트(105)와 제2시트(111)를 지닌다.
회로패턴(104a)은 제1시트(105)의 표면 상에 형성된다.
더우기, 회로패턴(104b)은 제2시트(111)의 표면 상에 형성된다.
제1시트(105)와 제2시트(111)는 예를 들어 PET(polyethylene terephthalate) 재료 또는 유사한 형태의 재료로 이루어진 시트에 의해 구성된다. 제1시트(105)와 제2시트(111)는 접착제(106)에 의해 서로 접합된다.
제1시트(105)와 제2시트(111)의 표면 상에는 각각 회로패턴(104a)의 일부 및 회로패턴(104b)의 일부로서, 회로패턴(104a)과 회로패턴(104b)을 상호 전기적으로 접속하기 위한 접속수단으로서의 역할을 수행하는 도전성영역(108,109)이 형성된다.
도전성영역(108,109)은 제1시트(105)와 제2시트(111) 각각의 표면 상의 대응되는 위치에 형성된다.
도전성영역(108)을 관통하면서 그 하부의 시트(105)를 관통하는 형태로 구멍(105a)이 상부의 제1시트(105) 상의 도전성영역(108) 중심부에 형성된다.
구멍(105a)은 도전성수지(107)로 충전된다.
도전성수지(107)는 도전성영역(109,108)을 서로 전기적으로 접속하므로, 회로패턴(104b)에 회로패턴(104a)을 전기적으로 연결하게 된다.
제1시트(105) 및 제2시트(111)는 상호 적층되며 각각의 시트 상에 형성된 회로패턴(104a,104b)은 회로기판(210)을 구성하게 된다.
또한, 제1시트(105), 회로패턴(104a,104b) 및 도전성수지(107)는 제2시트(111)의 타 표면 상에 제공된 회로패턴장치를 구성하게 된다.
커패시터 또는 IC와 같은 전자부품(114)은 회로기판(210)의 제1시트(105)상에 형성된 회로패턴(104a) 상부에 실장된다.
전자부품(114)은 도전성 접착제(115)를 통하여 회로패턴(104a)에 접속된다.
중간층으로서의 역할을 하며 그 일부분에는 전자부품을 실장하기 위해 미리 제공된 구멍을 지니는 수지로 이루어진 버퍼시트(117)는 그 위에 전자부품(114)이 위치하지 않은 상태로 회로패턴(104a)의 일부분 상에 위치하게 된다.
버퍼시트(117)는 예를 들어 글라스 수지 시트 또는 페놀수지 판과 같은 재료로 구성된다.
제3시트(116)는 버퍼시트(117) 상에 위치하며, 회로기판(210), 전자부품(114), 버퍼시트(117) 및 제3시트(116) 사이의 각각의 간극들은 (에폭시 접착제 등의) 충전수지재료인 반응계 수지(118)로 충전된다.
IC 카드(220)의 4개의 측면은 절단 날에 의해 절단되어, 표준형 IC 카드의 형상을 제조하게 된다.
제14도 내지 제17도는 일련의 공정에 따른 비접촉 IC 카드(220)의 제조공정을 나타낸다.
먼저, 제14도에 도시된 바와 같이, 회로패턴(104a)과 회로패턴(104b)은 각각 제1시트(105) 및 제2시트(111) 상에 형성된다.
실시예 1과 유사한 방법으로, 제1시트(105) 및 제2시트(111)는 감겨진 상태로 연속적으로 공급되어 각각 스크린 인쇄기로 진입하며, 로울러에 의해 (은 또는 탄소와 같은) 도전성 잉크 또는 도전성 페이스트가 시트 상에 공급됨으로써, 회로패턴이 스크린 인쇄기에 위해 인쇄되어 형성된다.
다음에는, 구멍(105a)이 도전성영역(109)의 중심부에 형성되고, 접착제(106)가 제1시트(105)의 후면 상에 적용된다.
그 후, 제15도에 도시된 바와 같이, 제1시트(105)와 제2시트(111)가 기록마크(도시되지 않음)에 의해 서로 그들의 위치 내로 조정된 후, 프레스에 의해 압착접합되어 서로 적층되게 된다.
또한, 제16도에 도시된 바와 같이, 도전성수지(107)가 인쇄 또는 투입에 의해 구멍(105a) 내부로 공급되어 경화된다.
도전성영역(108)은 구멍(105a)에 비해 더 큰 크기를 지니도록 형성되어야 하며, 이에 따라 제1시트(105)와 제2시트(111)가 서로에 대해 정확하지 않게 위치된 경우에 발생하는 도전결함 문제를 감소시킬 수 있다.
그 후에는, 제17도에 도시된 바와 같이, 커패시터 또는 IC와 같은 전자부품(114)이 회로기판(210) 상에 실장된다.
전자부품(114)은 도전성 접착제(115)를 통하여 회로패턴(104a)에 접속된다.
도전성수지(107)와 도전성 접착제(115)는 동일한 재질을 지니며, 그들을 분리하여 공급할 수 있으나, 예를 들면 스크린 인쇄기에 의해 동일한 공정단계에서 공급할 수도 있다.
다음에는, 실시예 4와 유사한 방법으로, 전자부품을 실장하기 위해 그 일부분에 구멍이 미리 제공된 버퍼시트(117)의 후면에 접착제를 적용함으로써 얻어진 부재를 회로패턴(104a)에 부착한 후, 구멍 내부의 전자부품(114)을 지닌 간극부분을 반응계 수지(118)로 충전시킨 다음, 외장시트(116)를 부착하고, 가열 및 압착접합 로울러를 사용하여 열에 의해 경화시킴으로써 형성한다.
최종적으로, 4개의 측면을 절단하여 비접촉 IC 카드(220)를 얻게 된다.
본 실시예에서는, 비록 중간층으로서의 역할을 하는 버퍼시트(117)가 그 위에 전자부품(114)이 실장되지 않은 상태로 회로패턴(104a)의 일부분 위에 위치되었으나, 실시예 1과 유사하게 전자부품(114)을 지닌 공간을 충전시키기 위하여 열가소성 프리프레그 재료와 같은 가소성재료를 사용하는 것도 가능하다.
비록, 본 실시예에서는 회로기판(210)을 구성하는 시트의 개수가 2개이지만, 그 숫자는 필요에 따라 증가할 수 있다.
아울러, 본 발명에서는 전자부품(114)이 도전성수지(107) 상에 실장되지 않았으나, 필요에 따라 전자부품을 도전성수지 위에 실장할 수도 있다.
상기한 바와 같은 구성을 지닌 비접촉 IC 카드(220)에서는, 제1시트(105)와 제2시트(111)가 적층되고, 회로패턴(104a,104b)이 각각의 시트 상에 형성되기 때문에, 안테나 등을 포함하는 다수의 회로패턴을 제한된 공간 내에 형성할 수 있다.
[실시예 6]
제18도는 본 발명의 비접촉 IC 카드에 대한 또 다른 실시예를 나타낸 회로기판의 단면도이다.
도시된 바와 같이, 회로패턴(104a,104b)은 회로기판(211)의 양 표면 상에 제공된다.
양면 상에 각각 제공된 회로패턴(104a,104b) 사이에 전기적 전도를 달성하기 위하여, 도전성영역(108, 109)이 시트(105)의 양면 상의 반대 위치에 형성된다.
구멍(105a)은 도전성영역(108,109)을 관통하도록 제공된다.
알루미늄(Al) 재의 접속봉(110)은 구멍(105a) 내에 밀착되도록 삽입된다.
접속봉(110)은 회로패턴(104a,104b)을 상호 전기적으로 접속하기 위한 접속수단을 구성한다.
그 후, 전자부품(도시되지 않음)이 회로기판(211)의 일 표면 또는 양 표면 상에 실장되고, 실장된 전자부품을 보호하기 위해 실시예 1과 유사하게 가소성재료가 그 위에 위치하거나, 실시예 4와 유사하게 버퍼시트가 그 위에 위치하게 되며, 제2시트와 제3시트가 양 표면의 더욱 더 바깥쪽에 각각 부착됨으로써, 비접촉 IC 카드를 구성하게 된다.
상기한 바와 같이 구성된 회로기판에서는, 회로패턴(104a,104b)을 전기적으로 접속하기 위한 접속수단이 알루미늄(Al) 재의 접속봉에 의해 제공되므로, 도전성수지(107)로 충전시키기 위한 장치가 필요 없게 된다.
[실시예 7]
제19도는 본 발명의 비접촉 IC 카드에 대한 또 다른 실시예를 나타낸 회로기판의 단면도이다.
제20도 및 제21도는 일련의 공정에 따라 회로기판을 제조하는 공정을 나타낸다.
제19도를 참조하면, 회로기판(212)은 실시예 6에서 기술된 회로기판(211)과 실질적으로 동일한 반면에, 알루미늄(Al) 봉(110)의 한 종단 표면은 구멍(105a)의 직경보다 더 큰 직경을 지니며, 그것의 타 종단 표면은 평탄화되어 있다.
제20도 및 제21도는 회로기판(212)의 제조방법을 나타낸다.
먼저, 제20도에 도시된 바와 같이, 구멍(105a)은 그 양면 상에 회로패턴(104a,104b)이 각각 형성된 시트(105) 상에 천공되고, 회로패턴(104a,104b)을 상호 전기적으로 접속하기 위해 도전성영역(108,109)이 제공되는 위치에 천공된다.
다음에는, 제21도에 도시된 바와 같이, 알루미늄(Al) 봉(110)이 시트(105)의 일면(제21도에 도시된 대로는 저면)으로부터 구멍(105a) 내부로 밀착 삽입된다.
충분한 전기전도를 얻을 수 있도록 Al 봉(110)의 후면 종단의 직경을 구멍의 직경보다 크게 형성한다.
또한, Al 봉(110)의 길이는 구멍(105a)의 깊이보다 크게 형성한다.
그 후, 구멍(105a)의 외부로 연장된 부분을 평탄화한다.
실시예 6과 유사하게, 본 실시예의 회로기판(212)으로 전자부품(도시되지 않음)을 회로기판(212)의 일 표면 또는 양 표면 상에 실장하고, 실장된 전자부품을 보호하기 위해 실시예 1과 유사하게 가소성재료를 그 위에 위치시키거나 실시예 4와 유사하게 버퍼시트를 그 위에 위치시킨 다음, 제2시트와 제3시트를 양 표면의 더욱 더 바깥쪽에 각각 부착함으로써, 비접촉 IC 카드를 형성한다.
상기한 바와 같이 구성된 회로기판에서는, Al 봉(110)의 후면 종단이 구멍의 직경보다 더 큰 직경을 지니고, Al 봉(110)이 구멍(105a)의 깊이보다 더 큰 길이를 지니도록 형성하며, 구멍(105a)의 외부로 연장된 부분을 평탄화하였기 때문에, 그것의 전기전도에 대한 신뢰도가 향상된다.

Claims (21)

  1. IC 카드의 외장을 한정하기 위한 표면을 가지는 수지로 이루어진 시트와, 상기 시트의 다른 표면 상에 제공된 도전성 회로패턴을 포함하는 회로패턴장치와, 상기 회로패턴장치 상에 실장된 전자부품과, 상기 시트의 다른 표면 상에 제공되며 상기 회로패턴장치와 상기 전자부품을 완전히 매립하도록 가소적으로 변형된 전기적 절연성 가소성 재료를 포함하는 것을 특징으로 하는 비접촉 IC 카드.
  2. IC 카드의 외장을 한정하기 위한 표면을 가지는 수지로 이루어진 시트와, 상기 시트의 다른 표면 상에 제공된 도전성 회로패턴을 포함하는 회로패턴장치와, 상기 회로패턴장치 상에 실장된 전자부품과, 상기 회로패턴장치 상에 고착되어 상기 전자부품을 수용하기 위한 개구를 가지는 수지로 이루어진 중간층과, 상기 중간층과 상기 회로부품 사이의 간극을 충전하기 위한 전기적 절연성 충전수지재료를 포함하는 것을 특징으로 하는 비접촉 IC 카드.
  3. 제1항에 있어서, 상기 IC 카드의 상기 시트를 대향하는 표면 상에 수지로 이루어진 외장시트를 더 포함하는 것을 특징으로 하는 비접촉 IC 카드.
  4. 제1항에 있어서, 상기 전자부품이 도전성 접착제에 의해 상기 회로패턴장치 상에 실장되는 것을 특징으로 하는 비접촉 IC 카드.
  5. 제1항에 있어서, 인쇄에 의해 형성된 상기 회로패턴장치의 상기 회로패턴이 경화되기 이전에 상기 전자부품이 압착접합에 의해 상기 회로패턴장치 상에 실장되는 것을 특징으로 하는 비접촉 IC 카드.
  6. 제1항에 있어서, 상기 비접촉형 IC 카드의 적어도 두 면이 절단 날에 의해 절단되어 형성되는 것을 특징으로 하는 비접촉 IC 카드.
  7. 제1항에 있어서, 상기 회로패턴장치가, 서로 적층되어 배치된 복수개의 전기적 절연성 시트와, 상기 복수개의 시트 상에 각각 형성된 회로패턴과, 상기 각각의 회로패턴을 상호 전기적으로 접속하기 위한 접속수단을 포함하는 것을 특징으로 하는 비접촉 IC 카드.
  8. 제1항에 있어서, 상기 회로패턴장치가, 적어도 하나의 전기적 절연성 시트와, 상기 시트의 양면 상에 형성된 회로패턴과, 양 표면 상에 형성된 상기 회로패턴을 상호 전기적으로 접속하기 위한 접속 수단을 포함하는 것을 특징으로 하는 비접촉 IC 카드.
  9. 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 도전성 회로패턴을 포함하는 회로패턴장치를 형성하는 단계와, 상기 회로패턴장치 상에 전자부품을 실장하는 단계와, 상기 회로패턴장치와 상기 전자부품을 완전히 매립하기 위해 가소성재료를 가소적으로 변형시킴으로써 통합된 판상몸체를 형성하도록, 상기 회로패턴장치와 상기 전자부품 상에 위치한 전기적 절연성 가소성재료를 상기 시트 상에 압착하는 단계와, IC 카드를 형성하기 위해 상기 시트와 상기 가소성재료를 지닌 판상몸체를 절단하는 단계를 포함하는 비접촉 IC 카드의 제조방법.
  10. 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 도전성 회로패턴을 포함하는 회로패턴장치를 형성하는 단계와, 상기 회로패턴장치 상에 전자부품을 실장하는 단계와, 상기 전자부품을 상기 회로패턴장치 상에 수용하기 위한 개구를 가지는 수지로 이루어진 중간층을 고착하는 단계와, 통합된 판상몸체를 형성하기 위해 상기 중간층과 상기 전자부품 사이의 간극에 충전수지재료를 충전시키는 단계와, IC 카드를 형성하기 위해 상기 시트와 상기 중간층을 지닌 판상몸체를 절단하는 단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  11. 제9항에 있어서, 상기 회로패턴장치 형성단계가, 회로패턴이 각각 형성된 복수개의 시트를 교대로 적층하는 단계와, 각각의 회로패턴을 상호 전기적으로 접촉하는 단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  12. 제9항에 있어서, 상기 회로패턴장치 형성단계가, 하나의 시트의 양 표면 상에 회로패턴을 형성하는 단계와, 상기 양 표면 상에 형성된 회로패턴을 상호 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  13. 제9항에 있어서, 상기 절단단계 이전에 상기 IC 카드의 상기 시트에 대향하는 표면 상에 수지로 이루어진 외장시트를 접합하는 단계를 더 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  14. 제9항에 있어서, 상기 회로패턴장치 형성단계가, 인쇄에 의해 수행하는 회로패턴 형성단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조 방법.
  15. 제9항에 있어서, 상기 회로패턴장치 형성단계가, 전이에 의해 수행되는 회로패턴 형성단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조 방법.
  16. 제9항에 있어서, 상기 전자부품 실장단계가, 도전성 접착제를 사용하여 상기 회로패턴장치 상에 상기 전자부품을 실장하는 단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  17. 제9항에 있어서, 상기 전자부품 실장단계가, 회로패턴장치의 경화 이전에 상기 회로패턴장치에 상기 전자부품을 압착접합하는 단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  18. 제9항에 있어서, 상기 가소성재료 압착단계가, 프레스를 사용하여 수행되는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  19. 제9항에 있어서, 상기 회로패턴장치 형성단계가, 상기 회로패턴장치 상에 검사단자를 형성하는 단계와, 상기 절단단계 이전에 회로검사기를 상기 검사단자에 접속함으로써, 회로기능에 대하여 검사를 수행하는 단계를 포함하는 것을 특징으로 하는 비접촉 IC 카드의 제조방법.
  20. 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 회로패턴장치를 형성하기 위한 회로패턴장치 형성장치와, 상기 회로패턴장치 상에 전자부품을 실장하기 위한 전자부품 실장장치와, 상기 회로패턴장치와 상기 전자부품을 완전히 매립하기 위해 가소성재료를 가소적으로 변형시킴으로써 통합된 판상몸체를 형성하도록, 상기 회로패턴장치와 상기 전자부품 상에 위치한 가소성재료를 상기 시트 상에 압착하기 위한 가소성재료 압착장치와, IC 카드를 형성하기 위해 상기 판상몸체를 절단하기 위한 절단장치를 포함하는 것을 특징으로 하는 비접촉 IC 카드 제조장치.
  21. 완성되었을 때, IC 카드의 외장을 한정하는 표면을 가지는 수지로 이루어진 시트의 다른 표면 상에 회로패턴장치를 형성하기 위한 회로패턴장치 형성장치와, 상기 회로패턴장치 상에 전자부품을 실장하기 위한 전자부품 실장장치와, 상기 전자부품을 상기 회로패턴장치 상에 수용하기 위한 개구를 가지는 수지로 이루어진 중간층을 고착하기 위한 중간층 고착장치와, 통합된 판상몸체를 형성하기 위해 상기 중간층과 상기 전자부품 사이의 간극에 충전수지재료를 충전시키기 위한 충전수지재료 충전장치와, IC 카드를 형성하기 위해 상기 판상몸체를 절단하기 위한 절단장치를 포함하는 것을 특징으로 하는 비접촉 IC 카드 제조장치.
KR1019950058782A 1994-12-27 1995-12-27 비접촉 ic카드, 그의 제조방법 및 제조장치 KR0169554B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP32545494 1994-12-27
JP94-325454 1994-12-27
JP7331977A JPH08230367A (ja) 1994-12-27 1995-12-20 非接触型ｉｃカードならびにその製造方法および装置
JP95-331977 1995-12-20

Publications (2)

Publication Number Publication Date
KR960021558A KR960021558A (ko) 1996-07-18
KR0169554B1 true KR0169554B1 (ko) 1999-01-15

Family

ID=26571827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058782A KR0169554B1 (ko) 1994-12-27 1995-12-27 비접촉 ic카드, 그의 제조방법 및 제조장치

Country Status (6)

Country Link
EP (2) EP1136944A1 (ko)
JP (1) JPH08230367A (ko)
KR (1) KR0169554B1 (ko)
CN (1) CN1050681C (ko)
DE (1) DE69529967T2 (ko)
TW (1) TW358943B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0824301A3 (en) * 1996-08-09 1999-08-11 Hitachi, Ltd. Printed circuit board, IC card, and manufacturing method thereof
DE19645071C2 (de) * 1996-10-31 2001-10-31 Tomas Meinen Verfahren zur Herstellung von Chipkarten
DE19716912B4 (de) * 1997-04-22 2006-06-08 Assa Abloy Identification Technology Group Ab Verfahren zur Fixierung eines Chipmoduls in einer Chipkarte
EP1117064B1 (en) * 1998-07-31 2005-01-26 Matsushita Electric Industrial Co., Ltd. A dual-purpose non-contact chip card, a system with terminal appartus and card, and a communication method
DE19848716A1 (de) * 1998-10-22 2000-04-27 Bielomatik Leuze & Co Vorrichtung und Verfahren zur Bearbeitung einer Bahn, insbesondere eines Transponder-Streifens
KR100335758B1 (ko) * 1999-04-30 2002-05-09 이중구 Ｉｃ카드제조방법
US6451154B1 (en) 2000-02-18 2002-09-17 Moore North America, Inc. RFID manufacturing concepts
DE10017431C2 (de) * 2000-04-07 2002-05-23 Melzer Maschinenbau Gmbh Verfahren und Vorrichtung zum Herstellen von Datenträgern mit integriertem Transponder
SE519287C2 (sv) * 2000-08-31 2003-02-11 Ericsson Telefon Ab L M Inkapslat mönsterkort med sekventiellt uppbyggd ledningsmönster och tillverkningsförfarande
EP1649410A2 (en) 2003-07-17 2006-04-26 SanDisk Corporation Memory card with raised portion
US20050013106A1 (en) * 2003-07-17 2005-01-20 Takiar Hem P. Peripheral card with hidden test pins
US7416132B2 (en) 2003-07-17 2008-08-26 Sandisk Corporation Memory card with and without enclosure
JP4694217B2 (ja) * 2004-04-27 2011-06-08 大日本印刷株式会社 Ｉｃタグ付シートの検査方法
JP2006043969A (ja) * 2004-08-03 2006-02-16 Mejiro Precision:Kk 電子装置の製造方法
WO2007147729A1 (fr) * 2006-06-19 2007-12-27 Nagraid S.A. Procede de fabrication de cartes comprenant au moins un module electronique, ensemble intervenant dans ce procede et produit intermediaire
WO2009000636A1 (fr) * 2007-06-26 2008-12-31 Nagraid S.A. Procede de fabrication de cartes comprenant au moins un module electronique, ensemble intervenant dans ce procede et produit intermediaire
ES2406078T3 (es) * 2007-06-26 2013-06-05 Nagraid Sa Procedimiento de fabricación de tarjetas comprendiendo al menos una unidad electrónica
DE102007034172B4 (de) * 2007-07-23 2009-08-13 Giesecke & Devrient Gmbh Herstellung eines tragbaren Datenträgers mit einem Einbauelement
DE102015204018A1 (de) * 2015-03-05 2016-09-08 Bundesdruckerei Gmbh Wert- oder Sicherheitsdokument mit einer elektronischen Schaltung und Verfahren zum Herstellen des Wert- oder Sicherheitsdokuments
JP6312270B2 (ja) 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152191A (ja) * 1990-10-17 1992-05-26 Mitsubishi Electric Corp Ｔａｂ基板及びそれを用いた非接触ｉｃカード
JPH07182471A (ja) * 1991-01-10 1995-07-21 Nec Corp Ｉｃカード
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0720123B1 (en) 2003-03-19
EP0720123A2 (en) 1996-07-03
TW358943B (en) 1999-05-21
KR960021558A (ko) 1996-07-18
DE69529967D1 (de) 2003-04-24
DE69529967T2 (de) 2003-11-06
EP0720123A3 (en) 2000-03-15
CN1050681C (zh) 2000-03-22
JPH08230367A (ja) 1996-09-10
EP1136944A1 (en) 2001-09-26
CN1131303A (zh) 1996-09-18

Similar Documents

Publication Publication Date Title
KR0169554B1 (ko) 비접촉 ic카드, 그의 제조방법 및 제조장치
US5952713A (en) Non-contact type IC card
US10015885B2 (en) Printed circuit board, and method for manufacturing same
US6406990B1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US6293470B1 (en) Smartcard and method for its manufacture
EP2034429A1 (en) Manufacturing method for a card and card obtained by said method
US20180166230A1 (en) Method for making a three-dimensional liquid crystal polymer multilayer circuit board including membrane switch including air
CA2595796C (en) Method for applying an electronic assembly to a substrate and a device for applying said assembly
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
US5851854A (en) Method for producing a data carrier
JP2004516538A (ja) スマートラベルウェブおよびその製造方法
KR100602621B1 (ko) 조립식 콤비카드 및 이의 제조방법
US8778124B2 (en) Method for making three-dimensional liquid crystal polymer multilayer circuit boards
US6380614B1 (en) Non-contact type IC card and process for manufacturing same
JP3529657B2 (ja) 熱可塑性樹脂基板に半導体素子を取付ける方法、非接触ｉｃカードの製造方法及び半導体素子を取付けた熱可塑性樹脂基板
CN107770992A (zh) 一种金属后盖加工方法、金属后盖及移动终端
KR20120055680A (ko) 비접촉 통신 매체
US20030011078A1 (en) Semiconductor module and producing method therefor
JP3881195B2 (ja) 半導体部品実装済部品の製造方法、半導体部品実装済部品、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品
CN118068991A (zh) 一种电容式触控屏及其制备方法
JP4619510B2 (ja) 複合ｉｃカードの製造方法
JP2000196204A (ja) 回路基板及びこれを用いた回路部品の実装方法
JP5167620B2 (ja) デュアルインターフェースカードの製造方法
JP3888674B2 (ja) 非接触データ通信媒体およびその製造方法
CN115179571A (zh) 双界面卡制造工艺及双界面卡

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030924

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee