KR0167612B1 - 무안정 멀티바이브레이터 - Google Patents

무안정 멀티바이브레이터 Download PDF

Info

Publication number
KR0167612B1
KR0167612B1 KR1019940034590A KR19940034590A KR0167612B1 KR 0167612 B1 KR0167612 B1 KR 0167612B1 KR 1019940034590 A KR1019940034590 A KR 1019940034590A KR 19940034590 A KR19940034590 A KR 19940034590A KR 0167612 B1 KR0167612 B1 KR 0167612B1
Authority
KR
South Korea
Prior art keywords
output signal
inverter
output
signal
gate
Prior art date
Application number
KR1019940034590A
Other languages
English (en)
Other versions
KR960012712A (ko
Inventor
김원겸
원장식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940034590A priority Critical patent/KR0167612B1/ko
Priority to DE69505623T priority patent/DE69505623T2/de
Priority to EP95115289A priority patent/EP0704969B1/en
Priority to JP07252470A priority patent/JP3093140B2/ja
Priority to US08/536,922 priority patent/US5712600A/en
Publication of KR960012712A publication Critical patent/KR960012712A/ko
Application granted granted Critical
Publication of KR0167612B1 publication Critical patent/KR0167612B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/03—Logic gate active element oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 무안정 멀티바이브레이터에 관한 것으로, 제1출력신호와 제3출력신호사이에 연결된 축전수단와, 상기 제1출력신호와 상기 제3출력신호 사이에 연결된 증폭수단과, 상기 제1출력신호와 제2출력신호 사이에 연결된 저항수단과, 상기 제1출력신호의 논리반전된 신호와 상기 제2출력신호사이에 연결된 지연수단을 구비하여 이루어진 것을 특징으로 하며, 상술한 구성에 의하면 입력신호에 귀환되는 저항값을 크게하여 제1인버터를 거친 출력신호에 따른 입력측으로의 귀환전류의 영향을 배제시킬 수 있고 정확한 고주파 출력파형을 얻을 수 있으므로, 멀티바이브레이터의 고주파발진 성능 및 신뢰성을 향상시키는 효과가 있다.

Description

무안정 멀티바이브레이터
제1도는 종래의 무안정 멀티바이브레이터의 회로도.
제2도는 본 발명의 일실시예에 따른 무안정 멀티바이브레이터의 블록회로도.
제3도는 제2도의 구체회로도.
제4도는 제1도와 제2도의 회로 동작상태를 비교한 전압파형도.
제5도는 본 발명의 다른 실시예에 따른 무안정 멀티바이브레이터의 블록회로도.
제6도는 제5도의 구체회로도.
제7도는 제5도의 예지검출수단에서의 각 노드의 전압파형도.
제8도는 종래의 회로를 이용하여 모의실험한 결과에 따른 전압파형도, 및
제9도는 본 발명의 회로를 이용하여 모의실험한 결과에 따른 전압파형도이다.
* 도면의 주요부분에 대한 부호의 설명
11, 13, 21, 23, 31, 33, 34, 36, 51, 53, 61, 63 : 인버터(inverter)
17, 27, 37 : 가변저항수단(variable resistor)
57, 67 : 저항수단 15, 25, 35, 55, 65 : 축전수단
32, 60A-2, 60B-2 : CMOS 전송게이트
Xi, Xi', Xi'' : 제1출력신호 Xo, Xo', Xo'' : 제2출력신호
Xp, Xp', Xp'' : 제3출력신호
본 발명은 고주파 발진회로에 관한 것으로, 특히 고주파 발진성능을 향상시킬 수 있는 무안정 멀티바이브레이터(astable multivibrator)에 관한 것이다.
일반적으로, 휴대용의 시간유지소자(timekeeping device)는 물론, 4비트 또는 8비트 마이크로컴퓨터 등에서의 발진수단으로는 무안정 멀티바이브레이터가 사용되고 있다. 이러한 시스템 등에서 사용되는 변압기의 크기를 줄이기 위한 응용분야에 있어서, 예컨대, 직류-직류 변환회로에서 작동하는 발진기가 있으며, 이것은 비교적 높은 주파수를 생성시키는 것이 바람직하다.
또한, 써브스크라이버 루프 캐리어 시스템(subscriber loop carrier system)과 같은 응용분야에서는 변환기의 가격, 크기, 및 전력손실은 매우 중요한 문제이기 때문에, 발진수단을 집적회로의 형태로 제조하는 것이 바람직하다. 그러나, 현재의 기술로는 유도성소자들을 집적회로의 형태로 제조할 수가 없으므로, 발진수단은 통상저항수단(R)과 축전수단(C)을 사용하여 집적함으로써 만들어지게 된다.
종래의 무안정 멀티바이브레이터에서는 저항수단과 축전수단에 의해서 동작주파수가 결정되며, 상기 축전수단의 축전용량은 대부분 고정된 값을 가지게 된다. 이때, 상기의 축전용량이 너무 작으면 기생 축전용량에 영향을 받아 주파수 발진이 왜곡될 수 있으므로 가능한 상기 축전수단은 기생 축전용량의 영향을 최소화할 수 있는 크기로 설계되어야 한다. 반면에, 축전수단의 축전용량을 크게 하기 위하여 상기 축전수단을 크게 만들게되면, 동적인 전력손실이 증가되기 때문에 바람직하지 않게 된다.
이와 같이 집적된 RC 발진회로는 집적회로 내에서 발생되는 상기한 바의 기생 축전용량(parastic capacitance)에 의한 영향뿐 아니라 입력측으로의 작은 귀환레지스턴스(feedback resistance)로 인하여 고주파 발진성능이 저하되는 문제를 갖고 있다.
최근, 무안정 멀티바이브레이터에서 주로 사용되는 회로 구성요소로는 CMOS(Complementary Metal Oxide Semiconductor) 소자가 있으며, 이 CMOS 소자는 넓은 동작전압 및 온도범위를 가질 뿐 아니라, 스레쉬홀드전압(threshold voltage)에 대해서 낮은 온도계수를 가진다는 점에서 바이브레이터에 유용한 소자로 알려져 있다.
첨부도면 제1도는 종래의 무안정 멀티바이브레이터의 회로구성을 보여준다. 제1도에 도시한 바와 같이, 제1출력신호 Xi와 제2출력신호 Xo의 사이에 가변저항수단(17)이 연결되어 있고, 제1출력신호 Xi는 제1인버터(11) 및 제2인버터(13)을 통하여 제3출력신호 Xp에 연결되어 있다. 또한, 제1출력신호 Xi와 제3출력신호 Xp사이에는 축전수단(15)이 연결되어 있고, 제1인버터(11)의 출력단(또는, 제2인버터(13)의 입력단)에 제2출력신호 Xo가 연결되어 있다.
제1도에 도시된 종래의 무안정 멀티바이브레이터예에 대한 회로동작은 제4도의 전압파형도를 통해서 이해될 수 있으며, 제4도에서 점선으로 표시한 파형은 후슬되는 본 발명의 전압파형과 구분되어 지는 부분들을 나타내는 것이다. 이러한 관계의 상기 도면을 참조하여 종래회로의 동작을 설명하면 다음과 같다.
먼저, 전원이 인가되면, 제2출력신호 Xo는 제1출력신호 Xi와 제3출력신호 Xp와는 반대의 CMOS 논리레벨을 갖는다. 여기서, CMOS 논리레벨은, 제1인버터(11)의 스위칭 스레쉬홀드전압 Vst(인버터의 출력전압의 논리레벨을 결정하는 기준이 됨)을 기준보다 Vst 보다 높은 경우에는 하이레벨 로 되고, Vst보다 낮은 경우에는 로우레벨 로 되는 것을 의미한다. 제1도의 제1인버터(11) 및 제2인버터(13)는 증폭용이며, 제1출력신호 Xi의 전압은 제2출력신호 Xo에 의하여 증가하게 된다. 그러다가 시각 t1에 이르러 제1인버터(11)의 스위칭 스레쉬홀드전압 Vst 보다 커지게 되면, 제1인버터(11)의 출력 전압은 로우레벨로 되고 제2인버터(13)의 출력전압은 하이레벨로 된다. 그러므로, 시각 t1에서 제2출력신호 Xo와 제3출력신호 Xp는 제3출력신호 Xp는 각각 로우 및 하이레벨을 갖게 된다. 이때, 제1출력신호 Xi는, 제3출력신호 Xp가 전원전압 VDD의 레벨에 이를 때까지 수 나노초(nano seconds)동안 반복되는 축전수단(15)의 귀환동작에 의해 전압상승이 가속된다.
제3출력신호 Xp가 VDD의 레벨에 도달한 후부터는, 그 순간의 제2출력신호 Xo가 로우레벨이므로, 가변저항수단(17)을 통한 제1출력신호 Xi의 전압강하가 시작된다. 제1출력신호 Xi의 전압이 제1인버터(11)의 스위칭 스레쉬홀드전압 Vst 이하로 내려가면, 제1인버터(11)이 출력전압은 하이레벨로 천이되고 제2인버터(13)의 출력전압은 로우레벨로 천이된다. 결국, 로우레벨로 천이되는 제3출력신호 Xp의 전압으로부터 축전수단(15)을 통하여 영향을 받는 제1출력신호 Xi의 전압은 더욱 로우레벨로 강하된다. 제1출력신호 Xi 가 로우레벨로 내려가는 과정은 전술한 하이레벨로 가는 과정과 같이 나노초 동안 반복적으로 가속된다. 한편, 이때의 제2출력신호 Xo의 전압은 하이레벨로서, 가변저항수단(17)을 통하여 제1출력신호 Xi의 전압을 시각 t2부터 상승하기 시작한다.
이와 같은 제1출력신호 Xi의 반복적인 전압스윙(swing)에 있어서, 가변저항수단(17)의 역할은, 제2출력신호 Xo의 전압레벨에 영향을 받는 제1출력신호 Xi가 얼마나 빨리 하이레벨에서 로우레벨로, 또는 로우레벨에서 하이레벨로 스윙(swing)하는가를 결정하는 인자가 된다. 즉, 축전수단(15)의 충방전시간을 결정하는 것으로, 결과적으로 바이브레이터의 고주파발진 주기를 특정짓는 요소가 된다. 보다 빠른 고주파성분을 가진 제1출력신호 Xi를 얻기 위해서는, 가변저항수단(17)의 저항값을 일정한도 내에서 작게하여 주어야 할 것이다. 이와 아울러, 제1출력신호 Xi는 원하는 전압동작범위 VDD + Vst ~ Vst - VDD를 가져야 한다.
그러나, 제4도의 제1출력신호 Xi에 관한 파형에서 점선으로 표시 한 바와 같이, 가변저항수단(17)의 저항값을 작게 한 경우에 제1출력신호 Xi가 VDD+Vst 또는 Vst-VDD에 도달하기 전인 Vx 또는 -Vx에서 축전수단(15)에 전하가 방전되거나 충전되기 시작하는 현상이 발생된다. 즉, 제1출력신호 Xi가 VDD + Vst -VDD에 걸친 전압동작범위를 가지지 못한다는 것이다. 이에 반하여, 가변저항수단(17)의 저항값을 크게 할 경우, 전압동작범위를 개선할 수 있을지는 모르지만 고주파 발진성능을 저하시키는 문제가 있다.
따라서, 본 발명의 목적은 충분한 전압동작범위를 가지며, 축전수단의 충방전시간을 조절하는 저항의 값을 작게 하여도 안정된 전압동작범위를 가지는 고주파출력신호를 발생할 수 있는 무안정 멀티바이브레이터를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 멀티바이브레이터의 특징은, 제1출력신호와 제3출력신호 사이에 연결된 축전수단과, 상기 제1출력신호와 상기 제3출력신호사이에 연결된 증폭수단과, 상기 제1출력신호와 제2출력신호 사이에 연결된 가변저항수단과, 상기 제1출력신호의 논리반전된 신호와 상기 제2출력신호사이에 연결된 지연수단을 구비하여 이루어진 점에 있다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 멀티바이브레이터의 특징은, 제1출력신호와 제3출력신호 사이에 직렬로 연결된 복수의 증폭수단과, 제1출력신호와 제3출력신호 사이에 병렬로 연결된 축전수단과, 상기 하나의 증폭수단을 통과한 출력신호 Xd에 발생하는 신호레벨의 변화를 검출하는 에지검출수단과, 상기 에지검출수단의 출력신호에 따라 상기 제1출력신호와 제2출력신호 사이에 연결된 저항수단의 연결상태를 스위치하는 스위칭수단을 구비하여 이루어진 점에 있다.
이하 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
제2도를 참조하면, 제1출력신호 Xi' 와 제2출력신호 Xo' 사이에는 가변저항수단(27)이 연결된다. 제1출력신호 Xi' 는, 또한, 직렬연결된 제1인버터(21) 및 제2인버터(23)을 통하여 제3출력신호 Xp' 에 연결되고, 제3출력신호 Xp'와 제1출력신호 Xi' 사이에는 축전수단(25)가 연결된다. 축전수단(25)는 CMOS형 축전수단을 사용한다. 제1인버터(21)의 출력단자와 제2출력신호 Xo' 사이에는, 제1인버터(21)의 출력신호 Xd' 로부터 소정의 지연시간 τ만큼 지연된 후에 제2출력신호 Xo' 가 발생되도록 하는 지연수단(20)이 연결된다. 지연수단(20)은 필요한 지연시간 τ에 해당하는 만큼의 짝수개의 인버터를 직렬로 연결함으로써 만들 수 있다.
본 발명은, 제2도에 보인 회로구성외에, 제3도에서 보인 본 발명의 일실시예에서와 같이, 제1출력신호 Xi' 와 제2출력신호 Xo' 사이에는 내부 저항용으로 사용되는 CMOS 전송게이트(transmition gate ; 32)를 연결할 수 있다. 이 전송게이트의 게이트폭에 비해 수십배로서 연결상태를 무시할만한 저항값을 가지므로 제2도에서는 도시하지 않았음에 유의하라. 또한, 그외에, 제3출력신호 Xp'를 정형화하기 위한 버퍼(buffer) 수단들(34, 36)을 제2인버터(33)의 출력단자와 축전수단(35)이 접속된 노드로부터 연결하여 사용할 수 있을 것이다.
그러면, 제4도를 참조하여 상기한 본 발명에 따른 무안정 멀티바이브레이터의 동작에 관하여 설명한다. 먼저, 전원이 인가된 초기에, 제1출력신호 Xi'는 로우레벨 , 제2출력신호 Xo'는 하이레벨 , 제3출력신호 Xp'는 로우레벨을 유지한다. 여기서, 제2출력신호 Xo'가 하이레벨로 되는 시점은 전원이 인가된 후 지연수단(20, 30)에 의한 지연시간 τ가 경과된 직후이다.
제2출력신호 Xo'에 의해서 제1출력시간 Xi' 의 전압은 증가하기 시작하다. 제1출력신호 Xi' 의 전압이 증가하여 제1인버터(21, 31)의 스위칭 스레쉬홀드전압 Vst 이상으로 상승하면, 제1인버터(21, 31)의 출력신호 Xd'의 전압은 로우레벨 로 되고, 제2인버터(23, 33)의 출력전압 즉, 제3출력신호 Xp' 의 전압은 로우레벨로 된다. 여기서, 로우레벨의 Xd' 는 지연수단(20, 30)에 의한 지연시간 τ가 경과한 다음에, 로우레벨 의 제2출력신호 Xo' 로서 발생된다. 즉, 제4도의 파형도에 보인 바와 같이, 제1출력신호 Xi' 가 하이레벨 로 된 시각 t1에서 지연시간 τ가 경과한 직후에 제2출력신호 Xo' 가 로우레벨 로 나타난다. 따라서, 이 지연 시간 τ동안, 제1출력신호 Xi' 의 전압은, 축전수단(25, 35)를 통하여 반영되는 제3출력신호 Xp' 의 전압상승변화에 응답하여 가속적으로 상승하여 VDD + Vst의 레벨에 도달하게 된다(제1도의 회로에서는 Xi의 전압이 VDD + Vst에 미처 도달하기 전에 하강하기 시작함).
지연시간 τ가 경과한 후에는, 제2출력신호 Xo' 가 로우레벨 로 천이함에 따라 제1출력신호 Xi' 의 전압은 하강하기 시작한다. 제1출력신호 Xi' 의 전압이 제1인버터(21, 31)의 스위칭 스레쉬홀드전압 Vst 이하로 낮아지면, 제1인버터(21, 31)의 출력신호 Xd' 는 하이레벨 로 되고 제3출력신호 Xp' 는 로우레벨 로 된다. 이때에도 전술한 경우와 마찬가지로, 제2출력신호 Xo' 는, 제1출력신호 Xi' 가 로우레벨로 떨어진 시각 t2로부터 지연시간 τ가 경과한 후에 하이레벨 로 발생된다. 따라서, 이 지연시간 τ동안 제1출력신호 Xi' 의 전압은 축전수단(25, 35)를 통하여 제3출력신호 Xp, 의 전압하강에 가속적으로 응답하여 낮아지므로 Vst - VDD이 레벨에 도달될 수 있음을 알 수 있다.
이와 같이, 지연시간 τ에 의해 고주파출력신호인 제1출력신호 Xi' 가 VDD + Vst와 Vst - VDD 사이에 걸친 전압동작범위를 가지는 것이 보장됨으로써, 전술한 제1도의 종래회로와 같이 제1출력신호 Xi가 정상동작에 필요한 전압동작범위를 충분히 보장받지 못하는 문제가 해결된다. 그러므로, 고주파발진주기를 빠르게 하기 위하여 가변저항수단(27, 37)의 저항값을 더욱 작게 설정하더라도 원하는 전원동작범위를 확보할 수 있게 된다.
제1도에 의한 실험결과와 제3도에 따른 실험결과를 대비한 아래의 도표1을 참조하면, 25℃의 온도조건에서, 예를들어 1.4KΩ의 가변저항수단(17)과 및 (27)을 사용한 경우에, 종래의 회로에서는 제1출력신호 Xi 이 3.799V(제4도의 파형도에서 Vx의 레벨에 해당함)의 전압과 31.7MHz의 주파수를 가진 반면에, 본 발명에서는 제1출력신호 Xi'가 5.637V(이는 VDD + Vst의 레벨에 해당함)의 전압과 35.9MHz의 주파수를 가짐을 확인할 수 있다. 더욱이, 가변저항수단의 저항값을 1.1KΩ이하로 한 경우에는, 도표에 보인 바와 같이, 제1도의 종래의 경우는 발진이 전혀없는 반면에, 제2도의 본 발명의 경우는 제1출력신호 Xi'의 전압 및 주파수를 얻을수 있음을 볼 수 있다.
또, 제5도는 본 발명에 따른 다른 실시예의 무안정 멀티바이브레이터의 블록회로도이고, 제6도는 제5도에 따른 무안정 멀티바이브레이터의 보다 구체적인 회로도를 나타내는 도면이며, 제7a도 내지 제7e도는 본 발명에 따른 에지검출수단에 있어서 각 노드의 시간에 따른 신호파형도를 보여주고 있다.
상기한 도면을 참조하여 본 발명의 다른 실시예의 구성과 동작을 살펴보면 다음과 같다.
먼저, 제5도를 참조하면, 본 발명의 다른 실시예에 따른 멀티바이브레이터는, 제1출력신호 Xi와 제3출력신호 Xp 사이에 복수의 증폭수단(51, 53)이 직렬로 연결되고, 제1출력신호 Xi와 제3출력신호 Xp 사이에 축전수단(55)이 상기 증폭수단(51, 53)과 병렬로 연결되고, 상기 하나의 증폭수단(51)을 통과한 제2출력신호 Xo에 발생하는 신호레벨의 변화를 검출하기 위한 에지검출수단(50)이 상기 출력신호 Xo에 연결되고, 상기 에지검출수단(50)의 출력신호에 따라 상기 제1출력신호 Xi와 제2출력신호 Xo 사이에 연결된 저항수단(57)의 연결상태를 스위칭하기 위하여 상기 제1출력신호 Xi와 저항수단(57)사이에 스위칭수단(40)이 연결구성되어 있음을 알수 있다.
제6도를 참조하여 본 발명의 회로구성을 보다 구체적으로 살펴보면, 제1 및 제2인버터(61, 63)가 직렬로 접속된 제1출력신호 Xi와 제3출력신호 Xp 사이에 축전수단(65)가 상기 제1 및 제2인버터(61, 63)와 병렬로 연결되고, 상기 제1인버터(61)의 출력신호(제2출력신호) Xo 에 연결되어 제1인버터(61)의 출력신호 Xo의 레벨변화를 검출하는 에지검출수단(70)과, 상기 에지검출수단(70)의 출력을 받아 상기 제1인버터(61)를 거친 제2출력신호 Xo의 신호레벨이 변화하는 동안에 상기 제1출력신호 Xi와 제2출력신호 Xo에 접속된 저항수단(67)을 개방시키기 위하여 상기 제1출력신호 Xi 와 상기 저항수단(67) 사이에 스위칭수단(60)이 연결되어 이루어지며, 상기의 에지검출수단(70)은 상기 제1인버터(61)를 통한 제2출력신호 Xo 의 신호레벨을 구형으로 만들기 위한 제3인버터 (70-1)로 이루어진 구형파 생성수단과, 상기 제3인버터(70-1)의 출력신호를 소정시간 지연하기 위하여 상호 직렬연결된 제4인버터(70-2), 제5인버터(70-3), 제6인버터(70-4)로 이루어진 지연수단과, 상기 제6인버터(70-4)와 제3인버터(70-1)의 출력을 입력으로 하는 NAND 게이트(70-5) 및 NOR 게이트(70-6)으로 구성되며, 상기 스위칭수단(60)은 상기 에지검출수단(70)의 NAND 게이트(70-5) 및 NOR 게이트(70-6)의 출력에 따라 상기 제1출력신호 Xi와 저항수단(76) 사이를 온/오프 시키기 위하여 NMOS 와 PMOS로 이루어진 제1 및 제2전송게이트(60A, 60B)를 상기 제1출력신호 Xi 와 저항수단(67)사이에 직렬로 연결하여 구성되어 있다. 이때, 상기 구형파 생성수단 짝수개의 인버터를 사용하여 구성할 수도 있으며, 상기 지연수단은 홀수개의 인버터로 구성된다.
제7도를 참조하여 제2출력신호 Xo 의 신호레벨의 변화에 따라서 에지검출수단(1000을 통해 제1출력신호 Xi 와 저항수단(67) 사이를 온/오프 시키기 과정을 살펴보면, 제7도의 제2출력신호 Xo이 제3인버터(70-1)에 입력되면 노드(N24)에는 제7도의 (a)와 같이 반전된 신호가 출력되고, 이 신호가 다시 지연수단인 제4인버터(70-2) 및 제5인버터(70-3)를 통해서 제6인버터(70-4)를 거치면 제7도의 (b)에서와 같이 소정시간(T1)이 지연되어 반전된 신호가 노드(N25)에 출력되며, 상기한 노드(N24) 및 노드(N25)의 출력을 각각 NAND 게이트(70-5) 및 NOR 게이트(70-6)에 입력하면 노드(N26)에는 제7도의 (c), 노드(N27)에는 제7도의 (d)와 같은 파형의 신호가 출력된다.
상기 제1전송게이트(60A)의 상기 NMOS의 게이트전극에는 상기 NAND 게이트(70-5)의 출력선이 연결되고, PMOS의 게이트전극에는 상기 NAND 게이트(70-5)의 출력이 제7인버터(60-A-1)를 통해 연결되어 상기 NAND 게이트(70-5)의 출력신호가 하이레벨 일 때 온 이 되고, 상기 제2전송게이트(60B)의 NMOS의 게이트전극에는 NOR 게이트(70-6)의 출력이 제8인버터(60B-2)를 통해 연결되고, PMOS의 게이트전극에는 상기 NOR 게이트의 출력선이 연결되어, 상기 NOR 게이트의 출력신호가 로우레벨 일 때 온 되도록 구성되어 있으며, 상기 출력파형도에 나타낸 T1, T2, 지연시간 동안에는 전송게이트(60A, 60B)이 각각 오프되게 된다. 즉, T1 지연시간 동안은 제2전송게이트(60B)가 오프되고, T2 지연시간 동안에는 제1전송게이트(60A)가 오프되어 상기 제1출력신호 Xi 에 귀환되는 저항수단(67)에 의한 저항값의 영향이 배제되어 축전수단(65)에 축전된 전하가 대부분 방전될 수 있으므로, 입력신호가 하이레벨 또는 로우레벨 로 충분하게 스윙(swing)되어 제3출력신호 Xp에서 정확한 진폭의 고주파파형이 출력될 수 있다.
상기한 구성에 따른 동작과정을 상세히 설명하면, 입력신호 Xd' 이 하이레벨에서 로우레벨로 천이되는 경우, 에지검출수단(70)에 의해 상기한 변화가 검출되고, 스위칭수단(60)에 의해서 제1인버터(61)로 부터의 제1출력신호 Xi에로의 귀환저항의 영향이 차단되어서, 제1인버터(61)를 거친 제2출력신호 Xo은 하이레벨 , 제3출력신호 Xp 은 로우레벨 로 충분히 떨어지게 된다. 이것은 제1인버터(61) 및 제2인버터(63)에 의해서 충분하게 증폭된 결과로 볼 수 있으며, 이와 같이 제3출력신호 Xp 의 값이 충분하게 로우레벨 로 됨에 따라 축전수단(65)에 의해서 제1출력신호 Xi 는 로우레벨로 떨어지게 되며, 로우레벨로 떨어진 제1출력신호 Xi 는 다시 제1인버터(61) 및 제2인버터(63)를 거쳐 제3출력신호 Xp 의 신호레벨은 더욱 로우레벨로 떨어지는 과정을 거쳐 상기 제3출력신호 Xp의 신호레벨이 0볼트(Volt)가 될 때 까지 계속해서 반복되어 진다. 제3출력신호 Xp의 신호레벨이 0 볼트가 된 후의 제1출력신호 Xi 의 신호레벨은 에지검출수단(70)에 의해서 스위칭수단 (60)이 오프 되어 있는 동안만큼 로우레벨 상태를 유지한다. 에지검출수단(70)에 의해 소정시간 동안 지연된 후, 스위칭수단(60)은 다시 온되며, 제1인버터(61)를 통한 제2출력신호 Xo 의 신호레벨 변동에 따라 저항수단(67)을 거친 귀환전류에 의해 축전수단(65)은 충전되게 된다. 그런 다음, 상기 제1출력신호 Xi 이 스위칭 문턱전압을 초과하는 순간, 에지검출수단(70)은 제1인버터(61)의 제2출력신호 Xo의 레벨변화를 검출하게 되며, 이에 따라 스위칭수단(60)이 온 되어 진다. 이때, 제1인버터(61)와 스위칭수단(60) 및 에지검출수단(70)에 의해서 제1출력신호 Xi는 스위칭 문턱전압보다 큰 하이레벨의 신호를 갖게 된다.
제1출력신호 Xi 의 상기한 작은 변화는 제1인버터(61) 및 제2인버터(63)에 의해서 증폭되어 제3출력신호 Xp에 나타나며, 이 제3출력신호 Xp의 변화로 인하여 축전수단(65)에 의해서 상기 제3출력신호 Xp의 레벨변화만큼 제1출력신호 Xi 가 변화하게 된다. 이와 같은 현상은 제3출력신호 Xp의 전압레벨이 VDD가 될 때까지 계속되며, 상기 제3출력신호의 전압레벨이 VDD가 된 후에, 에지검출수단(70)에 의해서 지연된 시간만큼, 제1출력신호 Xi 는 하이레벨 을 유지하게 된다. 또한, 에지검출수단(70)에 의해 소정시간 동안 지연된 후에, 스위칭수단(60)은 다시 온 되어, 축전수단(65)로부터 제1출력신호 Xi 의 값이 방전되는 과정을 반복하게 되는 것이다.
제8도 (a) 내지 (c)는 종래의 무안정 멀티바이브레이터를 이용한 모의실험 결과에 따른 각 출력신호의 신호파형도로써, (a)도는 제1출력신호 Xi, (b)도는 제2출력신호 Xo, 및 (c)도는 제3출력신호 Xp의 출력파형도를 나타내고 있으며, 여기에서는 제2출력신호 Xo로부터 귀환저항의 영향을 받은 제1출력신호 Xi가 충분한 크기의 진폭을 갖지 못하게 되어 고주파파형이 정확하게 생성되지 않는 반면에, 제9도 (a) 내지 (c)에 나타낸 바의 본 발명에 따른 무안정 멀티바이브레이터의 다른 실시예를 이용한 모의실험 결과에 의하면, (a)도는 제1출력신호 Xi , (b)도는 제2출력신호 Xo, 및 (c)도는 제3출력신호 Xp 의 출력파형도를 나타내는 것으로서, 이것을 상기한 제8도에 대응하는 각도면과 비교하여 보면, 제1인버터의 출력신호로부터의 귀환저항의 영향이 차단된 제1출력신호 Xi 는 충분한 크기의 진폭으로 스윙되어 고주파파형이 정확한 주기로 생성됨을 알 수 있다.
따라서, 상술한 바의 본 발명에 따른 무안정 멀티바이브레이터에 의하면, 고주파발진기능을 향상시키는데 유리함은 물론, 원하는 전압동작범위를 가지는 고주파신호를 발생시킬 수 있으며, 제1출력신호에 귀환되는 저항값을 극대화하여 제1출력신호에 따른 입력측으로의 귀환전류의 영향을 배제시키므로서 정확한 고주파출력파형을 얻을수 있으므로, 무안정 멀티바이브레이터의 발진성능 및 신뢰성을 크게 향상시키는 효과가 있다.
본 발명에 따른 실시예에 있어서, 사용된 각 구성요소들이 각기 수행하는 기능을 가지면서 다르게 변형된 구성요소들을 사용하는 것은 본 발명의 기술분야에서 통상의 지식을 가진 자에게는 용이하게 실시 가능함은 자명한 일이다.

Claims (7)

  1. 제1출력신호와 제3출력신호 사이에 직렬로 연결된 복수의 증폭수단과, 상기 제1출력신호와 제3출력신호 사이에서 상기 증폭수단과는 병렬로 연결된 축전수단과, 상기 증폭수단중 하나의 증폭수단을 통과한 신호를 나타내는 제2출력신호에서 발생한 신호레벨의 변화를 검출하는 에지검출수단과, 상기 에지검출수단의 출력신호에 따라 상기 제1출력신호와 제2출력신호 사이에 연결된 저항수단의 연결상태를 스위칭하기 위한 스위칭수단을 구비하여 이루어진 것을 특징으로 하는 멀티바이브레이터.
  2. 제1항에 있어서, 상기 증폭수단은 상기 제1출력신호에 입력단자가 연결된 제1인버터와, 상기 제1인버터의 출력단자에 입력단자가 연결되고 상기 제3출력신호에 출력단자가 연결된 제2인버터로 이루어진 것을 특징으로 하는 멀티바이브레이터.
  3. 제2항에 있어서, 상기 에지검출수단은 상기 제1인버터의 출력신호의 신호레벨을 구형으로 만들기 위한 구형파 생성수단 및 소정의 시간동안 출력신호를 지연시키기 위한 복수의 지연수단이 직렬로 연결되고, 상기 구형파 생성수단을 거친 출력신호와, 상기 지연수단을 거친 출력신호를 각각의 입력으로 하는 NAND 및 NOR 게이트로 이루어진 것을 특징으로 하는 멀티바이브레이터.
  4. 제3항에 있어서, 상기 지연수단은 홀수개의 인버터로 구성되는 것을 특징으로 하는 멀티바이브레이터.
  5. 제3항에 있어서, 상기 구형파 생성수단은 짝수 또는 홀수개의 인버터로 구성되는 것을 특징으로 하는 멀티바이브레이터.
  6. 제1항에 있어서, 상기 스위칭수단은 NMOS 와 PMOS로 이루어진 복수의 전송게이트를 직렬연결하여 구성되는 것을 특징으로 하는 무안정 멀티바이브레이터.
  7. 제1 및 제2인버터가 직렬로 연결되어있는 제1출력신호와 제3출력신호 사이에 상기 제1 및 제2인버터와 병렬로 축전수단이 연결되고, 제1출력신호와 제2출력신호 사이에 상기 제1 및 제2전송게이트와 저항수단이 직렬로 연결되며, 상기 제1인버터의 출력신호의 신호레벨을 구형으로 만들기 위한 제3인버터와, 상기 제3인버터를 거친 출력신호를 소정의 시간동안 지연시키는 제4인버터, 제5인버터 및 제6인버터가 직렬로 연결되어 있고, 상기 제3인버터 및 제6인버터의 출력신호를 입력으로 하여 상기 제1 및 제2전송게이트를 선택적으로 스위칭하기 위한 NAND 및 NOR 게이트와, 상기 NAND 게이트의 출력은 NMOS 게이트전극에 접속되고, 상기 NAND 게이트의 출력을 제7인버터를 통해 반전시켜 PMOS 게이트 전극에 접속한 제1전송게이트와 상기 NOR 게이트의 출력을 제8인버터를 통해 반전시켜 NMOS 게이트전극에 접속하고, 상기 NOR 게이트의 출력은 PMOS 게이트전극에 접속된 제2전송게이트를 구비하여 제 1인버터의 출력신호의 레벨 변화에 따라 상기 제1출력신호와 제2출력신호 사이에 연결된 상기 제1 및 제2전송게이트를 스위칭하여 상기 저항수단의 연결상태를 온/오프 하는 것을 특징으로 하는 멀티바이브레이터.
KR1019940034590A 1994-09-29 1994-12-16 무안정 멀티바이브레이터 KR0167612B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940034590A KR0167612B1 (ko) 1994-09-29 1994-12-16 무안정 멀티바이브레이터
DE69505623T DE69505623T2 (de) 1994-09-29 1995-09-28 Astabile Multivibratoren
EP95115289A EP0704969B1 (en) 1994-09-29 1995-09-28 Astable multivibrators
JP07252470A JP3093140B2 (ja) 1994-09-29 1995-09-29 無安定マルチバイブレータ
US08/536,922 US5712600A (en) 1994-09-29 1995-09-29 Astable multivibrator

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR94-24755 1994-09-29
KR19940024755 1994-09-29
KR94-26194 1994-10-13
KR19940026194 1994-10-13
KR1019940034590A KR0167612B1 (ko) 1994-09-29 1994-12-16 무안정 멀티바이브레이터

Publications (2)

Publication Number Publication Date
KR960012712A KR960012712A (ko) 1996-04-20
KR0167612B1 true KR0167612B1 (ko) 1999-03-20

Family

ID=27349102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034590A KR0167612B1 (ko) 1994-09-29 1994-12-16 무안정 멀티바이브레이터

Country Status (5)

Country Link
US (1) US5712600A (ko)
EP (1) EP0704969B1 (ko)
JP (1) JP3093140B2 (ko)
KR (1) KR0167612B1 (ko)
DE (1) DE69505623T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604983B1 (ko) * 2004-06-14 2006-07-31 삼성전자주식회사 전력소모가 적은 커패시턴스 체배기
WO2023145242A1 (ja) * 2022-01-31 2023-08-03 三菱電機株式会社 発振回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3302132A (en) * 1965-10-01 1967-01-31 Gen Dynamics Corp Bistable multivibrator with self-triggering circuit utilizing level detector tunnel diodes
US3517339A (en) * 1966-03-21 1970-06-23 Vidar Corp Voltage to frequency converter having symmetrical waveshape output with fundamental frequency proportional to input signal
US3568086A (en) * 1969-05-29 1971-03-02 Eg & G Int Oscillator system
US3851277A (en) * 1972-12-27 1974-11-26 Tokyo Shibaura Electric Co Astable multivibrator using insulated-gate field effect transistors
US3821470A (en) * 1973-05-21 1974-06-28 Zenith Radio Corp Phase correction for horizontal oscillator in cmos form
JPS5235566A (en) * 1975-09-12 1977-03-18 Toshiba Corp Pulse generator equipment
US4301427A (en) * 1977-07-30 1981-11-17 Tokyo Shibaura Denki Kabushiki Kaisha Astable MOS FET multivibrator
JPS5448551U (ko) * 1977-09-09 1979-04-04
JPS5917892B2 (ja) * 1978-02-03 1984-04-24 ホーチキ株式会社 マルチバイブレ−タ
JPS5538784A (en) * 1978-09-12 1980-03-18 Mitsubishi Electric Corp Oscillation circuit
JPS5673919A (en) * 1979-11-22 1981-06-19 Toshiba Corp Oscillation circuit
JPS59178014A (ja) * 1983-03-29 1984-10-09 Nissan Motor Co Ltd 発振回路
JPS59228412A (ja) * 1983-06-09 1984-12-21 Toshiba Corp マルチバイブレ−タ
US4714901A (en) * 1985-10-15 1987-12-22 Gould Inc. Temperature compensated complementary metal-insulator-semiconductor oscillator
JP2603627B2 (ja) * 1987-01-27 1997-04-23 松下電工株式会社 発振周波数可変のリングオシレータを用いた高周波磁気治療器
US4987389A (en) * 1990-04-02 1991-01-22 Borg-Warner Automotive, Inc. Lockproof low level oscillator using digital components
JPH0455829U (ko) * 1990-09-19 1992-05-13
JPH04207627A (ja) * 1990-11-30 1992-07-29 Mitsubishi Electric Corp 発振回路
JPH07131301A (ja) * 1993-11-01 1995-05-19 Nippon Precision Circuits Kk Ｃｒ発振回路

Also Published As

Publication number Publication date
EP0704969B1 (en) 1998-10-28
DE69505623D1 (de) 1998-12-03
JPH08116239A (ja) 1996-05-07
EP0704969A1 (en) 1996-04-03
US5712600A (en) 1998-01-27
KR960012712A (ko) 1996-04-20
JP3093140B2 (ja) 2000-10-03
DE69505623T2 (de) 1999-06-17

Similar Documents

Publication Publication Date Title
US4874971A (en) Edge-sensitive dynamic switch
US8004337B2 (en) Digital delay circuit
KR890005227B1 (ko) 지연 소자를 갖춘 인버터 루우프를 사용한 발진회로
JPH11510037A (ja) ピークツーピーク電圧制御装置を有する精密ｒｃ発振器
US6388479B1 (en) Oscillator based power-on-reset circuit
US11245360B2 (en) Oscillator circuit, chip and electronic device
JPH064181A (ja) パワーオンリセット信号発生装置
US5889441A (en) Temperature and voltage independent on-chip oscillator system and method
KR950004753A (ko) 차동형 mos 전송회로
KR100440448B1 (ko) 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치
KR950022038A (ko) 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로
US6518848B2 (en) Oscillation stop detection circuit
US6081137A (en) Frequency detecting circuit
KR100605452B1 (ko) 발진 검지 회로
US6686806B2 (en) Ring VCO based on RC timing
US5483187A (en) Power-on reset circuit
KR0167612B1 (ko) 무안정 멀티바이브레이터
KR0168079B1 (ko) 클럭발생장치
US6346841B2 (en) Pulse generator
CN114661267A (zh) 随机数产生器及其操作方法以及产生随机数的方法
CN112285602B (zh) 漏电流检测电路、漏电流处理电路及处理器***
US5424661A (en) Sensor circuit
KR0137298B1 (ko) 고주파 발진회로
JPH0494210A (ja) 電圧制御発振回路
JPH06152357A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 16

EXPY Expiration of term