KR0166835B1 - 반도체 소자 격리형성 방법 - Google Patents
반도체 소자 격리형성 방법 Download PDFInfo
- Publication number
- KR0166835B1 KR0166835B1 KR1019950052216A KR19950052216A KR0166835B1 KR 0166835 B1 KR0166835 B1 KR 0166835B1 KR 1019950052216 A KR1019950052216 A KR 1019950052216A KR 19950052216 A KR19950052216 A KR 19950052216A KR 0166835 B1 KR0166835 B1 KR 0166835B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- substrate
- nitride film
- semiconductor device
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 공정을 단순화 하고 버즈 비크(Bird's Beak)와 스트레스(Stress)를 줄이는데 적합하도록 한 반도체 소자 격리형성 방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자 격리형성 방법은 기판위에 산화막과 질화막을 형성하는 단계, 상기 기판에 섬 모양의 필드영역을 정의하여 필드영역의 산화막 및 질화막을 제거하고 동시에 상기 기판을 소정 깊이로 식각하는 단계, 상기 산화막 및 질화막을 포함한 기판 전면에 반구형 폴리 실리콘을 형성하는 단계, 상기 반구형 폴리 실리콘을 포함한 기판 전면을 열산화 하여 상기 필드영역에 필드 절연막을 형성하는 단계, 상기 산화막 및 질화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
따라서, 공정이 간단하고 버즈 비크 및 스트레스를 줄일 수 있다.
Description
제1도는 종래의 반도체 소자 격리형성 공정단면도.
제2도는 본 발명의 반도체 소자 격리형성 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 산화막
3 : 질화막 4 : 반구형 폴리 실리콘
5 : 필드 절연막 6 : 산질화막
7 : 감광막
본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 공정을 단순화 하고 버즈 비크(Bird's Beak)와 스트레스(Stress)를 줄이는데 적합하도록 한 반도체 소자 격리 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자 격리형성 방법을 설명하면 다음과 같다.
제1도는 종래의 반도체 소자의 격리형성 공정단면도이다.
제1도(a)와 같이, 실리콘 기판(1)위에 제1산화막(2)과 제1질화막(3) 및 감광막(4)을 차례로 증착하고 노광 및 현상공정으로 섬 모양의 필드영역을 정의하여 필드영역의 상기 제1질화막(3)과 제1산화막(2)을 선택적으로 제거한다.
제1도(b)와 같이, 상기 감광막(4)을 제거하고 버즈 비크(Bird's Beak) 방지를 위하여 상기 제1질화막(3)을 포함한 실리콘 기판(1) 전면에 제2질화막(5) 및 제2산화막(6)을 차례로 증착한다.
그리고 에치백(Etch Back) 공정으로 상기 실리콘 기판(1)이 노출되도록 상기 제2산화막(6) 및 제2질화막(5)을 식각하여 상기 제1질화막(3) 양측에 측벽을 형성한다.
제1도(c)와 같이, 상기 제1질화막(3) 및 측벽을 마스크로 하여 상기 노출된 실리콘 기판(1)을 선택적으로 트렌치(Trench)한다.
제1도(d)와 같이, 식각공정으로 상기 측벽에 형성된 제2산화막(6)을 제거하고 산화공정으로 상기 실리콘 기판(1)의 필드영역에 필드 산화막(7)을 형성한다.
이때, 상기 산화공정시 제1, 제2질화막(3)(5) 전면에 산질화막(8)(oxynit-ride)이 형성된다.
제1도(e)와 같이, 식각공정으로 상기 산질화막(8)을 제거하고 상기 제1, 제2질화막(3)(5) 및 제1산화막(2)을 제거하여 상기 필드 산화막(7)에 의한 소자격리를 완성한다.
그러나 이와 같은 종래의 반도체 소자 격리형성 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 버즈 비크(Bird's Beak)를 억제하기 위해 제2질화막 측벽을 형성함으로써 공정이 복잡하다.
둘째, 제2질화막 측벽의 형성으로 버즈 비크(Bird's Beak)의 억제효과는 좋으나 산화공정시 측벽에서 스트레스(Stress)가 발생하여 후에 누설전류의 원인이 되므로 신뢰성이 나쁘다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써 공정을 단순화 하고 빠른 격리막 형성으로 버즈 비크(Bird's Beak)와 그트레스(Stress)를 줄이는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 격리형성 방법은 기판위에 산화막과 질화막을 형성하는 단계, 상기 기판에 섬 모양의 필드영역을 정의하여 필드영역의 산화막 및 질화막을 제거하고 동시에 상기 기판을 소정 깊이로 식각하는 단계, 상기 산화막 및 질화막을 포함한 기판 전면에 반구형 폴리 실리콘을 형성하는 단계, 상기 반구형 폴리 실리콘을 포함한 기판 전면을 열산화 하여 상기 필드영역에 필드 절연막을 형성하는 단계, 상기 산화막 및 질화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 반도체 소자 격리형성 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 반도체 소자 격리형성 공정단면도이다.
제2도(a)와 같이, 실리콘 기판(1)위에 산화막(2)과 질화막(3) 및 감광막(7)을 차례로 증착하고 노광 및 현상공정으로 섬 모양의 필드영역을 정의하여 필드영역의 상기 질화막(3)과 산화막(2)을 선택적으로 제거함과 동시에 상기 실리콘 기판(1)을 트렌치(Trench) 한다.
제2도(b)와 같이, 상기 질화막(3) 및 산화막(2)을 포함한 실리콘 기판(1) 전면에 반구형 폴리 실리콘(HSG : Hemi Spherical Grain)(4)를 증착한다.
제2도(c)와 같이, 산화공정으로 상기 실리콘 기판(1)의 필드영역에 필드 산화막(5)을 형성하고, 상기 질화막(3) 전면에 산질화막(oxynitride)(6)을 형성한다.
이때, 상기 필드영역의 반구형 폴리 실리콘(4)의 산화속도가 상기 질화막(3) 위의 반구형 폴리 실리콘(4)보다 빠른 속도로 산화가 되므로 깊은 필드 산화막(5)이 형성된다.
그리고 상기 필드 산화막(5)은 후공정인 산질화막(6) 제거시 산화막이 손실되는 것을 고려하여 형성한다.
제2도(d)와 같이, 식각공정으로 상기 산질화막(oxynitride)(6)을 제거한다.
그리고 제2도(e)와 같이, 상기 질화막(3) 및 산화막(2)을 차례로 제거하여 상기 필드 산화막(5)에 의한 소자격리를 완성한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자 격리형성 방법에 있어서는 다음과 같은 효과가 있다.
첫째, 종래의 질화막 측벽 형성이 필요하지 않으므로 공정이 간단하다.
둘째, 필드 산화막 형성부위에 반구형 폴리 실리콘을 증착함으로써 산화공정시 빠른 시간에 원하는 필드 산화막 형성이 가능하다.
그 이유는 반구형 폴리 실리콘의 표면적이 크기 때문이다.
셋째, 빠른 필드 절연막 형성으로 버즈 비크(Bird's Beak)가 감소되고 필드영역과 활성영역 경계의 스트레스(Stress)가 줄어들어 누설전류를 방지할 수 있다.
Claims (1)
- 기판위에 산화막과 질화막을 형성하는 단계, 상기 기판에 섬 모양의 필드영역을 정의하여 필드영역의 산화막 및 질화막을 제거하고 동시에 상기 기판을 소정 깊이로 식각하는 단계, 상기 산화막 및 질화막을 포함한 기판 전면에 반구형 폴리 실리콘을 형성하는 단계, 상기 반구형 폴리 실리콘을 포함한 기판 전면을 열산화 하여 상기 필드영역에 필드 절연막을 형성하는 단계, 상기 산화막 및 질화막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 격리형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950052216A KR0166835B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체 소자 격리형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950052216A KR0166835B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체 소자 격리형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053400A KR970053400A (ko) | 1997-07-31 |
KR0166835B1 true KR0166835B1 (ko) | 1999-02-01 |
Family
ID=19441560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950052216A KR0166835B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체 소자 격리형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0166835B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200027816A (ko) | 2018-09-05 | 2020-03-13 | 삼성전자주식회사 | 소자분리층을 갖는 반도체 소자 및 그 제조 방법 |
-
1995
- 1995-12-19 KR KR1019950052216A patent/KR0166835B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970053400A (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
US5696022A (en) | Method for forming field oxide isolation film | |
KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
KR100241517B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
KR100198620B1 (ko) | 트렌치를 이용한 소자 격리막 형성방법 | |
KR0170897B1 (ko) | 반도체 소자의 소자분리 절연막의 제조방법 | |
KR100249167B1 (ko) | 격리막 형성 방법 | |
KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR100309810B1 (ko) | 반도체소자의소자분리막형성방법 | |
KR100198600B1 (ko) | 반도체 장치의 플레이너 격리영역 형성방법 | |
KR100205339B1 (ko) | 반도체소자의 격리영역 형성방법 | |
KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
KR100223907B1 (ko) | 반도체 소자의 격리층 형성 방법 | |
KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR940011745B1 (ko) | 반도체 장치의 소자분리방법 | |
KR100311172B1 (ko) | 반도체소자분리방법 | |
KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR0141106B1 (ko) | 반도체소자의제조방법 | |
KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
KR100239403B1 (ko) | 격리막 형성 방법 | |
KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR100242525B1 (ko) | 반도체장치의 소자격리방법 | |
KR100328707B1 (ko) | 반도체장치의 소자격리 방법 | |
KR100216262B1 (ko) | 반도체장치의 소자분리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060818 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |