KR0155824B1

KR0155824B1 - 디지탈신호 기록장치

Info

Publication number: KR0155824B1
Application number: KR1019950013687A
Authority: KR
Inventors: 고정완; 김순태
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-05-29
Filing date: 1995-05-29
Publication date: 1998-12-15
Also published as: DE69614762T2; EP0745993B1; DE69614762D1; JP2977152B2; CN1139272A; JPH0955040A; CN1069991C; EP0745993A3; EP0745993A2; US5852529A; KR960042675A

Abstract

본 발명은 입력되는 n비트정보워드에 부가비트로서 n+m비트를 삽입하여 병렬로 n+m비트 채널워드로 인코딩하고, n+m비트의 채널워드의 주기와 트랙패턴에 따라 스펙트럴 에너지의 주기의 공약수에 해당하는 비트로 인코딩된 채널워드를 분할해서 n+m비트 채널워드를 시간분할다중화하고, 이 시간분할다중화된 채널워드와 트랙패턴에 따라 미리 저장된 스펙트럼데이터를 이용하여 원하는 패턴의 주파수특성을 갖는 채널워드를 선택하는 선택제어신호를 발생함으로써 선택된 채널워드를 실시간으로 처리하여 기록할 수 있다.

Description

디지탈신호 기록장치

제1도는 자기기록매체상에 기록되는 기록신호의 트랙패턴도이다.

제2a도 내지 제2c도는 제1도에 도시된 트랙패턴에 따른 주파수특성도이다.

제3도는 종래의 디지탈신호 기록장치의 개략적인 블럭도이다.

제4도는 제3도에 도시된 스펙트럼계산기의 상세회로도이다.

제5도는 제4도에 도시된 스펙트럼계산기의 주파수특성도이다.

제6도는 본 발명에 의한 디지탈신호 기록장치의 일 실시예에 따른 블럭도이다.

제7도는 제6도에 도시된 일부블럭의 상세도이다.

제8a도 내지 제8c도는 제6도에 도시된 룩업테이블에 저장되는 데이타를 설명하기 위한 도면이다.

제9a도 내지 제9d도는 본 발명의 이해를 돕기 위한 삼각파신호, 구형파신호, 정현파신호, 25비트 채널워드의 데이타스트림을 각각 나타내는 도면이다.

제10도는 제8a도에 도시된 룩업테이블의 데이타영역을 설명하기 위한 도면이다.

본 발명은 디지탈신호 기록장치에 관한 것으로, 특히 n비트의 입력데이터에 m비트를 삽입하여 원하는 주파수특성을 갖는 n+m비트 채널워드를 실시간처리하여 기록하는 디지탈신호 기록장치에 관한 것이다.

비디오 카세트 레코더(VCR)를 이용하는 자기기록매체로부터 기록된 정보를 재생시 재생헤드가 트랙을 벗어나면 정상적인 화면이 재생되지 않는다.

따라서, 헤드가 목표트랙을 정확하게 추적하는 것, 다시말하면, 헤드의 트래킹을 유지하는 것이 필요하다. 특히 가정용 디지탈 VCR등에는 장시간기록하기 위해 트랙이 협소하게 되어 있으므로, 또한 정확하게 헤드의 트래킹을 유지하는 것이 요구된다.

헤드의 트래킹의 어긋남을 추출하는 방법으로서, 각 트랙이 갖고 있는 파일럿신호를 이용해서, 전후의 트랙에 기록된 이 파일럿신호의 간섭신호(crosstalk)의 크기를 검출하여 헤드의 트래킹이 전후트랙의 어느쪽으로 어긋나 있는지를 검출하는 방법이 있다.

제1도는 이와 같은 방법을 수행하는 기록장치가 어떻게 파일럿 신호를 테이프와 같은 자기기록매체상에 기록하는지를 도시하고 있다.

제1도에서는 파일럿신호가 3종류와 패턴을 갖고 자기기록매체의 트랙들상에 F0,F1,F0,F2와 같은 순서로 반복해서 기록되지만 패턴수와 기록순서는 달리 변할 수 있다.

제2a도 내지 제2c도는 제1도에 도시된 F0, F1, F2패턴에 따른 주파수특성을 각각 나타내고 있다.

F0패턴은 f1 및 f2의 주파수에서 노치(일명 딥이라고 함)을 갖고, F1패턴은 f1의 주파수에서, 피크 즉, 파일럿신호를 갖고 f2의 주파수에서 노치부분을 갖고, F2패턴은 f1의 주파수에서 노치부분을 갖고 f2의 주파수에서 파일럿신호를 갖는다.

즉, F0패턴 재생시에는 인접트랙의 F1,F2패턴의 파일럿신호(f1 및 f2주파수성분에서 피크)의 간섭신호의 크기를 이용한다. 헤드가 F0패턴의 중심으로부터 벗어나서 F1패턴측으로 치우치면, F1패턴의 파일럿신호의 간섭신호가 F2패턴의 파일럿신호의 간섭신호에 비해 커지게 되므로, 재생신호의 f1의 주파수성분이 커지고, f2의 주파수성분은 작아진다.

이렇게 해서 F0패턴에 대해 재생신호의 f1, f2의 주파수성분을 비교하므로써 헤드의 트래킹이 어긋나는 것을 검출할 수 있으므로, 압전소자상에 장착된 헤드의 높이를 압전소자에 인가하는 전압으로 제어하거나 자기기록매체(테이프)의 이송속도를 조정하여 정확한 트래킹을 실현할 수 있다.

종래의 이러한 F0, F1 및 F2패턴을 기록하는 방법에 대하여 종래의 디지탈신호 기록장치의 블록도인 제3도를 결부시켜 설명하기로 한다.

제3도에 의하면, 병렬직렬(이하 P/S라고 함)변환부(10)는 병렬의 8비트 디지탈신호를 직렬의 n비트의 정보워드로 변환시킨다. 예로서, 3개의 8비트 디지탈신호를 직렬의 24비트 정보워드로 변환시킨다.

복수개(여기서는 K개)의 비트삽입기들(12.1-12.K)로 구성되어 있는 신호삽입부(12)는, m비트의 부가비트를 직렬의 n비트의 정보워드의 앞에 붙여 삽입한다. m비트의 부가비트를 삽입하는 이유는, 부가되는 비트정보에 의해 신호삽입부(12)의 출력신호가 소정의 스펙트럴 에너지를 가지도록 제어하기 위해서이다.

이때, 부가되는 비트의 경우는 부가되는 비트수에 따라 모든 가능한 조합으로 이루어진다. 즉, 신호삽입부(12)에서 n비트의 정보워드에 삽입되는 부가비트가 1비트인 경우에는 0비트와 1비트를 각각 삽입한 2개의 n+1비트 정보워드가 발생된다. 2비트로 표현가능한 모든 데이터를 n비트의 정보워드에 삽입할 때는 0, 1, 10, 11 비트가 각각 삽입된 4개의 n+2비트 정보워드가 발생된다.

복수개의 프리코더들(14.1-14.K)로 되어 있는 변조부(14)는 복수개 비트삽입기들(12.1-12.K)로부터 공급되는 n+m비트 정보워드를 인터리브(interleave) NRZI(Non-Return Zero Inversion)하여 n+m비트 채널워드를 출력한다.

복수개의 스펙트럼계산기들(18.1-18.K)로 되어 있는 주파수분석부(18)는 복수개의 프리코더들(14.1-14.K)로부터 공급되는 m비트의 부가비트가 삽입된 복수개의 n+m비트 채널워드의 스펙트럴 에너지의 크기를 계산한다.

비교제어기(20)에서는 복수의 스펙트럼 계산기들(18.1-18.K)에서 계산된 각 채널워드의 스펙트럴 에너지의 크기를 비교하여 선택제어신호를 발생하고 즉, 계산된 스펙트럴 에너지의 크기는 에러신호가 되고, 각 채널워드의 에러신호중 가장 작은 에러신호를 갖는 채널워드를 선택하는 선택제어신호를 발생하여 선택부(22)에 출력하고, 각 스펙트럼계산기의 각 적분기(도시되지 않음)에 n+m비트단위로 저장되어 있는 누적된 연산값을 선택된 채널신호의 누적된 연산값으로 바꾸는 제어신호(CS)를 각 채널의 적분기로 피드백한다. 또한, 비교제어기(20)는 프리코더들 각각의 초기값도 선택된 채널의 프리코더의 초기값으로 교체하도록 제어신호를 신호삽입부(12)에 출력한다.

멀티플렉서로 구성된 선택부(22)는 선택제어신호에 따라 복수개의 프리코더들(14.1-14.K)의 출력중 원하는 주파수특성에 가까운 프리코더의 출력을 선택하고, 선택된 출력은 기록부(24)를 통해 디지탈 테이프상에 기록된다.

여기서, 복수개의 지연기들(16.1-16.K)로 구성된 시간보상부(16)는 제어신호발생부(21)에서 제어신호를 발생하는 데 필요한 시간을 보상한다. 여기에서, 주파수분석부(18)와 비교제어기(20)는 제어신호발생부(21)를 구성할 수 있다.

주파수분석부(18)의 각 스펙트럼계산기는 제4도에 도시된 구성을 가지며, 여기서는 스펙트럼계산기(18.1)를 예로 든다.

제4도에 의하면, 스펙트럼 계산기(18.1)는 프리코더(14.1)의 출력의 0과 1을 유사한 진폭을 가진 양수값과 음수값사이에서 스위치되고, 직류값이 수반되지 않는 I-NRZI 변조 산술치로 변환하는 부호-산술맵퍼(30), 프리코더(14.1)로부터 공급되는 직렬의 n+m비트 채널워드를 입력받아 입력된 채널워드값과 미리 존재하는 값을 적분하는 적분기(31), 채널워드의 직렬데이터스트림으로부터 원하는 주파수(여기서는 f1)의 디지탈합값(DSV)에 해당하는 신호(삼각파형의 신호)를 발생하는 삼각파발생기(32), 적분기(31)의 출력에서 삼각파발생기(32)의 출력을 감산하는 감산기(33) 및 감산된 값을 제곱하는 제곱소자(34)를 구비하여 프리코더(14.1)의 출력스펙트럼상에서 직류성분이 없으면서 f1주파수에서 원하는 피크를 형성한다.

스펙트럼 계산기(18.1)는 또한 프리코더(14.1)의 출력과 정현파발생기(35)에서 발생하는 f2주파수의 정현파시스템함수(sinω₂t)를 승산하는 제1승산기(36), 프리코더(14.1)의 출력과 여현파발생기(39)에서 발생하는 f2주파수의 여현파시스템함수(cosω₂t)를 승산하는 제2승산기(40), 각 승산기들(36,40)의 출력을 적분하는 적분기들(37,41), 각 적분기들(37,41)의 적분값을 제곱하는 제곱소자들(38,42)를 구비하여 프리코더(14.1)의 출력스펙트럼의 f2주파수에서 원하는 노치를 형성한다.

스펙트럼 계산기 18.1은 또한 f1주파수를 갖는 구형파를 발생하는 구형파발생기(43), 프리코더(14.1)의 출력에서 구형파를 감산하는 감산기(44), 감산된 값과 정현파발생기(45)에서 발생하는 f1주파수의 정현파시스템함수(sinω₁t)를 승산하는 제3승산기(46), 감산된 값과 여현파발생기(49)에서 발생하는 f1주파수의 여현파시스템함수(cosω₁t)를 승산하는 제4승산기(50), 승산기들(46,50)의 각 출력값을 적분하는 적분기들(47,51), 각 적분기들(47,51)의 적분값을 제곱하는 제곱소자들(48,52)을 구비하여 피크를 갖는 f1주파수 부근에서 원하는 노치를 형성한다. 여기에서, 시스템함수라는 말은 디지탈 전자공학에서 디지탈 샘플에 의해 샘플링된 데이터를 바탕으로 기술되는 아날로그 방식의 함수를 말한다.

여기서, 삼각파 발생기(32)는 발생기(32)에 의해 발생된 삼각파를 상보하는 삼각파를 발생하는 삼각파 발생기에 의해 대체될 수 있고, 감산기(33)는 동작변화없이 가산기로 대체될 수 있다. 구형파발생기(43)는 발생기(43)에 의해 발생되는 구형파를 상보하는 구형파를 발생하는 구형파발생기에 의해 대체될 수 있고, 감산기(44)는 동작변화없이 각각의 가산기로 대체될 수 있다.

가산기(53)는 제곱소자들(34,38,42,48,52)의 출력을 가산하여 에러신호를 발생한 후 제3도에 도시된 비교제어기(20)에 에러신호를 출력한다. 비교제어기(20)는 제4도에 도시된 구성을 갖는 스펙트럼계산기들(18.1-18.K)의 에러신호들을 입력받아 가장 작은값의 에러신호를 갖는 채널워드가 선택하는 선택제어신호를 발생한다. 그리고 비교제어기(20)는 가장 작은 에러신호를 갖는 채널의 적분기들에 누적된 값을 선택되지 않은 다른 채널의 적분기들에 공급하는 제어신호(CS)를 발생하고, 프리코더들(14.1-14.K)의 초기값을 제어하는 제어신호를 발생한다.

이와 같은 구성을 갖는 제4도에 도시된 스펙트럼계산기의 주파수특성은 제5도에 도시된 바와 같다.

제5도에 도시된 주파수 스펙트럼은 제2b도에 도시된 F1패턴의 주파수스펙트럼과 비교해 볼 때 피크주파수 f1의 양측에 딥이 형성되어 파일럿신호의 검출을 보다 더 쉽게 할 수 있다. 즉, 주파수 스펙트럼의 주파수 f1주위에서 잡음전력이 감소하므로 주파수 f1에서 파일럿신호의 검출을 위한 신호대 잡음비가 증가한다.

F1패턴을 발생할 때, 스펙트럼계산기(18.1)의 동작은 상술되었다. F2패턴을 발생할 때, 스펙트럼계산기(18.1)의 동작은 f1과 f2의 치환을 통해 변경되며 이에 따라, w1과 w2로 치환된다. F0패턴을 발생할 때, 스펙트럼계산기(18.1)의 동작은 변경되어 삼각파발생기(32)와 구형파발생기(43)가 작동하지 않게 된다.

그러나 제3도 및 제4도에 도시된 종래의 디지탈신호 기록장치에서, n+m비트의 채널워드의 마지막비트가 각 스펙트럼계산기에 입력된 후 부터 다음 n+m비트의 채널워드가 입력되기 전까지 스펙트럼계산을 위한 모든 연산동작과, 계산된 스펙트럼에 따라 채널워드를 선택하는 선택제어 신호의 발생동작과, 각 채널의 스펙트럼계산결과를 누적하는 적분기의 누적치를 선택된 채널워드의 누적치로 프리세팅하는 동작을 해야만 실시간동작이 가능하였다.

즉, 제어신호발생부에서 발생되며, 원하는 주파수스펙트럼을 갖는 채널워드를 선택하는 선택제어신호에 따라 선택되지 않은 채널의 적분기들에 누적된 값은 선택된 채널의 적분기들에 누적된 값으로 프리세트되어야 한다. 그러나, 실제적으로 제어신호를 발생하기까지는 각 스펙트럼계산기의 승산기, 적분기, 제곱회로에 의해 시간지연이 발생하여, 제어신호발생부의 비교제어기에서 제어신호가 발생되는 동안 다음 n+m비트 채널워드가 이미 각 적분기에 입력되어 누적되므로 실시간처리가 어려운 문제점이 있었다.

따라서, 고속의 신호전송이 필요한 경우 실제회로의 구성상 회로소자의 신호처리속도의 제약으로 인하여 실시간처리가 어려웠으며, 초고속으로 동작하는 소자를 사용하게 되면 제작비용이 높아지는 문제점이 있었다.

상술한 문제점을 극복하기 위하여, 본 발명의 목적은 n비트의 디지탈데이터에 부가비트로서, m비트가 삽입된 n+m비트 정보워드를 인터리브 NRZI변조하여 얻어진 n+m비트 채널워드를 소정수로 분할해서 병렬로 처리하여 원하는 주파수특성을 갖는 채널워드를 선택하는 선택제어신호가 발생되므로써 선택된 채널워드를 실시간으로 처리하여 기록하는 디지탈신호 기록장치를 제공하는 데 있다.

본 발명의 다른 목적은 고가의 초고속소자를 사용하지 않고 인터리브 NRZI변조된 채널워드를 소정수로 분할하여 병렬로 처리하여 고속의 신호처리가 가능한 디지탈신호 기록장치를 제공하는 데 있다.

상술한 목적들을 달성하기 위하여, 본 발명에 의한 디지탈신호 기록장치는 n비트 정보워드를 n+m비트 채널워드로 변환하여 변환된 채널워드를 디지탈 정보로서 자기기록매체상의 정보트랙에 기록하는 장치에 있어서: 상기 n비트정보워드를 병렬로 수신하는 입력단자; 상기 병렬로 입력된 n비트정보워드에 m비트를 삽입하여 적어도 둘이상의 n+m비트 채널워드로 변환해서 변환된 채널워드를 출력하는 인코딩수단: 상기 변환된 채널워드를 소정수의 비트단위로 분할하여 상기 분할된 각 채널워드를 분할된 병렬의 채널워드로 출력하는 시간분할다중화수단; 분할된 상기 병렬의 채널워드에 대응하여 미리 정해진 트랙패턴에 따른 스펙트럼데이터를 미리 저장하여 상기 시간분할다중화수단으로부터 병렬로 공급되는 각 채널의 복수의 분할된 병렬의 채널워드의 주파수특성을 상기 저장된 스펙트럼 데이터를 이용하여 분석하고, 분석된 스펙트럼을 토대로 하여 원하는 주파수특성을 갖는 채널워드가 선택되도록 선택제어신호를 발생하는 제어신호발생수단; 및 상기 선택제어신호를 근거로 하여 상기 인코딩수단으로부터 공급되는 복수의 n+m비트 채널워드중 하나를 선택하여 직렬의 채널워드로서 상기 자기기록매체상의 정보트랙에 기록하는 기록수단을 포함함을 특징으로 하고 있다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 디지탈신호 기록장치의 바람직한 실시예를 설명하기로 한다.

우선, 본 발명에서 제안하는 m비트의 부가비트가 삽입된 n+m비트 채널워드를 병렬로 신호처리하기 위해서는 다음(1),(2)조건을 만족해야 한다.

(1) 제어하고자하는 스펙트럴 에너지 즉, F0,F1,F2패턴에서 f1주파수, f2주파수의 주기가 신호처리용 클럭(시스템클럭)주기의 정수배이어야 한다.

(2) 상기 스펙트럴 에너지의 주기와 n+m비트의 채널워드주기의 공약수를 CD라하고, 병렬로 입력되는 인터리브 NRZI변조된 n+m비트의 채널워드를 공약수로 분할해서 분할된 병렬의 채널워드단위의 스펙트럼을 분석하여 원하는 스펙트럼특성을 갖는 채널워드를 선택하는 선택제어신호를 발생시켜야 한다. 여기서, n+m비트의 채널워드를 공약수로 나눈 수에 해당하는 처리시간이 필요하게 되어 이 공약수는 최대 동작속도를 결정짓는 인자가 된다.

제6도에 도시된 장치는 병렬로 입력되는 디지탈데이터를 n비트의 정보워드로 변환하는 병렬병렬(이하 P/P라고 함)변환부(102)와, 병렬로 입력되는 n비트의 정보워드의 앞에 m비트를 삽입하는 복수개(여기서는 K개)의 비트삽입기들(104.1-104.K)로 구성된 신호삽입부(104)와, n+m비트 정보워드를 n+m비트 채널워드로 출력하는 복수개의 프리코더들(106.1-106.K)로 구성되는 변조부(106), 복수개의 프리코더들(106.1-106.K)의 출력을 직렬 신호로 변환하는 복수개의 P/S변환기(108.1-108.K)로 구성되는 제1신호변환부(108), 복수개 채널의 직렬 신호를 지연시키는 복수개의 지연기들(110.1-110.K)로 구성되는 시간보상부(110), 복수개의 프리코더들(106.1-106.K)에서 출력되는 n+m비트 채널워드를 공약수(CD)로 분할하는 복수개의 P/P변환기들(112.1-112.K)로 구성되는 제2신호변환부(112), 제2신호변환부(112)의 각 P/P변환기로부터 공급되는 분할된 채널워드에 대응하는 제어하고자 하는 스펙트럴 에너지가 트랙패턴별로 저장되어 있는 룩업테이블(이하 LUT라고 함)을 각 채널당 소정수(여기서는 3개)만큼 갖는 메모리(114), LUT들(114.1-114.K)의 어드레스를 제어하는 어드레스콘트롤러(116), 메모리(114)의 각 LUT로부터 독출된 데이터를 누적하는 각 채널당 소정수의 적분기들(118.1-118.K)로 되어 있는 누적회로(118), 누적회로(118)의 각 적분기의 절대치를 계산하는 각 채널당 소정수의 절대치계산기들(120.1-120.K)로 되어 있는 절대치계산회로(120), 각 채널의 소정수의 절대치계산기의 출력을 가산하는 가산기들(122.1-122.K)로 구성된 가산회로(122), 각 가산기로부터 공급되는 에러신호중 가장 작은 값의 에러신호를 갖는 채널워드를 선택하는 선택제어신호와 선택된 채널의 누적회로의 값으로 선택되지 않은 누적회로의 누적값을 프리세트되도록 제어하는 제어신호를 누적회로(118)에 피드백하고, 프리코더들(106.1-106.K)의 초기값이 선택된 채널의 프리코더의 초기값과 동일해지도록 하는 제어신호를 변조부(106)에 출력하는 비교제어기(124), 선택제어신호에 따라 원하는 주파수특성을 갖는 트랙패턴에 가장 근접한 채널워드를 선택하는 선택부(126), 선택부(126)에 의해 선택된 채널워드를 기록하는 기록부(128)로 구성된다. 여기서, 제2신호변환부(112)부터 비교제어기(124)까지가 제어신호발생부(125)이다. 또한, 절대치계산기들(120.1-120.K)은 제곱회로가 될 수 있다.

제6도에 도시된 장치는 n비트의 정보워드단위로 부가비트로서 m비트를 삽입하여 원하는 주파수성분을 갖는 채널워드를 기록하는 구성이지만 설명의 편의상 m은 24, n은 1, CD는 5로 하는 24/25변조를 예로 하여 제6도에 도시된 장치의 동작을 제7도 내지 제10도를 결부시켜 설명하기로 한다.

제6도에 의하면, P/P변환부(102)는 병렬로 입력되는 8비트의 디지탈데이터를 병렬의 24비트의 정보워드로 출력한다.

신호삽입부(104)는 병렬로 입력되는 24비트의 정보워드에 0비트 또는 1비트를 삽입하게 된다.

제7도는 24비트 정보워드에 0비트가 삽입된 경우 비트삽입기(104.1), 프리코더(106.1), P/S변환기(108.1)의 상세블럭도이다.

제7도에 의하면, 0비트삽입기(104.1)는 25개의 래치(104.a-104.y)로 구성되며, 시스템 클럭신호(CLOCK)와 로드신호(LOAD)에 따라 최상위비트를 저장하는 래치(104.a)에 비트0를 삽입하고, 나머지 24개의 래치(104.b-104.y)에 P/P변환부(102)의 출력단(103)으로부터 병렬로 출력되는 24비트 정보워드를 입력한다.

한편, 제7도의 프리코더(106.1)의 배타적논리합게이트(이하 XOR라고 함)들(106.a-106.y)의 각 제1입력단은 0비트삽입기(104.1)의 각 래치(104.a-104.y)의 출력단에 결합된다. XOR들(106.a,106.b)의 각 제2입력단은 래치(106.4,106.3)의 각 출력단에 결합되고, XOR들(106.c-106.y)의 각각의 제2입력단은 XOR들(106.a-106.w)의 각각의 출력단에 결합된다. XOR들(106.x,106.y)의 각 출력단은 래치들(106.3,106.4)의 각 입력단에 결합된다. 이러한 구성을 갖는 프리코더(106.1)의 동작은 다음과 같다.

XOR(106.a)에는 바로전 25비트 채널워드의 하위로부터 2번째의 비트와 현재 25비트 채널워드의 최상위비트(여기서는 삽입된 0비트)가 입력된다. XOR(106.b)에는 바로전 25비트 채널워드의 최하위비트와 현재 25비트 채널워드의 상위로부터 두번째비트(여기서는 입력데이터의 제1비트)가 입력된다. XOR(106.c)에는 XOR(106.a)의 출력과 입력데이터의 제2비트가 입력되고, XOR(106.d)에는 XOR(106.b)의 출력과 입력데이터의 제3비트가 입력된다. XOR(106.e)에서 XOR(106.y)까지는 같은 형태로서, 25비트 채널워드의 나머지 데이터를 동일한 방법으로 전치부호화한다. XOR(106.a)에서 XOR(106.y)까지의 출력은 프리코더(106.1)에서 병렬로 출력되는 25비트 채널워드(일명 변조데이터라고 함)이다.

제7도의 P/S변환기(108.1)는 XOR(106.a-106.y)의 각각의 출력을 클럭신호(CLOCK) 및 로드신호(LOAD)에 따라 병렬로 입력하여 직렬의 25비트채널워드를 출력한다. 여기서, P/S변환기(108.1)는 25개의 래치(108.a-108.y)로 구성된다.

시간보상부(110)의 지연기들(110.1-110.K)의 지연은 제어신호 발생부(125)의 제어신호를 발생하는 데 필요한 시간을 보상한다.

제2신호변환부(112)의 각 P/P변환기는 변조부(106)로부터 병렬로 출력되는 25비트의 채널워드를 5비트단위로 나누어 병렬로 출력한다. 각 P/P변환기로부터 출력되는 5비트의 데이터는 각 채널의 LUT의 하위 어드레스가 된다.

각 채널의 LUT는 제8a도 내지 제8c도에 도시된 바와 같이 구성된 3개의 LUT를 가진다. 각 채널의 첫번째 LUT는 제8a도에 도시된 바와 같이 각 패턴에 따라 원하는 피크를 형성하는 데이터가 저장된 3개의 유효데이터영역으로 되어 있다.

즉, 첫번째 LUT의 제1데이터영역에는 F0패턴에서 제로 주파수 부근(DC 성분)에서 노치를 갖는 즉, 직류성분이 없는 데이터가 저장되고, 제2데이터영역에는 F1패턴의 f1주파수에서 원하는 피크를 가지며 직류성분이 없는 데이터가 저장되고, 제3데이터영역에는 F2패턴의 f2주파수에서 원하는 피크를 가지며 직류성분이 없도록 하는 데이터가 저장된다.

예를 들어, F1패턴에 직류성분이 없으면서 f1주파수에서 원하는 피크를 갖기 위해서는 제9a도에 도시된 바와 같이 f1주파수(여기서는 f1=90T, T=1/fb, fb는 비트주파수)를 가지며, 바이어스신호가 0인 삼각파신호를 누적된 25비트 채널워드에서 감산(또는 가산)하면 된다. 여기서, 제4도에서는 적분기(31)에서 25비트 채널워드를 누적한 후 누적된 25비트 채널워드에서 삼각파를 감산하면 f1주파수에서 원하는 피크를 만들지만 본 발명의 제6도에서는 적분기(118.1)가 LUT(114.1)의 뒷단에 위치하므로 삼각파신호(제9a도)를 미분한 형태인 구형파신호(제9b도)를 P/P변환기(112.1)로부터 공급되는 채널 워드에서 감산해야만 위의 결과와 동일한 결과를 갖는다. 이때, 제4도의 삼각파 발생기(32), 가산기(33)의 구성은 첫번째 LUT의 제2데이터영역에 대응한다.

따라서, 바이어스신호는 0이며 구형파신호를 시스템클럭에 따라 1주기동안 90개의 샘플로 샘플링하여, 그 결과를 f1주파수와 25비트채널워드의 공약수 즉, 5개의 샘플단위로 묶어 구형파에 대해 18개의 어드레스(0-10001)를 발생시킨다.

첫번째 LUT의 제2데이터영역에는 제2신호변환부(112)로부터 공급되는, 25비트채널워드의 직렬데이터스트림에서 분할된 5비트 채널워드가 표현할 수 있는 32가지의 데이터 즉 0에서 11111까지의 데이터에서 발생된 18개의 어드레스에 대응하는 5비트에 대한 구형파데이터를 각각 감산한 결과값이 제10도에 도시된 바와 같이 저장되어 있다.

각 채널의 두번째 LUT는 제8b도에 도시된 바와 같이 각 트랙패턴에 따른 원하는 노치를 형성하는 데이터가 저장된 3개의 유효데이터영역으로 되어 있다.

즉, 두번째 LUT의 제1데이터영역에는 F0패턴에서 f2주파수에서 원하는 노치를 갖는 데이터가 저장되고, 제2데이터영역에는 F1패턴에서 f2주파수에서 원하는 노치를 갖는 데이터가 저장되고, 제3데이터영역에는 F2패턴에서 f1주파수에서 원하는 노치를 갖도록 하는 데이터가 저장된다.

예를 들어, F1패턴에서 f2주파수에서 원하는 노치를 갖기 위해서는 제9c도에 도시된 바와 같이 f2주파수(여기서는 60T)를 갖는 정현파시스템함수와, 여현파시스템함수를 25비트 채널워드와 각각 승산한 값의 합이 두번째 LUT의 제2데이터 영역에 저장되어야 한다. 제4도에 도시된 정현파발생기(35), 여현파발생기(39), 승산기들(36,40)의 구성은 두번째 LUT의 두번째 데이터영역에 해당한다.

한 주기의 정현파시스템함수(제9c도)와 여현파시스템함수를 각각 60개의 샘플로 샘플링하고, 샘플링된 정현파시스템함수데이터를 f2주파수와 25비트채널워드의 공약수 즉, 5개의 샘플단위로 묶으면 12개의 어드레스(00000-01011)가 발생한다.

두번째 LUT의 두번째 데이터영역에는 12개의 5비트에 대한 정현파시스템함수데이터 각각을 5비트 채널워드가 표현할 수 있는 32가지의 데이터와 승산한 값과, 12개의 5비트에 대한 여현파시스템함수데이터 각각을 5비트 채널워드가 표현할 수 있는 32개의 데이터와 승산한 값을 합한 값이 저장되어 있다.

각 채널의 세번째 LUT는 제8c도에 도시된 바와 같이, 구형파신호가 정일때 각 트랙패턴에 따른 피크주파수부근에 딥을 형성하는 데이터가 저장된 3개의 데이터영역과 구형파신호가 부일때 각 트랙패턴에 따른 피크주파수부근에 딥을 형성하는 데이터가 저장된 3개의 데이터영역으로 총 6개의 유효데이터영역으로 되어 있다.

즉, 세번째 LUT의 제1 및 제4데이터영역에는 F0패턴의 f1주파수에서 노치를 갖는 데이터가 저장되고, 제2 및 제5데이터영역에는 F1패턴에서 피크를 갖는 f1주파수부근에서 딥을 갖는 데이터가 저장되고, 제3 및 제6데이터영역에는 F2패턴에서 피크를 갖는 f2주파수부근에서 딥을 갖도록 하는 데이터가 저장된다.

예를 들어, F1패턴의 f1주파수부근에서 딥을 갖도록 하기 위해서는 제9b도에 도시된 바와 같이 f1주파수(여기서는 90T)를 갖는 구형파신호를 25비트 채널워드에서 감산(또는 가산)한 후 감산(또는 가산)한 결과에 f1주파수를 갖는 정현파시스템함수와 여현파시스템함수를 각각 승산한 값의 세번째 LUT의 제2 및 제5데이터 영역에 저장되어야 한다. 제4도에 도시된 구형파발생기(43), 감산기(44), 정현파발생기(45), 승산기들(46,50), 여현파발생기(49)의 구성은 세번째 LUT의 제2 및 제5 데이터영역에 해당한다.

구형파신호(제9b도)가 정일 때 90T의 주기를 갖는 정현파와 여현파시스템함수를 각각 f1주파수의 공약수 즉, 5개의 샘플단위로 묶으면 9개의 어드레스(0-1000)가 발생된다. 구형파신호(제9b도)가 부일 때 90T의 주기를 갖는 정현파와 여현파시스템함수를 5개의 샘플단위로 묶으면 9개의 어드레스(1001-10001)가 발생된다.

세번째 LUT의 제2데이터영역에는 구형파신호가 정일 때 9개의 어드레스에 대한 정현파와 여현파시스템함수데이터 각각을 해당하는 5비트 채널워드가 표현할 수 있는 32개의 데이터와 승산한 결과의 합이 저장되어 있고, 세번째 LUT의 제5데이터영역에는 구형파신호가 부일 때 9개의 어드레스에 대한 정현파와 여현파시스템함수데이터 각각을 5비트 채널워드가 표현할 수 있는 32개의 데이터와 승산한 결과의 합이 저장되어 있다.

그러므로, 각 채널의 세개의 LUT에는 각 P/P변환기로부터 공급되는 5비트 채널워드의 트랙패턴에 따른 스펙트럼을 계산한 결과값이 저장되어 있다.

본 발명의 실시예에서는 트랙패턴이 제5도에 도시된 주파수특성을 얻기 위해서 각 채널당 3개의 LUT로 구성되는 것을 예로 하였지만 제2a도 내지 제2c도에 도시된 주파수특성을 얻기 위해서는 각 채널당 2개의 LUT로 구성될 수 있으며, 변형예가 있을 수 있다.

한편, 어드레스콘트롤러(116)에서는 공급되는 구형파신호의 정신호 또는 부신호를 나타내는 1비트(최상위어드레스)는 각 채널의 세번째 LUT에만 공급되고, F0,F1,F2패턴을 나타내는 2비트(다음 상위어드레스)는 각 LUT의 데이터영역에 억세스되고, 5비트어드레스(그 다음 상위어드레스)는 P/P변환기로부터 공급되는 5비트 채널워드와 함께 각 데이터영역에 해당하는 어드레스에 저장된 스펙트럼데이터에 억세스된다.

제8a도 및 제8b도에 도시된 각 채널의 첫번째와 두번째 LUT에는 해당하는 P/P변환기로부터 공급되는 하위 5비트어드레스(즉, 채널워드)와 어드레스 콘트롤러(116)로부터 공급되는 상위 7비트어드레스 즉, 총 12비트의 어드레스가 입력되고, 제8도에 도시된 세번째 LUT에는 해당하는 P/P변환기로부터 공급되는 하위 5비트어드레스(즉, 채널워드)와 어드레스콘트롤러(116)로부터 공급되는 상위 8비트어드레스 즉, 총 13비트의 어드레스가 입력된다.

이 어드레스신호에 따라 LUT에 미리 저장된 각 트랙패턴에 따른 5비트단위의 스펙트럼 결과값이 독출되어 각 LUT에 연결되어있는 누적회로(118)의 적분기에 입력된다. 여기서, 각 적분기는 5비트단위의 스펙트럼 결과값을 누적하여 25비트 채널워드에 해당하는 스펙트럼결과값을 누적한다. 본 발명에서는 제4도의 부호-산술맵퍼(30)가 더 이상 필요치 않는다.

각 적분기에 연결된 절대치계산회로(120)의 절대치계산기에서 각 적분기의 누적된 값의 절대치를 계산한다. 가산회로(122)의 각 가산기는 채널당 3개로 구성된 절대치계산기들의 출력을 가산하여 에러신호로 출력한다.

비교제어기(124)는 가산회로(122)로부터 공급되는 에러신호중 작은 값의 에러신호를 갖는 채널워드를 선택하는 선택제어신호를 발생하고, 선택된 채널의 적분기의 값으로 선택되지 않은 채널의 적분기의 값이 프리세트되도록 제어신호를 출력한다. 또한, 비교제어기(124)는 프리코더의 초기값이 서로 동일해지도록 제어신호를 각 프리코더에 출력한다. 즉, 선택되지 않은 채널의 프리코더의 초기값은 선택된 채널의 프리코더의 초기값으로 교체된다.

한편, 선택부(126)는 이 선택제어신호에 따라 0비트가 첨가된 25비트 채널워드 또는 1비트가 첨가된 25비트 채널워드를 선택한다.

선택부(126)에 의해 선택된 채널워드는 기록부(128)를 통해 디지탈 비디오 테이프상에 기록되거나 전송로를 통해 전송된다.

따라서, 본 발명의 디지탈 신호기록장치는 n+m비트 채널워드를 공약수(CD)개씩 묶어서 병렬로 계산을 하여 n+m비트 클럭주기마다 원하는 주파수 특성을 갖는 채널워드를 선택하므로 n+m-Cd에 해당하는 시간동안 CD비트단위로 트랙패턴에 따라 미리 계산된 스펙트럼결과값을 해당하는 LUT로부터 독출해서 주파수특성을 분석하고, 분석된 결과를 토대로 하여 원하는 주파수특성을 갖는 채널워드를 선택하는 선택제어 신호를 발생하고, 선택된 채널의 적분기에 누적된 값을 선택되지 않은 채널의 적분기의 값으로 프리세팅시키므로 n+m비트 채널워드의 실시간처리가 가능해진다.

상술한 바와 같이, 본 발명의 디지탈 신호 기록장치는 n비트의 정보워드에 m비트를 삽입한 n+m비트 채널워드를 병렬로 처리하여 다음 n+m비트채널워드가 입력되기 전까지 원하는 주파수스펙트럼을 갖는 채널을 선택하는 선택제어신호를 발생함으로써 n+m비트 채널워드를 실시간으로 처리하여 기록할 수 있는 효과가 있다.

또한, 본 발명의 디지탈 신호 기록장치는 초고속소자를 사용하지 않고 n+m비트의 채널워드를 병렬로 분할해서 분할된 채널워드단위로 트랙패턴에 따른 스펙트럼 결과값이 미리 저장된 LUT를 이용하여 원하는 스펙트럼을 갖는 채널워드를 선택하는 선택제어신호를 발생함으로서 하드웨어수를 감소시키는 효과가 있다.

Claims

n비트 정보워드를 n+m비트 채널워드로 변환하여 변환된 채널워드를 디지탈 정보로서 자기기록매체상의 정보트랙에 기록하는 장치에 있어서: 상기 n비트정보워드를 병렬로 수신하는 입력단자; 상기 병렬로 입력된 n비트정보워드에 m비트를 삽입하여 적어도 둘이상의 n+m비트 채널워드로 변환해서 채널워드를 출력하는 인코딩수단; 상기 변환된 채널워드를 소정수의 비트단위로 분할하여 상기 분할된 각 채널워드를 분할된 병렬의 채널워드로 출력하는 시간분할다중화수단; 분할된 상기 병렬의 채널워드에 대응하여 미리 정해진 트랙패턴에 따른 스펙트럼데이터를 저장하여 상기 시간분할다중화수단으로부터 병렬로 공급되는 각 채널의 분할된 병렬의 채널워드의 주파수특성을 상기 저장된 스펙트럼 데이터를 이용하여 분석하고, 분석된 스펙트럼을 토대로 하여 원하는 주파수특성을 갖는 채널워드가 선택되도록 선택제어신호를 발생하는 제어신호발생수단; 및 상기 선택제어신호를 근거로 하여 상기 인코딩수단으로부터 공급되는 복수의 n+m비트 채널워드중 하나를 선택하여 직렬의 채널워드로서 상기 자기기록매체상의 정보트랙에 기록하는 기록수단을 포함함을 특징으로 하는 디지탈신호 기록장치.
제1항에 있어서, 상기 제어신호발생수단은 각 채널에 소정수로 구성되며, 상기 분할된 병렬의 채널워드가 표현할 수 있는 모든 데이터에 대응하여 상기 트랙패턴별로 스펙트럼의 데이터가 저장되어 있는 메모리; 상기 메모리에 저장된 상기 트랙패턴에 따른 원하는 스펙트럼데이터를 독출할 수 있도록 어드레스신호를 발생하는 어드레스콘트롤러; 각 채널에 소정수로 구성되며, 상기 메모리로부터 독출되는 스펙트럼데이터를 n+m비트단위로로 누적하는 누적회로; 각 채널에 소정수로 구성되며, 상기 누적회로에 누적된 값의 절대치를 구하는 절대치계산회로; 각 채널에 구성되며, 상기 소정수의 절대치계산회로의 출력을 가산하는 가산회로; 및 상기 각 채널의 가산회로들의 출력을 비교하여 가장 작은 값을 갖는 채널워드를 선택하는 선택제어신호를 출력하고, 선택된 채널의 누적회로의 값으로 선택되지 않은 누적회로의 누적값을 프리세트하는 제어신호를 상기 각 채널의 누적회로에 피드백하는 비교제어기를 포함함을 특징으로 하는 디지탈신호 기록장치.
제2항에 있어서, 상기 메모리가 상기 트랙패턴에 따라 DC성분은 없으면서 피크를 형성하는 데이터가 저장된 트랙패턴수에 대응하는 데이터영역들을 포함하는 룩업테이블(LUT)들로 형성되는 것을 특징으로 하는 디지탈신호 기록장치.
제2항에 있어서, 상기 메모리가 상기 트랙패턴에 따라 노치를 형성하는 데이터가 저장된 데이터영역들을 포함하는 LUT들로 형성되는 것을 특징으로 하는 디지탈신호 기록장치.
제2항에 있어서, 상기 메모리가 상기 트랙패턴에 따라 피크부근에서의 딥을 형성하는 데이터가 저장된 데이터영역들을 포함하는 LUT들로 형성되는 것을 특징으로 하는 디지탈신호 기록장치.
제2항에 있어서, 각 채널을 위한 상기 메모리는 상기 트랙패턴에 따라 DC 성분은 없으면서 피크를 형성하는 데이터가 저장된 데이터영역들을 포함하는 제1LUT; 상기 트랙패턴에 따라 노치를 형성하는 데이터가 저장된 데이터영역들을 포함하는 제2LUT; 및 상기 트랙패턴에 따라 상기 피크부근에서의 딥을 형성하는 데이터가 저장된 데이터영역들을 포함하는 제3LUT로 된 것을 특징으로 하는 디지탈신호 기록장치.
제2항에 있어서, 상기 시간분할 다중화수단의 소정수는 상기 n+m비트 채널워드의 주기와 상기 트랙패턴에 따라 제어되는 스펙트럴 에너지 주기의 공약수가 되고, 이 스펙트럴 에너지는 시스템클럭 주기의 정수배임을 특징으로 하는 디지탈신호 기록장치.
제7항에 있어서, m은 1이고, n은 24이며, 공약수는 5임을 특징으로 하는 디지탈신호 기록장치.
제2항에 있어서, 각 채널의 상기 메모리가 상기 시간분할 다중화수단으로부터 공급되는 분할된 병렬의 채널워드를 하위어드레스로 입력하고 상기 어드레스콘트롤러로부터 공급되는 어드레스를 상위어드레스로 입력하여, 이 상위와 하위어드레스에 따라, 스펙트럼성분에 대응하는 스펙트럼데이터를 독출함을 특징으로 하는 디지탈신호 기록장치.
n비트 정보워드를 n+m비트 채널워드로 변환하여 디지탈 정보로서 자기기록매체상의 정보트랙에 기록하는 장치에 있어서: 상기 n비트정보워드를 병렬로 수신하는 입력단자; 상기 병렬로 입력된 n비트정보워드에 m비트를 삽입하여 적어도 둘이상의 n+m비트 채널워드로 변환해서 변환된 채널워드를 출력하는 인코딩수단; 상기 변환된 채널워드를 n+m비트 채널워드주기와 소정의 트랙패턴에 따라 제어되는 스펙트럴 에너지주기의 공약수에 해당하는 비트단위로 분할하여 상기 분할된 각 채널워드를 분할된 병렬의 채널워드로 출력하는 시간분할다중화수단; 각 채널에 구성되며, 상기 분할된 병렬의 채널워드가 표현할 수 있는 모든 데이터에 대응하여, 상기 트랙패턴에 따라 제어되는 스펙트럴 에너지의 스펙트럼데이터가 저장되어 있는 메모리수단; 상기 시간분할다중화수단으로부터 공급되는 각 채널의 분할된 병렬의 채널워드에 대응한 스펙트럼데이터가 트랙패턴별로 상기 메모리수단으로부터 독출되도록 어드레스를 제어하는 어드레스제어수단; 각 채널에 구성되며, 상기 메모리수단으로부터 독출된 스펙트럼 데이터를 n+m비트 채널워드단위로 누적하는 누적수단; 각 채널의 상기 누적수단의 결과값을 비교하여 비교한 결과를 토대로 하여 원하는 주파수특성을 갖는 채널워드가 선택되도록 선택제어신호를 발생하고, 선택된 채널의 누적수단의 값으로 선택되지 않은 누적수단의 누적값이 프리세트하는 제어신호를 상기 누적수단에 피드백하는 비교제어수단; 및 상기 선택제어신호를 근거로 하여 상기 인코딩수단으로부터 공급되는 복수의 n+m비트 채널워드중 하나를 선택하여 직렬의 채널워드로서 상기 자기기록매체상의 정보트랙에 기록하는 기록수단을 포함함을 특징으로 하는 디지탈신호 기록장치.
제10항에 있어서, 각 채널을 위한 상기 메모리수단은 상기 트랙패턴에 따라 DC성분은 없으면서 피크를 형성하는 데이터가 저장된 데이터 영역들을 포함하는 제1LUT; 상기 트랙패턴에 따라 노치를 형성하는 데이터가 저장된 데이터영역들을 포함하는 제2LUT; 및 상기 트랙패턴에 따라 상기 피크부근에서의 딥을 형성하는 데이터가 저장된 데이터영역들을 포함하는 제3LUT로 된 것을 특징으로 하는 디지탈신호 기록장치.
제10항에 있어서, 상기 스펙트럴 에너지주기는 시스템클럭주기의 정수배임을 특징으로 하는 디지탈신호 기록장치.