CN1139272A - 数字信号记录器 - Google Patents

数字信号记录器 Download PDF

Info

Publication number
CN1139272A
CN1139272A CN96105462A CN96105462A CN1139272A CN 1139272 A CN1139272 A CN 1139272A CN 96105462 A CN96105462 A CN 96105462A CN 96105462 A CN96105462 A CN 96105462A CN 1139272 A CN1139272 A CN 1139272A
Authority
CN
China
Prior art keywords
word
data
channel word
passage
spectrum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96105462A
Other languages
English (en)
Other versions
CN1069991C (zh
Inventor
高桢完
金洵泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1139272A publication Critical patent/CN1139272A/zh
Application granted granted Critical
Publication of CN1069991C publication Critical patent/CN1069991C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1449—24 to 25 modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

一种数字信号记录器将m位作为前缀放置于n位的输入信息字之前，将它编码为并行的n+m位通道字，将所编码的通道字按照对应于n+m位通道字周期与根据道模式的谱能周期的公约数的位数加以划分，从而将n+m位通道字时分地多路转换以及产生利用根据被时分地多路转换的通道字和道模式所预存储的谱数据以选择具有所需模式的频率特性的通道字的选择控制信号，从而能实时地处理和记录所选通道字。

Description

数字信号记录器
本发明涉及一种数字信号记录器，更具体地说，涉及一种用于将一个(n＋m)位通道字进行实时处理和记录的数字信号记录器，该(n＋m)位通道字系将m位***n位的输入数据以获得所需频率特性而形成。
当从一个使用例如盒式录像机那样的记录器的磁记录媒体中再现所记录信息时，如再现头偏离了记录媒体上的道，则将得不到清楚的屏幕图像。因此必须保持恰当的跟踪，以使头精确地跟踪目标道。在家用数字VCR中精确跟踪特别重要。因为此处为了扩大记录容量，道做得很窄。为达到精确跟踪，必须正确计算目标道的偏离度。做到此点的一个方法是使用记录于每道内的主导信号并检测两条相邻道的主导信号间的串扰幅度，以便确定连续道之间的道偏移方向。
图1显示一个用于执行此类方法的记录器是如何将一个主导信号记录在一个磁媒体例如磁带上的。此处应指出，虽然此处所示主导信号具有的三个模式F0，F1和F2重复地记录在磁带道上及图1中顺序为F0、F1、F0、F2、F0、F1、…，然而模式数量和它们的记录顺序是可以改变的。
图2A、2B和2C分别显示F0、F1和F2模式的频率特性。此处F0模式在频率f1和f2处有缺口，F1模式在频率f1(主导频率)处有尖峰而在频率f2处有缺口，及F2模式在频率f1处有缺口而在频率f2处有主导信号。
参照图1和2，当再现F0模式时，相邻道的F1和F2模式主导信号(f1和f2尖峰)间的串扰幅度可以利用。如头偏离F0模式中心而斜向F1模式侧，则F1模式主导信号幅度大于F2模式的幅度，因此再现信号的f1频率分量变大而其f2频率分量变小。
由于再现信号的频率f1和f2相对于F0模式互相进行比较，以便检测头的跟踪偏差，因此有可能通过下法实现精确跟踪：使用所加电压控制安装在压电元件上的头的高度，或调整磁记录媒体的传送速度。
现参照图3解释用于记录常规F0、F1和F2模式的方法，图3显示一个常规数字信号记录器的框图。
参照图3，并串转换器(P/S)10将并行8位数字信号转换为串行n位信息字，例如，3个并行8位数字信号转换为串行24位信息字。接着由多个(此处为k个)位***器12.1至12.k组成的信号***部件12将m个附加位直接插在n位信息之前，也即中间不隔空位，以使其输出信号包括预定谱分量。
此时，根据附加位的数量，附加位包括所有可能组合。也即，如果在信号***部件12中一个附加位***n位信息字中，则分别生成两个(n＋1)位信息字，其中分别***一个“0”位和一个“1”位。当所有可以2位表达的数据***n位信息字中时，即分别生成四个(n＋2)位信息字，其中分别***“00”位、“01”位，“10”位和“11”位。一个由多个预编码器14.1至14.k组成的调制部件14对来自位***器12.1至12.k的(n＋m)位信息字实行交错非归零制式转换(I-NRZI)，以输出一个(n＋nm)位通道字。
由多个谱计算器18.1至18.k组成的频率分析部件18计算多个(n＋m)位通道字的谱能幅度，这些(n＋m)位通道字中***了由预编码器14.1至14.k提供的m个附加位。
比较控制器20将由多个谱计算器18.1至18.k所计算的每个通道字的谱能幅度彼此进行比较，以生成一个选择控制信号，用于选择在所有通道字的差错信号中具有最小差错信号的通道字，其中差错信号是所计算谱分量幅度，该比较控制器20将选择控制信号输出至选择部件(MUX)22并反馈一个控制信号(CS)，用于将积分器(未示出)中作为(n＋m)位单元存放的累计操作值改变为所选通道信号的累计操作值。比较控制器20还用所选通道的预编码器的初始值代替预编码器的每个初始值，以便将控制信号输出至信号***部件12。
由一个多路转换器组成的选择部件22根据选择控制信号在预编码器14.1至14.k的输出量中选择一个接近于所需频率特性的预编码器输出量，并通过记录部件24将所选择输出量记录在数字带上。
由多个延迟装置(DELAY)16.1至16.k所组成的时间补偿部件16对控制信号发生部件21中生成控制信号所需时间进行补偿。此处控制信号发生部件21包括频率分析部件18和比较控制器20。
频率分析部件18的每个谱计算器具有如图4所示结构。因此，此处谱计算器18.1作为例子进行解释。
按照图4，谱计算器18.1包括：一个码对算述值映象器30，用于将预编码器14.1的输出量的一和零转换成I-NRZI调制的算术值，这些算术值在相似幅度的负和正算术值之间变换并且不带直流分量，一个积分器(INT)31，用于接收由预编码器14.1提供的(n＋m)串行位通道字并按预存值将所接收通道字积分；一个三角被发生器32，用于根据来自通道字的串行数据流的所需频率(此处为f1)的数字和数值产生三角波信号；一个减法器33，用于自积分器31的输出量中减去三角波发生器32的输出量；及一个平方器(SQ)34，用于将所得差值求平方，以便在预编码器14.1的输出谱上在频率f1处形成不带DC分量的所需尖峰。
谱计算器18.1进一步包括：一个第一乘法器36，用于将预编码器14.1输出量乘以正弦波发生器35中产生的频率为f2的正弦波***函数sinw2t；一个第二乘法器40，用于将预编码器14.1输出量乘以余弦波发生器39中产生的频率为f2的余弦波***函数cosw2t；积分器37和41，用于将每个乘法器36和40的输出量进行积分；及平方元件38和42，用于将每个积分器37和41的积分值求平方，以便在预编码器14.1的输出谱上在频率f2处形成所需缺口。
谱计算器18.1还进一步包括：一个方波发生器43，用于产生频率为f1的方波；一个减法器44，用于自预编码器14.1输出量中减去该方波；一个第三乘法器46，用于将所减值乘以正弦波发生器45中产生的频率为f1的正弦波***函数sin w1t；一个第四乘法器50，用于将所减值乘以余弦波发生器49中产生的频率为f1的余弦波***函数cos w1t；积分器47和51，用于将乘法器46和50的每个输出值进行积分；及平方元件48和52，用于将每个积分器47和51的积分值求平方，以便在频率f1处尖峰两侧都形成所需缺口。“***函数”一词用于数字电子学中，系指模拟域中的函数被数字采样后在采样数据基础上的描述。
三角波发生器32可用另一发生器代替，后一发生器所产生的波与发生器32产生的波互补，同时减法器33可用加法器代替，而不必改变操作。方波发生器43可用另一发生器代替，后一发生器所产生的波与发生器43产生的波互补，同时减法器44可用加法器代替，而不必改变操作。
加法器53将平方器34、38、42、48和52的输出量求和，以产生一个差错信号并将差错信号输出至图3的比较控制器20。比较控制器20接收如图4中所示谱计算器的差错信号并产生一个选择控制信号，用于选择具有最小差错信号值的通道字。比较控制器20还产生一个控制信号，用于将具有最小差谱信号的通道的积分器中所累计的值送至未选通道的积分器及产生一个控制信号，用于控制预编码器14.1至14.k的初始值。
具有图4中所示这类结构的谱计算器的频率特性示于图5。
当图5中所示频谱与图2B中所示F1模式的频谱比较时，可发现在频率f1处尖峰两侧都有凹陷，这有助于检测主导信号。就是说，频率f1边带处噪音功率的减小将增加在频率f1处用于检测主导信号的信噪比。
已经描述过产生F1模式时谱计算器18.1的操作。当产生F2模式时，可将f1和f2换位因而将w1和w2换位，从而改变谱计算器18.1的操作。当产生F0模式时，可不使三角波发生器32和方波发生器43工作，从而改变谱计算器18.1的操作。
然而，在图3和4所示常规数字信号记录器中，在(n＋m)位通道字最后一位输入至每个谱计算器之后直至输入下一个这类通道字之前的期间内，谱计算操作、用于根据所计算结果的谱选择通道字的选择控制信号的生成、及将用于累计每个通道谱计算的积分器的累计值预置为所选通道字的累计值的操作都应实时完成。
具体说，根据控制信号发生部件中产生的选择控制信号及为了选择具有所需频谱的通道字，未选通道的积分器中的累计值应预置为所选通道的积分器的中的累计值。然而，在产生控制信号之前每个谱计算器的乘法器、积分器和平方电路都有时间延迟，以致不易实现实时处理。这是由于当控制信号发生部件的比较控制器中产生控制信号时，下一个(n＋m)位通道字早已输入并已在每个积分器内累计。
相应地，由于电路元件的信号处理速度有限，因此当需要高速传送信号时难于实现实时处理。然而，使用高速电路元件又增加制造费用。
为克服上面所提到的问题本发明的一个目的是提供一种数字信号记录器，用于将(n＋m)位通道字划分成预定数，该通道字是将m位作为前缀插在n位数字数据前并将该(n＋m)位通道字以交错非归零制式调制所得，然后将所划分的通道字并行处理，以便产生一个用于选择具有所需频率特性的通道字的选择控制信号，从而实时地处理所选通道字并将所处理的通道字记录下来。
本发明的另一个目的是提供一种数字信号记录器，用于将以交错非归零制式调制所得通道字划分为预定数并将所划分的通道字并行处理，以便实现高速信号处理而不需高速元件。
为达到这些目的而提供的根据本发明的数字信号记录器可用于将n位信息字转换成(n＋m)位通过字，并将所转换的通道字作为数字信息记录在磁记录媒体的信息道上，数字信号记录器包括：一个输入端口，用于并行地接收n位信息字；编码装置，用于将m位***并行输入的n位信息字中，以便将它转换为至少两个(n＋m)位通道字并输出所转换的通道字；时分多路转换装置，用于按预定位单元数划分所述所转换通道字，从而将每个所划分的通道字作为所划分的并行通道字加以输出；控制信号发生装置，用于事先根据预定道模式并对应于所划分的并行通道字存储谱数据，使用所存储的谱数据对由时分多路转换装置并行地提供的每个通道的所划分的并行通道字的频率特性进行分析，及产生一个选择控制信号，用于根据所分析的谱选择具有所需频率特性的通道字；以及记录装置，用于根据选择控制信号自多个由编码装置所提供的(n＋m)位通道字中选择一个通道字并将所选通道字作为串行通道字记录在磁记录媒体的信息道上。
参照附图对最佳实施例所作详细描述将使本发明的上述目的和优点更为明显，附图中有：
图1是磁记录媒体上记录的记录信号的道模式图；
图2A至2C是对应于图1中所示道模式的频率特性图；
图3是常规数字记录器的原理框图；
图4是图3中所示谱计算器的详细电路图；
图5是图4中所示谱计算器的频率特性图；
图6是根据本发明的数字信息记录器的一个实施例的框图；
图7是图6中所示框图中一部分的详细图；
图8A至8C是用于解释图6中所示查询表的图；
图9A至9C是用于分别解释三角波信号、方波信号、正弦波信号和25位通道字的数据流的图；以及
图10是用于解释图8A中所示查询表的数据区的图。
首先，为了按本发明的建议将一个带有m位前置位的(n＋m)位通道字并行地进行信号处理，在满足以下条件(1)和(2)。
(1)所需控制的谱能周期，也即F0、F1和F2模式中频率f1和f2的周期应为信号处理用时钟(***时钟)周期乘以一个正数。
(2)如假定谱能周期和(n＋m)位通道字周期的公约数是Cd，则使用交错非归零制式调制的及并行地输入的(n＋m)位通道字按公约数(Cd)加以划分，以分析所划分的并行通道字单元的谱，从而产生选择具有所需谱特性的通道字的选择控制信号。此处，由于需要一个对应于将(n＋m)位通道字按公约数(Cd)划分的结果值的处理时间，因此公约数(Cd)成为用于决定最大操作速度的因素。
图6是根据本发明的数字信号记录器的一个实施例的框图。
图6中所示数字信号记录器包括：一个并并(P/P)转换部件102，用于将并行地输入的数字数据转换为n位信息字；一个包括多个(此处是k个)位***器104.1至104.k的信号***部件104，用于将m位***于并行地输入的n位信息字之前；一个包括多个预编码器106.1至106.k的调制部件106，用于将(n＋m)位信息字作为(n＋m)位通道字输出；一个包括多个P/S转换器108.1至108.k的第一信号转换部件108，用于将多个预编码器106.1至106.k的输出量转换为串行信号；一个包括多个延迟装置110.1至110.k的时间补偿部件110，用于将多个通道的串行信息实现延迟；一个包括多个P/P转换器112.1至112.k的第二信号转换部件112，用于将自多个预编码器106.1至106.k输出的(n＋m)位通道字按公约数(Cd)进行划分；一个包括每个通道内预定数量(此处为3)查询表(LUT)的存储器114，用于按道模式对应于由第二信号转换部件112的每个P/P转换器提供的所划分的通道字将需控制的谱分量存储起来；一个地址控制器116，用于控制LUT114.1至114.k的地址；一个包括每个通道内预定数量的积分器118.1至118.k的累计电路118，用于累计自存储器114的每个LUT读出的数据；一个包括每个通道内预定数量的绝对值计算器120.1至120.k的绝对值计算电路120，用于计算累计电路118的每个积分器的绝对值；一个包括加法器122.1至122.k的加法电路122，用于将每个通道内预定数量的绝对值计算器输出量相加；一个比较控制器124，用于向累计电路118反馈一个用于选择在每个加法器所提供的差错信号中具有最小差错信号值的通道字的选择控制信号和一个用于将未选的累计电路的累计值预置为所选通道的累计电路值的控制信号，及用于向调制部件106输出一个控制信号以使预编码器106.1至106.k的初始值与所选通道的预编码器初始值重合；一个选择部件126，用于根据选择控制信号选择最接近于具有所需频率特性的道模式的通道字；以及一个记录部件128，用于记录由选择部件126选择的通道字。此处元件112、114、118、120、122和124组成一个控制信号发生部件125。此外，绝对值计算器120.1至120.k可组成一个平方电路。
当图6中所示数字信号记录器记录通道字向该通道字由于将m位作为前缀放置于n位信息字单元之前而具有所需频率分量时，图6中所示记录器的操作用一个24/25调制的例子进行解释，参照图7至10其中m是24、n是1及Cd是5。
参照图6，P/P转换部件102将并行地输入的8位数字数据转换为并行24位的信息字输出。
信号***部件104将“0”位或“1”位***并行输入的24位信息字内。
图7是在“0”位***信息字的状态下位***器104.1、预编码器106.1和P/S转换器108.1的详细框图。
参照图7，“0”位***器104.1包括25个锁存器104.a至104.y，用于根据装载信号和***时钟将“0”位***锁存器104a，以便存入最高有效位并将自P/P转换部件102输出端并行地输出的24位信息字输入至余下的锁存器104.b至104.y。
图7中所示预编码器106.1的异或门(XOR)106.a至106.y的第一输入端分别接至“0”位***器104.1的锁存器104.a至104.y输出端。XOR 106.a至106.b的第二输入端分别接至锁存器106.3和106.4的输出端，而XOR 106.c至106.y分别接至XOR 106.a至106.w的输出端。XOR 106.x和106.y的输出端分别接至锁存器106.4和106.3的输入端。具有此类结构的预编码器的操作解释如下。
前一个25位的通道字的第二最低有效位和现有25位通道字的最高有效位(此处***“0”位)输入至XOR门106.a。前一个25位通道字的最低有效位和一位(此处为输入数据的第一位)，即现有25位通道字的第二最高有效位输入至XOR门106.b。XOR门106.a的输出量和输入数据的第二位输入至XOR门106.c，及XOR门106.b的输出量和输入数据的第三位输入至XOR门106.d。XOR门106.e至106.y按同样方式将25位通道字的剩余数据预编码。所有XOR门106.a至106.y的数据是自预编码器106.1并行地输出的25位通道字(即所谓“调制数据”者)。
图7中所示P/S转换器108.1根据时钟信号和装载信号接收每个XOR门106.a至106.y的输出量，并输出一个25位串行通道字。此处P/S转换器108.1包括25个锁存器108.a至108.y。
时间补偿部件110的延迟装置110.1至110.k的延迟对控制信号发生部件125产生控制信号所需时间进行补偿。
第二信号转换部件112的每个P/P转换器将由调制部件106以并行形式输出的25位通道字按5位单元划分并将结果并行地输出。自每个P/P转换器输出的5位数据成为每个通道LUT的低地址。
每个通道的LUT具有如图8A至8C中所示结构的三个LUT。如图8A中所示，每个通道的第一LUT包括3个有效数据区，用于存放根据每个模式形成所需尖峰用的数据。
也即，在F0模式中靠近零赫(DC分量)处具有缺口而不带DC分量的数据存放于第一LUT的第一数据区中，在F1模式的频率f1处具有所需尖峰而不带DC分量的数据存放于第二数据区中，及在F2模式的频率f2处具有所需尖峰而不带DC分量的数据存放于第三数据区中。
例如，为在频率f1处具有所需尖峰同时不带DC分量，如图9A中所示，频率为f1(此处f1＝90T和T＝1/fb，其中fb是位频率)和具有“0”偏移信号的三角波信号自25位的累计通道字中减去或加至累计通道字上。图4中，当在积分器31中累计25位通道字后自累计的25位通道字中减去三角波因而在频率f1处形成的所需尖峰时，在本发明的图6中，由于积分器118.1位于LUT114.1后端，通过将三角波信号(参照图9A)微分而得的方波信号(参照图9B)应自P/P转换器112.1所提供的通道字中减去，以便得到与以上相同的结果。在此时，三角波发生器32和加法器33的结构对应于第一LUT的第二数据区。
相应地，偏移信号为“0”及根据***时钟在一周期内将方波信号采样90次，从而将采样结果按频率f1和25位通道字的公约数，也即5个采样单元，加以划分，以便对应于方波产生18个地址(“00000”至“10010”)。
分别将对应于所产生的18个地址的5位方波自32个数据即自“00000”至“11111”的数据中减去而获得的结果值存放于图10中所示第一LUT的第二数据区中，该32个数据能由将第二信号转换部件112所提供的5位通道字的串行数据流(参照图9C)划分而得的5位通道字所表达。
如图8B中所示，每个通道的第二LUT包括三个有效数据区，用于存放根据每个道模式形成所需缺口的数据。
也即，在F0模式的频率f2处具有所需缺口的数据存放于第二LUT的第一数据区中，在F1模式的频率f2处具有所需缺口的数据存放于第二数据区中，及在F2模式的频率f1处具有所需缺口的数据存放于第三数据区中。
例如，为了在F1模式的频率f2处具有所需缺口，通过将频率都为f2(此处为60T)的正弦波***函数和余弦波***函数分别乘以25位通道字所得值的和数应存放于图9C中所示第二LUT的第二数据区中。图4中所示正弦波发生器35、余弦波发生器39和乘法器36和40的结构对应于第二LUT的第二数据区。
一个周期的在弦波***函数(参照图9C)和余弦波***函数分别采样60次并按频率f2和25位通道字的公约数即5个采样单元将所采样的正弦波***函数加以划分。从而产生12个地址(“00000”至“01011”)。
分别将每个对应于所产生的12个地址的5位正弦波***函数数据乘以可由5位通道字表达的32个数据所得的值与分别将每个对应于所产生的12个地址的5位余弦波***函数数据乘以可由5位通道字表达的32个数据所得的值的和数存放于LUT的第二区中。
如图8C中所示，每个通道的第三LUT包括6个有效数据区，也即，3个数据区用于在方波信号为正值时存放根据每个道模式在尖峰频率两侧都形成凹陷的数据及3个数据区用于方波信号为负值的情况。
具体说，在F0模式中频率f1处具有所需缺口的数据存放于第三LUT的第一和第四区中，在F1模式中具有尖峰的频率f1的两侧都有凹陷的数据存放于第二和第五数据区中以及在F2模式中具有尖峰的频率f2的两侧都有凹陷的数据存放于第三和第六数据区中。
例如，如图9B中所示，为在F1模式的频率f1的两则都具有凹陷，将频率为f1(此处为90T)的方波信号自25位通道字中减去或与该通道字加上后的所减值(或所加值)乘以频率都是f1的正弦波和余弦波***函数所得值的和数应存放于第三LUT的第一和第四数据区中。图4中所示方波发生器43，减法器44，正弦波发生器45，乘法器46和50和余弦波发生器49的结构对应于第三LUT第二和第四数据区。
如果当方波信号(参照图9B)为正值时，频率都为60T的正弦波和余弦波***函数按每个频率f1的公约数即5个采样单元划分的话，则产生9个地址(“00000”至“01000”)，如果当方波信号(参照图9B)为负值时，频率都为60T的正弦波和余弦波***函数按5个采样单元划分的话，则产生9个地址(“01001”至“10010”)。
当方波信号为正值时，分别将每个对应于所产生的9个地址的5位正弦波***函数和余弦波***函数数据乘以可由5位相应通道字表达的32个数据所得的值的和数存放于第三LUT的第二数据区中，当方波信号为负值时同样的和数存放于第三LUT的第五数据区中。
因此，根据由每个P/P转换器提供的5位通道字的道模式将谱计算所得结果值存放于每个通道的3个LUT中。
当道模式包括每通道3个LUT以便获得在本发明实施例的图5中所示频率特性时，道模式可包括每通道2个LUT，以便获得图2A至2C中所示频率特性，以及可交替使用。
在地址控制器116中，用于显示所提供的方波信号为正信号或负信号的一位(最高有效地址)只提供给第三LUT，用于显示F0、F1和F2模式的两位(第二最高有效地址)对每个LUT的数据区都有存取，及5位地址(第三最高有效地址)连同由P/P转换器所提供的5位通道字对存放于对应于每个数据区的地址中的谱数据都有存取。
其低5位(即通道字)由相应的P/P转换器提供和其高7位由地址控制器116提供的12位地址送至第一和第二LUT(图8A和8B)，及其低5位(即通道字)由相应的P/P转换器提供和其高8位由地址控制器116提供的13位地址送至第三LUT(图8C)。
根据地址信号预存放于LUT中的每个道模式所对应的5位单元的谱的结果值被读出并输入至连至每个LUT的螺计电路118的积分器。此处每个积分器将5位单元的谱的结果值累计起来，以便累计对应于25位通道字的谱的结果值。本发明不再需要图4的码对算术值映象器30。
每个积分器的累计值的绝对值在连至每个积分器的绝对值计算电路120的绝对值计算器中进行计算。加法电路122的每个加法器将每个通道的3个绝对值计算器的输出量相加并将被加值作为差错信号输出。
比较控制器124产生用于选择在由加法电路122所提供差错信号中具有最小差错信号值的通道字的选择控制信号并产生控制信号以便将未选通道的积分器值预设置为所选通道的积分器值。还有，比较控制器124将控制信号输出至每个预编码器以使预编码器的初始值彼此重合。就是说，未选通道的预编码器的初始值由所选通道的预编码器的初始值所替代。
选择部件126根据选择控制信号选择前缀为“0”位的25位通道字或前缀为“1”位的25位通道字。由选择部件126选择的通道字通过记录部件128记录在数字录像带上或通过传送途径传送。
相应地，由于本发明的数字信号记录器按一个公约数(Cd)划分通道字并按每一(n＋m)位的时钟周期并行地计算所划分的通道字以选择具有所需频率特性的通道字，在对应于n＋m－Cd的时间内，根据道模式从相应查找表读出利用公约数(Cd)位单元预计算的谱的结果值，从而分析频率特性，因此产生用于在分析结果的基础上选择具有所需频率特性的通道字的选择控制信号，以及所选通道的积分器中累计的值预设置为未选通道的积分器的值，因而能够对(n＋m)位通道字进行实时处理。
如上面所充分描述的，本发明的数字信号记录器对(n＋m)位通道字进行处理，该通道字中m位并行地前缀于n位信息字之前，从而在输入下一个(n＋m)位通道字之前产生用于选择具有所需频率特性的通道的选择控制信号。因此，能实时地处理(n＋m)位通道字以供记录之用。
此外，本发明的数字信号记录器并行地将(n＋m)位通道字划分以便用LUT根据按所划分的通道字单元的道模式将谱的结果值预存储，从而产生用于选择具有所需谱的通道字的选择控制信号，因此可减少硬件。

Claims (12)

1.一种用于将n位信息字转换为n＋m位通道字以便将所转换的通道字作为数字信息记录在磁记录媒体的信息道上的数字信号记录器，所述数字信号记录器包括：
一个输入端口，用于并行地接收所述n位信息字；
编码装置用于将m位***并行地输入的所述n位输入信息字中，以便将所述信息字转换为至少两个n＋m位通道字，及用于输出所转换的通道字；
时分多路转换装置，用于按预定数量的位单元将所述所转换通道字划分，因而将每个所划分通道字作为所划分的并行通道字输出；
控制信号发生装置，用于事先根据预定道模式并对应于所划分的并行通道字存储谱数据，使用所存储的谱数据对由所述时分多路转换装置并行地提供的每个通道的所划分的并行通道字的频率特性进行分析，及产生一个用于根据所分析的谱选择具有所需频率特性的所述通道字的选择控制信号；以及
记录装置，用于根据所述选择控制信号自多个由所述编码装置所提供的n＋m位通道字中选择一个通道字及将所选通道字作为串行通道字记录在磁记录媒体的信息道上。
2.根据权利要求1的数字信号记录器，其中所述控制信号发生装置包括：
每个通道用的预定数量的存储器，用于根据对应于所有能由所述所划分的并行通道字表达的数据的所述道模式将谱数据存储；
一个地址控制器，用于产生一个地址信号，以便根据所述道模式读出存放于所述存储器内的所需谱数据；
每个通道用的预定数量的累计电路，用于按n＋m位单元将自所述存储器读出的所述谱数据加以累计；
每个通道用的预定数量的绝对值计算电路，用于获得在所述累计电路中累计的值的绝对值；
每个通道用的一个加法电路，用于将所述绝对值计算电路的输出量相加；以及
一个比较控制器，用于输出一个用于通过将每个通道的所述加法电路输出量相互比较而选择具有最小输出值的通道字的选择控制信号及用于将一个用于将未选的累计电路的累计值预设置为所选通道的累计电路的值的控制信号反馈至每个通道的所述累计电路。
3.根据权利要求2的数字信号记录器，其中所述存储器包括一些LUT，所述LUT包括，对应于道模式的数量的数据区，而所述数据区内存放用于根据所述道模式形成尖峰而不带DC分量的数据。
4.根据权利要求2的数字信号记录器，其中所述存储器包括一些LUT，所述LUT包括其中存放用于根据所述道模式形成缺口的数据的数据区。
5.根据权利要求2的数字信号记录器，其中所述存储器包括一些LUT，所述LUT包括其中存放用于根据所述道模式在尖峰两侧都形成凹陷的数据的数据区。
6.根据权利要求2的数字信号记录器，其中所述存储器包括：
一个包括数据区的第一LUT，在所述数据区内存放用于根据所述道模式形成尖峰而不带DC分量的数据；
一个包括数据区的第二LUT，在所述数据区内存放用于根据每个通道的所述道模式形成缺口的数据；以及
一个包括数据区的第三LUT，在所述数据区内存放用于根据所述道模式在所述尖峰两侧都形成凹陷的数据。
7.根据权利要求2的数字信号记录器，其中所述时分多路转换装置时分用的所述预定数是所述n＋m位通道字的周期与根据所述道模式待控制的谱能周期的公约数，以及其中所述谱能周期是正数乘以***时钟周期。
8.根据权利要求7的数字信号记录器，其中m为1，n为24及公约数为5。
9.根据权利要求7的数字信号记录器，其中每个通道的所述存储器接收由所述时分多路转换装置提供的用作低地址的并行的所划分的通道字及接收由所述地址控制器提供的用作高地址的地址，以便接照所述高和低地址读出对应于所述谱能的谱数据。
10.一种用于将n位信息字转换为n＋m位通道字以便将所转换的通道字作为数字信息记录在磁记录媒体的信息道上的数字信号记录器，所述数字信号记录器包括：
一个输入端口，用于并行地接收所述n位信息字；
编码装置，用于将m位***并行地输入的所述n位输入信息字，以便将所述信息字转换为至少两个n＋m位通道字，及用于输出所转换的通道字；
时分多路转换装置，用于按照对应于n＋m位通道字周期与根据预定道模式进行控制的谱能周期的公约数的位单元将所述所转换通道字加以划分，从而将所划分的每个通道字作为所划分并行通道字输出；
每个通道用的存储装置，用于将根据对应于所有能由所述所划分的并行通道字表达的数据的所述道模式进行控制的所述谱能的谱数据存储起来；
地址控制装置，用于控制地址，以便根据所述道模式自所述存储装置读出对应于由所述时分多路转换装置所提供的每个通道的所划分并行通道字的谱数据；
每个通道用的累计装置，用于将按n＋m位的通道字单元自所述存储装置中读出的谱数据累计起来；
比较控制装置，用于将每个通道的所述累计装置的结果值互相进行比较，以便在比较结果的基础上产生一个用于选择具有所需频率特性的通道字的选择控制信号及向所述累计装置反馈一个用于将未选的累计装置的累计值预设置为所选通道的累计装置的值的控制信号；以及
记录装置，用于根据所述选择控制信号在多个由所述编码装置所提供的n＋m位通道字中选择一个通道字及将所选通道字作为一个串行通道字记录在磁记录媒体的信息道上。
11.根据权利要求10的数字信号记录器，其中每个通道用的所述存储装置包括：
一个包括数据区的第一LUT，在所述数据区内存放用于根据所述道模式形成尖峰而不带DC分量的数据；
一个包括其中存放用于根据所述道模式形成缺口的数据的数据区的第二LUT；以及
一个包括其中存放用于根据所述道模式在所述尖峰两侧都形成凹陷的数据的数据区的第三LUT。
12.根据权利要求10的数字信号记录器，其中所述谱能周期是正数乘以***时钟周期。
CN96105462A 1995-05-29 1996-04-25 数字信号记录器 Expired - Fee Related CN1069991C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR13687/95 1995-05-29
KR1019950013687A KR0155824B1 (ko) 1995-05-29 1995-05-29 디지탈신호 기록장치
KR13687/1995 1995-05-29

Publications (2)

Publication Number Publication Date
CN1139272A true CN1139272A (zh) 1997-01-01
CN1069991C CN1069991C (zh) 2001-08-22

Family

ID=19415751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96105462A Expired - Fee Related CN1069991C (zh) 1995-05-29 1996-04-25 数字信号记录器

Country Status (6)

Country Link
US (1) US5852529A (zh)
EP (1) EP0745993B1 (zh)
JP (1) JP2977152B2 (zh)
KR (1) KR0155824B1 (zh)
CN (1) CN1069991C (zh)
DE (1) DE69614762T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892890B (zh) * 2005-07-05 2011-07-06 三星电子株式会社 数据输入和数据输出控制装置和方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931968A (en) 1996-02-09 1999-08-03 Overland Data, Inc. Digital data recording channel
US6411131B1 (en) 1997-06-25 2002-06-25 Sun Microsystems, Inc. Method for differentiating a differential voltage signal using current based differentiation
BR9906479B1 (pt) * 1998-06-05 2013-01-22 dispositivo de codificaÇço de canal, e, processo de codificaÇço de canal.
US6597526B1 (en) * 1998-08-14 2003-07-22 Overland Storage, Inc. Magnetic tape drive apparatus including a variable rate encoder
US6642796B2 (en) * 2002-02-15 2003-11-04 Radiodetection Limited Digital phase-quadrature oscillator
US7742250B2 (en) * 2007-01-12 2010-06-22 Seagate Technology Llc Spectral analysis of a position error signal
US20110092741A1 (en) 2009-10-19 2011-04-21 Fazio Michael J Process for preparing a 1,2-ethylenediamine or 1,2-propylenediamine

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755889A (en) * 1983-04-19 1988-07-05 Compusonics Video Corporation Audio and video digital recording and playback system
NL8402444A (nl) * 1984-01-20 1986-03-03 Philips Nv Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.
NL8402445A (nl) * 1984-01-20 1985-08-16 Philips Nv Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze.
US4968985A (en) * 1988-06-06 1990-11-06 Digital Equipment Corporation Data demodulation system
DE69130817T2 (de) * 1990-08-18 1999-10-21 Mitsubishi Denki K.K., Tokio/Tokyo Datenumsetzungsverfahren und Verfahren zur Bildung von Pilotsignalen mit diesem Verfahren
NL9002772A (nl) 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
NL9002070A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
TW219416B (zh) * 1992-03-10 1994-01-21 Sony Co Ltd
DE4319389C3 (de) * 1992-06-09 1999-11-25 Mitsubishi Electric Corp Anordnung zum Einfügen einer Frequenzkomponente zu eingegebenen n-Bit-Daten
JP3271210B2 (ja) * 1993-05-11 2002-04-02 ソニー株式会社 回転ヘッド型磁気記録再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892890B (zh) * 2005-07-05 2011-07-06 三星电子株式会社 数据输入和数据输出控制装置和方法

Also Published As

Publication number Publication date
JPH0955040A (ja) 1997-02-25
EP0745993A2 (en) 1996-12-04
KR960042675A (ko) 1996-12-21
KR0155824B1 (ko) 1998-12-15
EP0745993B1 (en) 2001-08-29
US5852529A (en) 1998-12-22
DE69614762D1 (de) 2001-10-04
EP0745993A3 (en) 1999-01-07
DE69614762T2 (de) 2002-07-04
CN1069991C (zh) 2001-08-22
JP2977152B2 (ja) 1999-11-10

Similar Documents

Publication Publication Date Title
CN1069991C (zh) 数字信号记录器
CN1104694C (zh) 生成正弦/余弦函数的方法及使用该方法的装置
Sanders Communication efficiency comparison of several communication systems
EP0277395B1 (en) Method of transmitting information by means of code signals, information transmission system for carrying out the method, and transmitting and receiving apparatus for use in the transmission system
CN1070327C (zh) π/4移位差分编码四相移相键控调制器
CN105635014A (zh) 基于查表法的cpm调制数字化实现方法及数字化cpm调制模块
CN1080919C (zh) 数字信号记录设备
CN103001644B (zh) 提供任意输入取样及输出调制频率的数字信号调制装置及数字信号调制方法
US5864492A (en) Randomized digital waveshape samples from a look up table
CN1045902A (zh) 波形发生器
CN103999372B (zh) 用于红外线耳机接口信号的fm调制的数字技术
CN1148002C (zh) 序列产生器、直接调制器和为频率合成器产生序列的方法
KR930002136B1 (ko) 정보 전송 방법 및 엔코딩, 디코딩 장치
CN1588932A (zh) 等幅的高频带利用率的信息调制与解调方法
Kumar Department of Electronics and Communication Engineering
CN1285685A (zh) 复数调制器载波信号发生器
CN1207862C (zh) 提高同步检波中的载波再生能力的分集装置
CN1284228A (zh) 窄频谱并且包络基本恒定的数字信号的调制
CN1207621A (zh) 调制器
Divsalar et al. Multiple trellis coded modulation (MTCM)
Deffebach et al. A survey of digital baseband signaling techniques
CN1236110A (zh) 线性调频信号源
SU1099407A1 (ru) Цифровой формирователь сигнала с линейной частотной модул цией
SU742944A1 (ru) Цифровой преобразователь координат
JP2578754B2 (ja) デイジタルデ−タ記録方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010822

Termination date: 20100425