KR0155622B1 - 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기 - Google Patents

가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기 Download PDF

Info

Publication number
KR0155622B1
KR0155622B1 KR1019950010740A KR19950010740A KR0155622B1 KR 0155622 B1 KR0155622 B1 KR 0155622B1 KR 1019950010740 A KR1019950010740 A KR 1019950010740A KR 19950010740 A KR19950010740 A KR 19950010740A KR 0155622 B1 KR0155622 B1 KR 0155622B1
Authority
KR
South Korea
Prior art keywords
digital converter
analog
amplifier
delta
sigma analog
Prior art date
Application number
KR1019950010740A
Other languages
English (en)
Other versions
KR960043544A (ko
Inventor
정덕균
김대정
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950010740A priority Critical patent/KR0155622B1/ko
Priority to JP7321509A priority patent/JP2813565B2/ja
Priority to US08/641,935 priority patent/US5821890A/en
Publication of KR960043544A publication Critical patent/KR960043544A/ko
Application granted granted Critical
Publication of KR0155622B1 publication Critical patent/KR0155622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기로서, 아날로그 입력신호가 입력되고, 제 1 및 제 2 기준전압에 따라 동작하며, 아날로그 입력신호를 증폭기켜서 출력하는 증폭기로 이루어지는 변환부와, 신호 전압을 저장하는 충전소자와, 입력신호와 충전소자를 연결하고 충전소자에 저장된 충전전압과 증폭기를 연결하는 다수개의 스위치와, 증폭기의 출력신호가 기설정된 레벨 이상으로 상승하면 하이레벨 출력신호를 발생시키고 증폭기의 출력신호가 기설정된 레벨 이하로 하강하면 로우레벨 출력신호를 발생시키는 비교기를 포함하여 이루어지는 델타-시그마 아날로그-디지탈 변환부와; 기준전압에 양단이 연결되고, 다수의 저항의 각 연결점에서 스위치를 통하여 기준전압보다 1/N로 감쇄된 전압을 발생시키는 AGC 조정부를 포함하여 이루어진다. 이와 같은 본 발명은 아날로그 프론트 엔드에 필요한 AGC단을 델타시그마 아날로그-디지탈 변환기에 내재시킴으로써, 종래에 AGC단을 따로이 구성하는 것에 비하여 하드웨어 크기를 감소시킬 뿐 아니라, 정밀한 캐패시터 공정이 요구되지 않으므로 제조 공정이 단순해진다. 또한 기존의 AGC단에서는 수동소자의 미스매치에 의해 해상도가 제한되며 다음 단의 아날로그-디지탈 변환기의 최대 해상도를 제한하는 원인이 되었지만, 본 발명에서는 델타시그마 아날로그-디지탈 변환기의 고유한 특성을 이용하여 등가적인 AGC의 효과를 얻음으로써 하드웨어 크기 감소와 공정의 단순화, 해상도 개선의 효과를 제공한다.

Description

가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기
제1도는 본 발명의 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기의 블록도.
제2도는 본 발명의 델타시그마 아날로그 디지탈 변환부의 일례인 회로도.
제3도는 본 발명의 AGC 조정부의 일레인 레지스터 네트워크의 회로도.
제4도는 제2도의 델타시그마 아날로그 디지탈 변환부를 동작시키는 클럭 파형도.
본 발명은 델타시그마 아날로그-디지탈 변환기에 관한 것이다. 특히 10비트 이상의 해상도를 요구하는 아날로그 프론트 엔드(Analog Front End)에 사용될 수 있도록 자동이득조정(AGC)기능을 가진 델타시그마 아날로그-디지탈 변환기(△∑ A/D MODULATOR)에 관한 것이다.
팩스 모뎀에서 사용되는 아날로그 프론트 엔드(아날로그 입력단)에는 전화선을 통하여 입력되는 아날로그 입력신호를 디지탈 시그널 프로세서(DSP)가 처리할 수 있도록 하기 위하여 필터를 거친 아날로그 신호가 전화선을 통하여 전달되는 과정에서 발생한 신호의 감쇄를 AGC 회로를 통하여 보상한 다음 디지탈신호로 바꾸어 준다.
즉 아날로그 입력신호는 필터링 →자동이득조정→아날로그-디지탈 변환의 단계를 거친다. 이러한 기능을 수행하기 위하여 필터회로, 자동이득조정회로, 및 아날로그-디지탈 변화기가 필요하다. 팩스모뎀에 관한 종래의 기술로는 CHENG-CHUNG SHIH, ET. AL. 의 논문 A CMOS 5-V ANALOG FRONT END FOR 9600-BIT/S FACSIMILE MODEMS, (IEEE Journal of SOLID-STATE CIRCUITS, VOL. SC-22, PP.990-995, DEC. 1987)에 잘 설명되어 있다.
종래의 디지탈신호를 아날로그 신호로 변환하여 전화선을 통하여 전송하는 모뎀에서는 필터에 일반적으로 밴드 패스 필터가 사용되고, AGC 회로에는 입력되는 신호를 캐패시터에 신호전하로서 저장하였다가 그 전하를 크기가 다른 캐패시터에 재분포시킴으로서 출력되는 전압의 크기를 캐패시턴스의 크기 비율로서 조절하는 방식의 캐패시터 절환방식의 AGC 회로를 사용하였다. 그리고 아날로그 디지탈 변환기로는 전하재분배형 변환기나 델타시그마 변환기를 사용한다.
이러한 종래 기술의 캐패시터 절환방식의 AGC 회로는 캐패시터들간의 결합 허용 한계에 따라 해상도가 결정된다. 그 해상도는 표준 CMOS 공정의 경우 10비트를 넘기 어렵다. 따라서 다음단인 아날로그-디지탈 변환기의 해상도는 10비트 이내로 제한 된다.
AGC 회로 자체도 정밀한 캐패시터 공정이 필요하며 증폭기의 옵셋 오차를 보정하기 위한 오토제로 기술을 도입해야 하는 등, 하드웨어적인 어려움이 많았다.
따라서, 본 발명은 별도의 가변 이득단을 구비할 때 발생하는 문제들을 해결하기 위하여, 출력신호를 이용하여 되먹임 신호의 크기를 조정함으로써 이득을 가변시킬 수 있는 가변 이득단을 자체적으로 구비한 델타시그마 아날로그-디지탈 변환기를 제공하는 데 그 목적이 있다.
이와 같은 목적은 본 발명은 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기로서, 아날로그 입력신호가 입력되고, 제 1 및 제 2 기준전압에 따라 동작하며, 아날로그 입력신호를 증폭기켜서 출력하는 증폭기로 이루어지는 변환부와, 신호 전압을 저장하는 충전소자와, 입력신호와 충전소자를 연결하고 충전소자에 저장된 충전전압과 증폭기를 연결하는 다수개의 스위치와, 증폭기의 출력신호가 기설정된 레벨 이상으로 상승하면 하이레벨 출력신호를 발생시키고 증폭기의 출력신호가 기설정된 레벨 이하로 하강하면 로우레벨 출력신호를 발생시키는 비교기를 포함하여 이루어지는 델타-시그마 아날로그-디지탈 변환부와; 기준전압에 양단이 연결되고, 다수의 저항의 각 연결점에서 스위치를 통하여 기준전압보다 1/N로 감쇄된 전압을 발생시키는 AGC 조정부를 포함하여 이루어진다.
증폭기는 차동연산증폭기를 2단으로 사용하면 좋고, AGC 조정부의 저항들을 저항치가 R과 2R인 두종류의 저항들을 사다리형으로 연결하여 네트워크를 형성한 것을 사용하고 각종 스위치들을 NMOS 트랜지스터를 사용하여 가변 이득단을 내재한 델타시그마 아날로그-디지탈 변환기를 실현하면 좋다.
제1도 내지 제5도를 참조하면서 본 발명의 가변 이득단을 내재한 델타시그마 아날로그-디지탈 변환기의 일 실시예의 구성과 동작을 설명한다.
제1도는 본 발명의 델타시그마 아날로그-디지탈 변환기가 연결된 팩스 모뎀의 아날로그 프론트 엔드의 일부를 도시한 블록도이다.
본 발명의 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기는 델타시그마 아날로그-디지탈 변환부(70)와 AGC 조정부(60)로 이루어진다.
아날로그 입력신호가 안티알리아싱 필터(ANTIALIASING FILTER)(10)를 거쳐서 델타시그마 아날로그-디지탈 변환기(20)에 입력되고, 델타시그마 아날로그-디지탈 변환기(20)에서 클럭발생기(40)의 클럭에 따라 1비트 디지탈신호로 변환된 후 데시메이션 필터(Decimation Filter)(30)를 통하여 12비트 병렬 디지탈신호로 출력된다. 델타시그마 아날로그-디지탈 변환기(20)는 저항 블럭으로 된 AGC 조정부(60)와 델타시그마 아날로그-디지탈 변환부(70)로 구성되며 AGC 조정부(60)에는 기준전압발생기(50)의 기준전압이 인가된다.
제2도는 본 발명의 델타시그마 아날로그-디지탈 변환부(70)의 일예를 보인 회로도인데, 이는 2nd-order 델타시그마 아날로그-디지탈 변환기로서 2개의 차동연산증폭기(DIFFERENTIAL OPERATIONAL AMPLIFIER)(21,22)와 샘플링(SAMPLING)용 캐패시터(C11,C12,C21,C22) 및 다수의 MOS 트랜지스터 스위치들로서 구성되며, 마지막 단은 1비트 디지탈신호 Q,/Q를 발생하는 비교기(1 BIT QUANTIZER)(23)로 된다. 전체적인 이득 조절을 위해서 되먹임 단 REF+ 및 REF-에 제3도에 도시된 바와 같은 다수의 스위치와 R과 2R의 저항 네트워크(RESISTOR NETWORK)가 첨가된다.
제2도의 델타시그마 아날로그-디지탈 변환부는 2nd-order 델타시그마 잡음 정형 부호기(NOISE SHAPING CODER)로서 아날로그 입력신호 Vin+와 Vin-를 입력받아 신호 성분과 정형된 양자화 잡음이 섞인 디지탈 출력신호 Q, /Q(/는 바아를 표시한다)를 발생시킨다. Q,/Q는 1비트의 디지탈 신호로 되어 다음단인 데시메이션 필터(30)에 보내진다.
이 Q,/Q는 저항 네트워크의 출력전압인 REF+, REF-를 입력측에 필요한 타이밍에 따라 연결하여 주는 스위치를 제어하므로서 결국 디지탈 출력신호에 비례하는 크기의 아날로그 신호로서 입력 캐패시터(C11, C12, C21, C22)에 되먹임 된다.
저항 네트워크의 양단에는 기준전압 RS+와 RS-가 연결되어 항상 기준전압이 공급되고 있으며, 이 기준전압(RS+, RS-)은 각 스위치를 닫을 때마다 0.5배 만큼씩 증감되어 REF+, REF- 전압으로서 나타난다. 일례로 REF+ 및 REF-가 0.5배가 되었다면, 이는 증폭기의 출력신호의 크기를 2배로 키우는 효과가 발생하여 6 데시벨(DB)만큼의 증가된 증폭율을 얻는다.
DSP는 아날로그 입력신호의 감도를 측정하여 AGC의 크기를 적절하게 조정하는 역할을 하는 바, 기준전압(RS+, RS-)은 DSP로부터의 제어신호에 의하여 각 스위치 (S0+, S1+, S2+, S3+, ····S7+, S8+ 및 S0-, S1-, S3-,····S7-, S8-)가 온 또는 오프됨으로써 소정 레벨의 REF+ 및 REF- 전압으로 되어 출력된다. 즉, 이 경우에는 N=28까지 가능하므로 8비트 AGC단이 내재된 것과 같다.
전체적인 동작을 제4도의 클럭 타이밍도를 참조하여 설명한다. 여기서 CK1과 CK2는 각각 CK3와 CK4의 약간 지연된(DELAYED)클럭으로서 클록 스큐(CLOCK SKEW)에 의한 스위칭 오차를 최소화한다.
제 1 단계로 CK3과 CK1이 하이로 되고 CK4와 CK2가 로우로 되어 CK1과 CK3이 연결된 트랜지스터가 온되고 CK2 및 CK4가 연결된 트랜지스터가 오프되면, 아날로그 입력신호 Vin+와 Vin-가 캐패시터 C11 및 C12에 각각 충전됨과 동시에 차동연산증폭기(21)의 출력이 캐패시터 C21 및 C22에 각각 충전된다. 캐패시터 C21 및 C22에는 이전 사이클 동안에 차동연산증폭기(21)에서 출력된 전압이 충전되어 있다.
이어서 제 2 단계에 CK3과 CK1이 로우로 되고 CK4와 CK2가 하이로 되어, CK1과 CK3이 연결된 트랜지스터가 오프 되고 CK2 및 CK4가 연결된 트랜지스터가 온 되어, 아날로그 입력신호 Vin+와 Vin-가 캐패시터 C11 및 C12와 차단되고 C11과 C12에 충전되어 있는 전하가 차동연산증폭기(21)의 입력 +와 -에 각각 입력됨과 동시에, 차동연산증폭기(21)의 +출력과 -출력이 캐패시터 C21 및 C22와 차단되고 C21과 C22에 충전되어 있는 전하가 차동연산증폭기(22)의 +입력과 -입력에 각각 입력된다.
비교기(23)는 차동연산증폭기(22)의 +출력과 -출력을 받아서 일정한 전압치와 비교하여 Q와 /Q를 출력한다.
이 출력 Q와 /Q는 이에 연결된 트랜지스터를 각각 온 또는 오프시켜서 충전용 캐패시터(C11, C12, C21, C22)의 입력측 단자에 소정의 크기로 조정된 기준전압 REF+ 또는 REF-가 가해지도록 연결하는 역할을 한다. 그래서 REF+ 또는 REF- 전압이 Q, /Q에 의하여 제 2 단계에서 캐패시터의 입력측 단자에 연결되어 서로 합해져서 증폭기로 입력된다. 결국 출력 Q 및 /Q에 따라 기준전압이 입력에 되먹임된다.
따라서 클럭 펄스 타이밍에 따라 입력되는 아날로그 신호가 적분된 후 그 적분된 전압이 출력 전압과 합해져서 증폭되고 양자화된다. 즉 델타시그마 아날로그-디지탈 변환기능을 수행하게 된다.
REF+, REF-가 기준전압 RS의 1/N이 되면 이는 상대적으로 신호성분의 크기를 N배 만큼 크게 하는 효과가 되어 증폭률을 증가시키는 것이 되는데, 이 경우에는 N=28까지 가능하므로 결과적으로 8비트 AGC단이 내재된 것과 같다.

Claims (6)

  1. 가변이득단을 내재한 델타-시그마 아날로그-디지탈 변환기에 있어서, 아날로그 입력신호가 입력되고, 제 1 및 제 2 기준전압에 따라 동작하며, 상기 아날로그 입력신호를 증폭기켜서 출력하는 증폭기와, 신호 전압을 저장하는 충전소자와, 입력신호와 상기 충전소자를 연결하고 상기 충전소자에 저장된 충전전압과 상기 증폭기를 연결하는 다수개의 스위치와, 상기 증폭기의 출력신호가 기설정된 레벨 이상으로 상승하면 하이레벨 출력신호를 발생시키고 상기 증폭기의 출력신호가 기설정된 레벨 이하로 하강하면 로우레벨 출력신호를 발생시키는 비교기를 포함하여 이루어지는 델타-시그마 아날로그-디지탈 변환부와, 기준전압에 양단이 연결되고, 다수의 저항의 각 연결점에서 스위치를 통하여 기준전압보다 1/N로 감쇄된 전압을 발생시키는 AGC 조정부를 포함하여 이루어지는 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기.
  2. 제1항에 있어서, 상기 증폭기는 차동연산증폭기인 것을 특징으로 하는 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기.
  3. 제2항에 있어서, 상기 차동연산증폭기를 2단으로 사용하는 것을 특징으로 하는 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기.
  4. 제1항에 있어서, 상기 AGC 조정부는 저항치가 R과 2R인 두종류의 저항들을 사다리형으로 연결한 것이 특징인 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기.
  5. 제1항에 있어서, 상기 AGC 조정부는 저항들을 다수 직렬로 연결한 것이 특징인 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기.
  6. 제1항에 있어서, 상기 스위치들이 NMOS 트랜지스터인 것이 특징인 가변이득단을 내재한 델타시그마 아날로그-디지탈 변환기.
KR1019950010740A 1995-05-02 1995-05-02 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기 KR0155622B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950010740A KR0155622B1 (ko) 1995-05-02 1995-05-02 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기
JP7321509A JP2813565B2 (ja) 1995-05-02 1995-12-11 可変利得端を内蔵するデルタシグマアナログディジタル変換器
US08/641,935 US5821890A (en) 1995-05-02 1996-05-02 ΔΣ analog-to-digital converter having built-in variable-gain end

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010740A KR0155622B1 (ko) 1995-05-02 1995-05-02 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기

Publications (2)

Publication Number Publication Date
KR960043544A KR960043544A (ko) 1996-12-23
KR0155622B1 true KR0155622B1 (ko) 1998-12-15

Family

ID=19413587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010740A KR0155622B1 (ko) 1995-05-02 1995-05-02 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기

Country Status (3)

Country Link
US (1) US5821890A (ko)
JP (1) JP2813565B2 (ko)
KR (1) KR0155622B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445320B1 (en) 1919-11-27 2002-09-03 Yamaha Corporation A/D conversion apparatus
US6005500A (en) * 1997-06-06 1999-12-21 Rosemount, Inc. Transmitter with improved analog to digital converter
US6218972B1 (en) * 1997-09-11 2001-04-17 Rockwell Science Center, Inc. Tunable bandpass sigma-delta digital receiver
US6160859A (en) * 1998-10-19 2000-12-12 Motorola, Inc. Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using the same
US6456219B1 (en) 2000-02-22 2002-09-24 Texas Instruments Incorporated Analog-to-digital converter including two-wire interface circuit
US6614375B2 (en) * 2001-09-19 2003-09-02 Texas Instruments Incorporated Sigma-delta analog-to-digital converter having improved reference multiplexer
US6677876B1 (en) 2002-08-27 2004-01-13 Motorola, Inc. Differential sigma-delta DAC with dynamic spectral shaping
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
GB0614259D0 (en) * 2006-07-18 2006-08-30 Global Silicon Ltd A debouncing circuit
JP4809450B2 (ja) * 2009-02-26 2011-11-09 パナソニック株式会社 デルタシグマａｄ変調器
JP5198427B2 (ja) 2009-12-29 2013-05-15 ザインエレクトロニクス株式会社 シグマデルタ変調器
EP2498400A1 (en) * 2011-03-11 2012-09-12 Dialog Semiconductor GmbH A delta-sigma modulator approach to increased amplifier gain resolution
US10461771B2 (en) 2018-03-20 2019-10-29 Texas Instruments Incorporated Sigma-delta analog-to-digital converter with multiple counters

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461454A (en) * 1977-10-07 1979-05-17 Gen Electric Charge transfer type ad converter circuit
US4439756A (en) * 1982-01-20 1984-03-27 International Telephone And Telegraph Corporation Delta-Sigma modulator with switch capacitor implementation
BE899174A (nl) * 1984-03-16 1984-09-17 Bell Telephone Mfg Besturingsketen met terugkoppeling en met geschakelde schakelaars en sigma-delta modulator waarin deze wordt toegepast.
JPS62225084A (ja) * 1986-03-27 1987-10-03 Canon Inc 映像信号処理回路
JPS63262921A (ja) * 1987-04-20 1988-10-31 Nec Corp Ａ／ｄ変換回路
JPS63286024A (ja) * 1987-05-19 1988-11-22 Ricoh Co Ltd アナログ電圧のデジタル変換装置
JPH04114562A (ja) * 1990-09-05 1992-04-15 Canon Inc 画像読取装置
GB2252829B (en) * 1991-02-15 1994-10-19 Crystal Semiconductor Corp Method and apparatus for decreasing the interference and noise sensitivity of a ratiometric converter type of circuit
US5541599A (en) * 1993-06-30 1996-07-30 Crystal Semiconductor Corporation Data independent loading of a reference in a discrete time system
US5548833A (en) * 1994-06-03 1996-08-20 Transwitch Corporation Data independent automatic gain control circuit for telecommunication applications
US5581213A (en) * 1995-06-07 1996-12-03 Hughes Aircraft Company Variable gain amplifier circuit

Also Published As

Publication number Publication date
JPH08307275A (ja) 1996-11-22
US5821890A (en) 1998-10-13
KR960043544A (ko) 1996-12-23
JP2813565B2 (ja) 1998-10-22

Similar Documents

Publication Publication Date Title
US5055843A (en) Sigma delta modulator with distributed prefiltering and feedback
KR0155622B1 (ko) 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기
KR100276790B1 (ko) 개선된 신호음 제거 기능과 그 방법을 지닌 시그마-델타 변조기
EP0454406B1 (en) Multi-stage sigma-delta analog-to-digital converter
US7696910B2 (en) Dither circuit and analog digital converter having dither circuit
US7436338B2 (en) Current mode sigma-delta modulator
US5461381A (en) Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor
JPH05259910A (ja) Ｄ−ａコンバータ装置及びその較正方法
US7408494B2 (en) Continuous-time delta-sigma analog digital converter
JP3407871B2 (ja) アナログデジタル混在δς変調器
JP4662826B2 (ja) スイッチ制御回路、δς変調回路、及びδς変調型ａｄコンバータ
US6940438B2 (en) Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator
US6340945B1 (en) Analog/digital converter
US20010030621A1 (en) delta sigma Type A/D converter
US7443325B2 (en) Sigma-delta modulator
JPH04243326A (ja) オーバサンプリングｄ−ａ変換器
US5287106A (en) Circuit for PCM conversion of an analog signal, with improvement in gain-tracking
US6628217B1 (en) Signal scaling scheme for a delta sigma modulator
JP3113527B2 (ja) Ａ／ｄ変換器
CN217883396U (zh) 模拟数字转换器、芯片、及其电子设备
JP2874218B2 (ja) Ａ−ｄコンバータ
CN111490783B (zh) 三角积分模拟数字转换器
KR100828271B1 (ko) 스위치 제어 회로, δ∑ 변조 회로, 및 δ∑ 변조형 ａｄ컨버터
Kim et al. A single chip/spl Delta/-/spl Sigma/ADC with a built-in variable gain stage and DAC with a charge integrating subconverter for a 5 V 9600-b/s modem
CN118316454A (zh) 一种用于Delta-Sigma ADC量化器的带无源求和SAR***

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee