JPS62225084A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPS62225084A JPS62225084A JP61067268A JP6726886A JPS62225084A JP S62225084 A JPS62225084 A JP S62225084A JP 61067268 A JP61067268 A JP 61067268A JP 6726886 A JP6726886 A JP 6726886A JP S62225084 A JPS62225084 A JP S62225084A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- converter
- conversion
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 10
- 238000013139 quantization Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000010606 normalization Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、映像信号をへ／Ｄ変換する信号処理回路に関
するものである。
するものである。
［従来の技術］
昨今、一つの静止画像のアナログ映像信号をＡ／Ｄ変換
器によりデジタル映像信号に変換することが盛に行われ
ている。
器によりデジタル映像信号に変換することが盛に行われ
ている。
従来、この種の映像信号をＡ／Ｄ変換する信号処理回路
は第４図のように構成されていた。そして、第５図（Ａ
）〜（Ｃ）に、第４図の回路の動作説明図を示しである
。
は第４図のように構成されていた。そして、第５図（Ａ
）〜（Ｃ）に、第４図の回路の動作説明図を示しである
。
すなわち、第４図において、入力端子Ｔｌに入力された
アナログ映像信号は人力信号レベル検出回路２に供給さ
れ、ここで、その人力レベルの最大値が検出され、それ
に応じた基準電位ＶｒａｆがＶｒｅｆ発生回路３よりＡ
／Ｄ変換器１に出力される。
アナログ映像信号は人力信号レベル検出回路２に供給さ
れ、ここで、その人力レベルの最大値が検出され、それ
に応じた基準電位ＶｒａｆがＶｒｅｆ発生回路３よりＡ
／Ｄ変換器１に出力される。
第５図（Ａ）〜（Ｃ）は第４図の回路の動作説明図であ
り、第５図（八）は、この場合の入力信号と、その最大
値を基準電位Ｖｒａｆに設定したことを示している。
り、第５図（八）は、この場合の入力信号と、その最大
値を基準電位Ｖｒａｆに設定したことを示している。
そして、Ａ／Ｄ変換回路１は、人力映像信号に応じたＶ
ｒｅｆを最高値として入力映像信号をディジタルデータ
に変換して出力端子Ｔ２に出力する。
ｒｅｆを最高値として入力映像信号をディジタルデータ
に変換して出力端子Ｔ２に出力する。
ここでは、人力映像信号の最高値Ｖｒｅｆに設定しであ
るから、人力信号がＶｒｅｆを越えてしまうことがない
ので、情報の欠落を生じたり、入力信号レベルがＶｒｅ
ｆに比べて小さいために、量子化誤差による直線性が劣
化することはない。
るから、人力信号がＶｒｅｆを越えてしまうことがない
ので、情報の欠落を生じたり、入力信号レベルがＶｒｅ
ｆに比べて小さいために、量子化誤差による直線性が劣
化することはない。
しかし、この場合、人力信号レベル検出回路２は人力信
号レベルの最高値を検出するため、１点でも過大な尖頭
値や雑音電位があると、このとぎには、小信号入力レベ
ルにもかかわらず、高い電極のＶｒｅｆが設定され、信
号レベルは低い電位に集中して、量子化誤差による直線
性の劣化を招くという欠点があった。第５図（Ｂ）にそ
のときの人力信号レベルとＶｒａｆとの関係を示しであ
る。
号レベルの最高値を検出するため、１点でも過大な尖頭
値や雑音電位があると、このとぎには、小信号入力レベ
ルにもかかわらず、高い電極のＶｒｅｆが設定され、信
号レベルは低い電位に集中して、量子化誤差による直線
性の劣化を招くという欠点があった。第５図（Ｂ）にそ
のときの人力信号レベルとＶｒａｆとの関係を示しであ
る。
また、大きな映像信号人力でしかもコントラストの低い
信号の場合には、信号レベルが高い電位に集中してやは
り直線性の劣化を招くという欠点があった。第５図（Ｃ
） にこのときの人力信号レベルとＶｒａｆとの関係
を示しである。
信号の場合には、信号レベルが高い電位に集中してやは
り直線性の劣化を招くという欠点があった。第５図（Ｃ
） にこのときの人力信号レベルとＶｒａｆとの関係
を示しである。
［発明が解決しようとする問題点］
そこで、本発明の目的は、上述の如き従来技術の欠点を
除去し、人力映像信号の輝度分布から、最高閾値１（ｐ
（ハイライトポイント）と最低閾値Ｄｐ（ダークポイン
ト）とを、選択的に設定し、そのＨｐに応じてし、ｆを
設定し、ざらに或いはｏｐに応じて最低基準値Ｖｒｅｆ
ＯＮＤをそれぞれ設定し、人力映像信号レベルの高低
やコントラストの大小にかかわらずに、量子化誤差が少
なく、しかも直線性の良好なＡ／Ｄ変換を行う映像信号
処理回路を提供することにある。
除去し、人力映像信号の輝度分布から、最高閾値１（ｐ
（ハイライトポイント）と最低閾値Ｄｐ（ダークポイン
ト）とを、選択的に設定し、そのＨｐに応じてし、ｆを
設定し、ざらに或いはｏｐに応じて最低基準値Ｖｒｅｆ
ＯＮＤをそれぞれ設定し、人力映像信号レベルの高低
やコントラストの大小にかかわらずに、量子化誤差が少
なく、しかも直線性の良好なＡ／Ｄ変換を行う映像信号
処理回路を提供することにある。
［問題点を解決するための手段］
このような目的を達成するために、本発明に係る映像信
号処理回路では、入力映像信号の輝度開度分布を求め、
その分布における明るい部分の、つまり高レベル部分の
適切な発生確率の値に対応させて、最高基準値Ｖｒｅｆ
を制御する。
号処理回路では、入力映像信号の輝度開度分布を求め、
その分布における明るい部分の、つまり高レベル部分の
適切な発生確率の値に対応させて、最高基準値Ｖｒｅｆ
を制御する。
さらに必要があれば、その求められた分布における暗い
部分、つまり低レベル部分の適切な発生確率の値に対応
させて、Ｖｒａｆ ＧＮＤを設定する。
部分、つまり低レベル部分の適切な発生確率の値に対応
させて、Ｖｒａｆ ＧＮＤを設定する。
すなわち、本発明は、映像信号をＡ／Ｄ変換するＡ／Ｄ
変換手段と、へ／Ｄ変換手段からの出力を一時記憶する
記憶手段と、記憶手段からの映像信号を供給され、当該
映像信号のレベルの発生頻度分布を求める手段と、その
発生頻度分布のうちの所定の高レベルについての発生頻
度に応じた高レベル閾値を設定する手段と、高レベル閾
値に応じて前記Ａ／Ｄ変換手段におけるＡ／Ｄ変換の最
高基準値を制御する手段とを備えたことを特徴とする。
変換手段と、へ／Ｄ変換手段からの出力を一時記憶する
記憶手段と、記憶手段からの映像信号を供給され、当該
映像信号のレベルの発生頻度分布を求める手段と、その
発生頻度分布のうちの所定の高レベルについての発生頻
度に応じた高レベル閾値を設定する手段と、高レベル閾
値に応じて前記Ａ／Ｄ変換手段におけるＡ／Ｄ変換の最
高基準値を制御する手段とを備えたことを特徴とする。
［作 用］
従って、本発明を実施することにより、従来のように、
Ａ／Ｄ変換器の基準値を発生頻度の少ない高い尖頭値に
設定するようなことがなく、映像信号レベルに見合った
最高基準値Ｖｒｅｆおよび最低基準値Ｖｒｅｆ ＧＮＤ
を設定することができ、情報の欠落を生ずることなく、
直線性の極めてすぐれたＡ／Ｄ変換を行うことができる
。
Ａ／Ｄ変換器の基準値を発生頻度の少ない高い尖頭値に
設定するようなことがなく、映像信号レベルに見合った
最高基準値Ｖｒｅｆおよび最低基準値Ｖｒｅｆ ＧＮＤ
を設定することができ、情報の欠落を生ずることなく、
直線性の極めてすぐれたＡ／Ｄ変換を行うことができる
。
［実施例］
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。さらに、第２図（Ａ）〜（Ｃ）は第１図の回路にお
ける動作を説明するために、映像信号レベルの状態と、
最高基準電位および最低基準電位を設定した状態の相互
関係を示す説明図である。
る。さらに、第２図（Ａ）〜（Ｃ）は第１図の回路にお
ける動作を説明するために、映像信号レベルの状態と、
最高基準電位および最低基準電位を設定した状態の相互
関係を示す説明図である。
第１図において、ｌはＡ／Ｄ変換器、３は最高基準電位
Ｖｒａｆ発生回路、４は最低基準電位Ｖｒ＠ｆ ＧＮＩ
）発生回路、５は輝度ヒストグラム回路、６は記憶部で
ある。
Ｖｒａｆ発生回路、４は最低基準電位Ｖｒ＠ｆ ＧＮＩ
）発生回路、５は輝度ヒストグラム回路、６は記憶部で
ある。
まず、輝度ヒストグラム回路５は、初期状態として、Ｖ
ｒａｆ発生回路３に最高の電位１１□８、Ｖｒａｆい。
ｒａｆ発生回路３に最高の電位１１□８、Ｖｒａｆい。
発生回路４に最低の電位ＤｍＩｎを出力し、し。ｆ発生
回路３は最高の基準電位Ｖｒａｆを、Ｖｒａｆ ＧＮＤ
発生回路４は最低の基準電位Ｖｒａｆ ＧＮＯをそれぞ
れＡ／Ｄ変換器１に出力する。
回路３は最高の基準電位Ｖｒａｆを、Ｖｒａｆ ＧＮＤ
発生回路４は最低の基準電位Ｖｒａｆ ＧＮＯをそれぞ
れＡ／Ｄ変換器１に出力する。
第２図（Ａ）に、この場合の映像信号レベルの状態と、
最高のりｒａｆおよび最低のｖｏ、。ＮＤとの相互関係
を示す。
最高のりｒａｆおよび最低のｖｏ、。ＮＤとの相互関係
を示す。
次に、輝度ヒストグラム回路５よりＡ／Ｄ変換器１ヘア
ウドプツト・イネーブル信号ＯＥが送られると、Ａ／Ｄ
変換器１は入力端子Ｔｌから人力されたアナログ映像信
号をへ／Ｄ変換し、記憶部６へそのディジタル・デーダ
を出力する。
ウドプツト・イネーブル信号ＯＥが送られると、Ａ／Ｄ
変換器１は入力端子Ｔｌから人力されたアナログ映像信
号をへ／Ｄ変換し、記憶部６へそのディジタル・デーダ
を出力する。
次に、輝度ヒストグラム回路５は記憶部６にＯＥ傷信号
送り、ディジタル・データは輝度ヒストグラム５に転送
される。
送り、ディジタル・データは輝度ヒストグラム５に転送
される。
そこで、輝度ヒストグラム回路５は人力された映像信号
のディジタルデータから輝度信号レベルの発生頻度分布
（ヒストグラム）を求め、例えば、明るい方では高いレ
ベルの発生頻度が１％以内の範囲に相当する電位をｌｉ
ｐに設定し、暗い方では低いレベルの発生頻度が１％以
内の範囲に相当する電位をｏｐに設定する。
のディジタルデータから輝度信号レベルの発生頻度分布
（ヒストグラム）を求め、例えば、明るい方では高いレ
ベルの発生頻度が１％以内の範囲に相当する電位をｌｉ
ｐに設定し、暗い方では低いレベルの発生頻度が１％以
内の範囲に相当する電位をｏｐに設定する。
第２図（Ｂ）に、この場合の輝度信号レベルの発生頻度
分布を表わすヒストグラムによりｕｐおよびＤｐを設定
してる相互関係を示す。
分布を表わすヒストグラムによりｕｐおよびＤｐを設定
してる相互関係を示す。
Ｖｒａｆ発生回路３はｌｉｐに応じたＶｒａｆをＡ／Ｄ
変換器１に出力する。また、Ｖｒａｆ ＧＨＯ発生回路
４はＤｐに応じたｖｌ。ｆ ＧＮＤをＡ／Ｄ変換器１に
出力する。このようにして、テストサンプリングが行わ
れ、ＶｒａｆおよびＶｒａｆ ＧＮＤが設定され、正規
化が行われた後に、輝度ヒストグラム回路５はＡ／Ｄ変
換器１にＯＥ傷信号送り、Ａ／Ｄ変換器１は人力された
アナログ映像信号をＡ／Ｄ変換し、記憶部６を経てディ
ジタル映像信号を出力端子Ｔ２に供給する。
変換器１に出力する。また、Ｖｒａｆ ＧＨＯ発生回路
４はＤｐに応じたｖｌ。ｆ ＧＮＤをＡ／Ｄ変換器１に
出力する。このようにして、テストサンプリングが行わ
れ、ＶｒａｆおよびＶｒａｆ ＧＮＤが設定され、正規
化が行われた後に、輝度ヒストグラム回路５はＡ／Ｄ変
換器１にＯＥ傷信号送り、Ａ／Ｄ変換器１は人力された
アナログ映像信号をＡ／Ｄ変換し、記憶部６を経てディ
ジタル映像信号を出力端子Ｔ２に供給する。
第２図（Ｃ）にテストサンプリングからＶｒａｆおよび
しａｆ ＧＮＯが設定され、正規化が行われたときの、
映像信号レベルとＶｒａｆおよびＶｒａｆ ＧＮＤの相
互関係を示しである。
しａｆ ＧＮＯが設定され、正規化が行われたときの、
映像信号レベルとＶｒａｆおよびＶｒａｆ ＧＮＤの相
互関係を示しである。
このようにして、入力の映像信号に含まれる微細な高い
値の尖頭値や小さいコントラストにかかられす、量子化
誤差の少ない直線性の良好なＡ／［＋変換を行うことが
できる。
値の尖頭値や小さいコントラストにかかられす、量子化
誤差の少ない直線性の良好なＡ／［＋変換を行うことが
できる。
次に、第３図は本発明の他の実施例の構成を示すブロッ
ク図である。
ク図である。
図において、輝度ヒストグラム回路５は、初期状態とし
て、Ｖｒａｆ発生回路３に最高レベルの１ｌｐ（ハイラ
イトポイント）を出力し、Ｌｅｆ発生回路３はそれに応
じた最高の電ＶｒｓｆをＡ／Ｄ変換器１に出力する。
て、Ｖｒａｆ発生回路３に最高レベルの１ｌｐ（ハイラ
イトポイント）を出力し、Ｌｅｆ発生回路３はそれに応
じた最高の電ＶｒｓｆをＡ／Ｄ変換器１に出力する。
輝度ヒストグラム回路５よりへ／Ｄ変化器１へＯＥ傷信
号出力されると、Ａ／Ｄ変換器１は入力端子Ｔｌから入
力されたアナログ映像信号をＡ／Ｄ変換し、記憶部６ヘ
デイジタル・データを出力する。
号出力されると、Ａ／Ｄ変換器１は入力端子Ｔｌから入
力されたアナログ映像信号をＡ／Ｄ変換し、記憶部６ヘ
デイジタル・データを出力する。
次に輝度ヒストグラム回路５は記憶部６にＯＥ傷信号送
り、ディジタル・データは輝度ヒストグラム回路５へ出
力される。この輝度ヒストグラム回路５で入力されたデ
ィジタル・データの輝度４３号レベルの発生頻度分布（
ヒストグラム）を求め、例えば、明るい方では高いレベ
ルの発生頻度が１％に相当する電位をｌｉｐに設定し、
Ｖｒａｆ発生回路３へ出力する。そして％ Ｖｒｅｆ発
生回路３はｌｌｐに応じたＶｒａｆをＡ／Ｄ変換器１に
出力する。このようにして、テストサンプリングが行わ
れ、Ｖｒａｆが設定されて正規化が行われた後に、輝度
ヒストグラム回路５はＡ／Ｄ変換器１にＯＥ信号を送り
、Ａ／Ｄ変換器１は人力されたアナログ映像信号を＾／
Ｄ変換し、記憶部６を経てディジタル映像信号を出力端
子Ｔ２に供給する。
り、ディジタル・データは輝度ヒストグラム回路５へ出
力される。この輝度ヒストグラム回路５で入力されたデ
ィジタル・データの輝度４３号レベルの発生頻度分布（
ヒストグラム）を求め、例えば、明るい方では高いレベ
ルの発生頻度が１％に相当する電位をｌｉｐに設定し、
Ｖｒａｆ発生回路３へ出力する。そして％ Ｖｒｅｆ発
生回路３はｌｌｐに応じたＶｒａｆをＡ／Ｄ変換器１に
出力する。このようにして、テストサンプリングが行わ
れ、Ｖｒａｆが設定されて正規化が行われた後に、輝度
ヒストグラム回路５はＡ／Ｄ変換器１にＯＥ信号を送り
、Ａ／Ｄ変換器１は人力されたアナログ映像信号を＾／
Ｄ変換し、記憶部６を経てディジタル映像信号を出力端
子Ｔ２に供給する。
この場合のように、Ｈｐだけを選択的に設定する簡易な
方法によれば、高輝度領域のハイライト側における微少
な尖頭値の影響を受けることなしに、量子化誤差が少な
く、直線性の良好なＡ／Ｄ変換を行うことができる。
方法によれば、高輝度領域のハイライト側における微少
な尖頭値の影響を受けることなしに、量子化誤差が少な
く、直線性の良好なＡ／Ｄ変換を行うことができる。
以上に本発明を実施例により説明してきたが、上述のＨ
ｐあるいはＤｐの値は、ヒストグラムからの計算値に正
確に合わせる必要はなく、予め数段階の電圧値を設定し
ておき、その中から最も近い値の電圧値に設定してもよ
い。
ｐあるいはＤｐの値は、ヒストグラムからの計算値に正
確に合わせる必要はなく、予め数段階の電圧値を設定し
ておき、その中から最も近い値の電圧値に設定してもよ
い。
この場合、Ｖｒｅｆ発生回路３およびＶｒｅｆ ＧＮＤ
発生回路４はそれぞれ数段の電圧切換でＶｒａｆあるい
はし。ｆい。を所望の電位に設定することができるので
、映像信号処理回路を安価に実現することができる。
発生回路４はそれぞれ数段の電圧切換でＶｒａｆあるい
はし。ｆい。を所望の電位に設定することができるので
、映像信号処理回路を安価に実現することができる。
また、記憶部６は１走査線記憶容量のラインメモリにし
て、輝度ヒストグラム回路５では、１走査線分のＡ／Ｄ
変換を行う度毎に、データを積算することを繰り返して
、静止画像の１画面分に相当するヒストグラムを得るよ
うにすることもでき、このようにして記憶容量の節約が
はかられ、かつ安価に構成された映像信号処理回路を実
現することができる。
て、輝度ヒストグラム回路５では、１走査線分のＡ／Ｄ
変換を行う度毎に、データを積算することを繰り返して
、静止画像の１画面分に相当するヒストグラムを得るよ
うにすることもでき、このようにして記憶容量の節約が
はかられ、かつ安価に構成された映像信号処理回路を実
現することができる。
［発明の効果コ
以上に述べたように、本発明の映像信号処理回路によれ
ば、映像入力信号レベルの大小やコントラストの如何に
かかわらず、また、微小な高い、４値電圧や雑音電圧に
影響されることなく、量子化誤差の少ない、直線性の良
好なＡ／Ｄ変換を行うことが可能である。
ば、映像入力信号レベルの大小やコントラストの如何に
かかわらず、また、微小な高い、４値電圧や雑音電圧に
影響されることなく、量子化誤差の少ない、直線性の良
好なＡ／Ｄ変換を行うことが可能である。
そして、基準値Ｖｒａｆの設定に、数段の電圧切換で行
うことや記憶容量を節約することにより、簡易で安定、
かつ安価に映像信号の処理回路が実現できる。
うことや記憶容量を節約することにより、簡易で安定、
かつ安価に映像信号の処理回路が実現できる。
第１図は本発明の一実施例の構成を示すブロック図、
第２図（Ａ）〜（Ｃ）は第１図の回路の動作説明図、
第３図は本発明の他の実施例の構成を示すブロック図、
第４図は従来の映像信号処理回路の構成例を示すブロッ
ク図、 第５図（Ａ）〜（Ｃ）は第４図の回路の動作説明図であ
る。 ｌ・・・Ａ／Ｄ変換器、 ２・・・人力信号レベル検出回路、 ３・・・最高基準電位Ｖｒ＠ｆ発生回路、４・・・最低
基準電位Ｖｒａｆ ＧＮＤ発生回路、５・・・輝度ヒス
トグラム回路、 ６・・・記憶部。 本発明の実施イ列の講へ図 第１図 Ｖｒｅｆ 嗜−−明 阿／図の回路の動イ乍ｊえ門口 本発明の砲の裏施イ列の横へ図 第３図
ク図、 第５図（Ａ）〜（Ｃ）は第４図の回路の動作説明図であ
る。 ｌ・・・Ａ／Ｄ変換器、 ２・・・人力信号レベル検出回路、 ３・・・最高基準電位Ｖｒ＠ｆ発生回路、４・・・最低
基準電位Ｖｒａｆ ＧＮＤ発生回路、５・・・輝度ヒス
トグラム回路、 ６・・・記憶部。 本発明の実施イ列の講へ図 第１図 Ｖｒｅｆ 嗜−−明 阿／図の回路の動イ乍ｊえ門口 本発明の砲の裏施イ列の横へ図 第３図
Claims (1)
- 【特許請求の範囲】 １）映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ
／Ｄ変換手段からの出力を一時記憶する記憶手段と、 該記憶手段からの映像信号を供給され、当該映像信号の
レベルの発生頻度分布を求める手段と、 その発生頻度分布のうちの所定の高レベルについての発
生頻度に応じた高レベル閾値を設定する手段と、 前記高レベル閾値に応じて前記Ａ／Ｄ変換手段における
Ａ／Ｄ変換の最高基準値を制御する手段と、 を備えたことを特徴とする映像信号処理回 路。 ２）映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ
／Ｄ変換手段からの出力を一時記憶する記憶手段と、 該記憶手段からの映像信号を供給され、当該映像信号の
レベルの発生頻度分布を求める手段と、 その発生頻度分布のうちの所定の高レベル部分について
の発生頻度に応じた高レベル閾値を設定する手段と、 前記発生頻度分布のうちの所定の低レベル部分について
の発生頻度に応じた低レベル閾値を設定する手段と、 前記高レベル閾値に応じて前記Ａ／Ｄ変換手段における
Ａ／Ｄ変換の最高基準値を制御し、前記低レベル閾値に
応じて前記Ａ／Ｄ変換の最低基準値を制御する手段と、 を備えたことを特徴とする映像信号処理回 路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067268A JPS62225084A (ja) | 1986-03-27 | 1986-03-27 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067268A JPS62225084A (ja) | 1986-03-27 | 1986-03-27 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62225084A true JPS62225084A (ja) | 1987-10-03 |
Family
ID=13340041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61067268A Pending JPS62225084A (ja) | 1986-03-27 | 1986-03-27 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62225084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757088A (en) * | 1980-08-13 | 1982-04-06 | Nec Corp | Adaptive quantization circuit |
| JPS57168581A (en) * | 1981-04-09 | 1982-10-16 | Nec Corp | Adaptive quantizing circuit |
-
1986
- 1986-03-27 JP JP61067268A patent/JPS62225084A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757088A (en) * | 1980-08-13 | 1982-04-06 | Nec Corp | Adaptive quantization circuit |
| JPS57168581A (en) * | 1981-04-09 | 1982-10-16 | Nec Corp | Adaptive quantizing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9154714B2 (en) | Solid-state image pickup device and control method thereof | |
| JP3302423B2 (ja) | 撮像装置 | |
| US4578711A (en) | Video data signal digitization and correction system | |
| US20100231749A1 (en) | Image signal processing device having a dynamic range expansion function and image signal processing method | |
| US6002445A (en) | A/D conversion with wide dynamic range | |
| EP0548781A2 (en) | Gradation compensation apparatus of video image | |
| KR20040104425A (ko) | 이미지 센서를 위한 적합화된 가변형 이득아날로그-디지털 전환의 방법 및 장치 | |
| JPS62225084A (ja) | 映像信号処理回路 | |
| US6515600B2 (en) | Circuit arrangement for regenerating the black level of video signals | |
| US5003378A (en) | Automatic white balance circuit | |
| US5243427A (en) | Contour correction apparatus and contour correction method | |
| KR100398979B1 (ko) | 비디오신호를처리하기위한장치및방법 | |
| US20030178645A1 (en) | Image signal processing circuit and semiconductor device | |
| JP6650024B2 (ja) | アナログ／ディジタル変換装置およびその制御方法 | |
| JP3788997B2 (ja) | 画像信号処理装置 | |
| JPH01218177A (ja) | 撮像信号処理回路 | |
| JPH05291955A (ja) | Ａｄ変換ビット伸長回路 | |
| JP3371689B2 (ja) | Ａ／ｄ変換基準電圧設定回路 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| JPH0439828B2 (ja) | ||
| JPH08274639A (ja) | アナログ−デジタル変換において多成分アナログ信号に付加されるノイズを減少させるためのシステムおよび方法 | |
| JP2506205B2 (ja) | 黒レベル補正装置 | |
| JPH0522655A (ja) | ビデオカメラ | |
| JPS61102871A (ja) | 画像ａ／ｄ変換回路 | |
| JPH0646290A (ja) | 非直線レベル制御回路 |