KR0150989B1 - 반도체소자 배선 형성방법 - Google Patents

반도체소자 배선 형성방법 Download PDF

Info

Publication number
KR0150989B1
KR0150989B1 KR1019940018078A KR19940018078A KR0150989B1 KR 0150989 B1 KR0150989 B1 KR 0150989B1 KR 1019940018078 A KR1019940018078 A KR 1019940018078A KR 19940018078 A KR19940018078 A KR 19940018078A KR 0150989 B1 KR0150989 B1 KR 0150989B1
Authority
KR
South Korea
Prior art keywords
titanium
film
titanium nitride
nitride film
forming
Prior art date
Application number
KR1019940018078A
Other languages
English (en)
Other versions
KR960005797A (ko
Inventor
이현덕
가즈유끼 후지하라
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940018078A priority Critical patent/KR0150989B1/ko
Publication of KR960005797A publication Critical patent/KR960005797A/ko
Application granted granted Critical
Publication of KR0150989B1 publication Critical patent/KR0150989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자의 배선 형성방법이 개시되어 있다. 개구부를 포함하는 절연막이 형성되어 있는 반도체 기판 상에 티타늄을 증착하여 티타늄막을 형성하고, 상기 티타늄막을 질화시켜 제1티타늄질화막을 형성한 다음, 제1티타늄질화막 상에 제2티타늄질화막을 형성하고, 상기 결과물 상에 금속을 증착하여 금속층을 형성한다. 화학기상증착방법으로 티타늄질화막을 증착하기 전에 하부의 티타늄막을 질화시킴으로써 단차도포성이 우수하고 기공이 없는 콘택 매몰은 물론, 결함물질의 생성을 방지하여 낮은 콘택저항을 갖는 신뢰성있는 금속배선 형성이 가능하다.

Description

반도체소자 배선 형성방법
제1(a)도 내지 제1(e)도는 종래의 금속배선 형성방법의 일례를 설명하기 위한 단면도들이고,
제2(a)도 내지 제2(f)도는 본 발명에 의한 금속배선 형성방법의 일례를 설명하기 위한 단면도들이고,
제3(a)도 및 제3(b)도는 질화 처리를 실시한 경우와 실시하지 않은 경우의 콘택 개구부의 단면을 비교한 SEM 사진들이다.
본 발명은 고집적 반도체소자의 배선 형성방법에 관한 것으로, 특히 오믹층인 티타늄막 표면을 질화시켜 안정적이고 신뢰성있는 배선을 형성하는 방법에 관한 것이다.
현재, 반도체 기억소자에서 일반적으로 사용되고 있는 배선 형성기술은 실리콘 기판과 접촉하는 오믹층(ohmic layer)으로서 티타늄(Ti)을 증착하고, 그 위에 배선재료, 예컨대 알루미늄(A1)과의 상호확산을 방지하는 베리어층(barrier layer)으로서 티타늄질화막(TiN)을 사용하고 있다. 이와 같은 배선 구조에서 티타늄과 티타늄 질화막을 증착시키는 방법으로는 주로 스퍼터(sputter) 방법이 많이 쓰이고 있다. 그러나, 반도체소자의 고집적화에 따라 콘택 사이즈는 감소하게 되었고, 어스팩트비(aspect ratio)는 증가하게 되었다. 이에 따라 종래 스퍼터 방법에 의한 티타늄질화막의 단차도포성(step coverage)이 불량하여 누설 접합전류 및 콘택 저항의 증가와 불안정을 초래하게 되었다.
이러한 문제를 해결하고자 최근에는 콜리메이터(collimator)를 이용한 스퍼터링 방식이 연구되어 단차도포성 향상을 이루었으나, 256M급 이상, 0.25㎛이하의 콘택홀에서는 어스펙트비가 3.0 이상으로 예상됨으로 콜리메이터를 이용한 스퍼터링 방법으로도 신뢰성 있는 티타늄질화막의 형성이 불가능하다.
따라서, 스퍼터 증착방법의 이러한 단점을 보완하고 높은 어스팩트비에서도 좋은 단차도포성을 얻을 수 있는 화학기상증착방법(CVD)으로의 전환이 필요하게 되었다.
제1(a)도 내지 제1(e)도는 종래의 방법에 의한 배선형성의 일례를 설명하기 위한 단면도들이다.
제1(a)도를 참조하면, 반도체기판(10) 상에 필드산화막(12)으로 소자분리영역을 정의하고, 상기 기판(10)에 불순물을 주입하여 소오스/드레인 영역(14)을 형성한다. 이어서 콘택이 형성될 절연막 예컨대, 산화막(16)을 성장시킨다.
제1(b)도를 참조하면, 사진식각공정으로 상기 산화막(16)을 식각하여 콘택 개구부(h)를 형성한다.
제1(c)도를 참조하면, 상기 소오스/드레인 영역(14)과 오믹 콘택을 하는 티타늄을 상기 산화막(16) 위와 콘택 개구부(contact hole: h) 내부에 스퍼터 방법으로 증착하여 오믹층(ohmic layer)으로서 티타늄막(18)을 형성한다.
제1(d)도를 참조하면, 상기 티타늄막(18) 상에 질화 티타늄을 화학기상증착(CVD) 방법에 의해 증착하여 확산 방지막으로서 티타늄질화막(20)을 형성한다.
제1(e)도를 참조하면, 상기 증착된 티타늄질화막(20) 상에 전도물 예컨대, 알루미늄을 증착하여 배선층(22)을 형성한다.
그러나, 스퍼터 방법에 의해 티타늄막을 형성한 다음, 상기 티타늄막 상에 TiCl4와 NH3를 사용하여 화학기상증착방법으로 티타늄질화막을 형성한다. 이때, TiCl4에 존재하는 염소(Cl)와 하부 티타늄막의 티타늄(Ti)과 반응하여 결함(defect)을 발생시킨다. 이러한 결함은 결과적으로 콘택의 저항 및 누설전류의 증가를 초래하게 된다. 상기 결함의 단면 SEM 사진이 제3도에 도시되어 있다.
따라서, 본 발명의 목적은 티타늄막 상에 CVD 방법에 의해 티타늄질화막을 형성함에 있어서, 콘택 및 배선의 저항을 감소시켜 보다 신뢰성있는 반도체소자 금속배선 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 개구부를 포함하는 절연막이 형성되어 있는 반도체 기판 상에 티타늄을 증착하여 티타늄막을 형성하는 단계, 상기 티타늄막을 질화시켜 제1티타늄질화막을 형성하는 단계, 및 상기 결과물 상에 금속을 증착하여 금속층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체소자 금속배선 형성방법을 제공한다.
이때, 상기 공정은 상기 제1티타늄질화막 상에 제2티타늄질화막을 형성하는 단계를 더 구비할 수 있다. 또한 상기 제1티타늄질화막은 methylhydrazine 또는 diemethylhydrazine을 사용하여 형성하고, 200∼700℃ 온도에서 형성하는 것이 바람직하다.
본 발명은 티타늄질화막을 CVD 방법으로 증착하기 전에 티타늄막 표면을 질화시켜, 상기 티타늄질화막 증착시 필수적으로 사용되는 티타늄 소스 가스(예컨대 TiCl4, 이하 TiCl4라 한다)와 상기 티타늄(Ti)막과의 반응에 의해 생성되는 결함물질의 생성을 억제함으로써 낮은 콘택 저항을 얻는다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제2(a)도 내지 제2(f)도는 본 발명에 의한 반도체소자의 금속배선 형성방법을 설명하기 위한 일 실시예를 나타내며, 상기 도면에서의 같은 참조 번호는 같은 물질을 나타낸다.
제2(a)도는 콘택 개구부 형성 전의 단계를 나타내는 단면도이다. 실리콘 기판(50) 상의 소자분리 영역에 필드 산화막(52)를 통상적인 방법에 의해 성장시키고, 상기 기판(50)에 불순물을 주입하여 소오스/드레인 영역(54)을 형성한 다음, 상기 소오스/드레인 영역(54)위에 절연막 예컨대, 산화막(56)을 성장시킨다.
제2(b)도는 상기 절연막에 콘택 개구부(m)를 형성하는 단계를 나타내는 단면도이다. 상기 산화막(56) 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 산화막(56)을 반응성 이온 에칭(RIE)으로 식각하여 개구부(m)을 형성한다.
제2(c)도는 상기 절연막(56) 상에 티타늄막(58)을 형성하는 단계를 나타내는 단면도이다. 상기 포토레지스트 패턴을 제거한 다음, 상기 절연막(56) 위에 티타늄을 스퍼터 방법으로 증착하여 오믹 층, 예컨대, 티타늄막(58)을 형성한다.
제2(d)도는 상기 티타늄막(58)을 질화시켜 제1티타늄질화막(60)을 형성하는 단계를 나타내는 단면도이다. 상기 티타늄막(58) 상에 methylhydrazine을 흘려 티타늄막 표면을 질화시킴으로써 제1티타늄질화막(60)을 형성한다. 후속 공정에서 제2티타늄질화막을 형성하기 위해 사용되는 TiCl4소스 가스와 상기 증착된 티타늄막(58)과의 결합으로 생성되는 결함물질은 콘택저항을 증가시킨다. 따라서, 상기 티타늄막(58)을 질화시킴으로써 TiCl4가스에 함유된 Cl기에 의한 티타늄막(58) 표면에서의 결함물질 생성을 방지하여 안정적이고 신뢰성 있는 콘택 및 배선공정을 이룰 수 있다. 이때, 상기 질화공정시 200∼700℃의 온도를 유지하는 것이 바람직하다.
한편, 경우에 따라서는 상기 제1티타늄질화막만으로 확산 방지막을 구성할 수도 있다.
상기 질화공정의 실시 여부에 따른 결과 즉, 질화 처리를 실시한 경우와 실시하지 않은 경우의 단면 SEM 사진을 제3(a)도 및 제3(b)도에 도시하였다.
제2(e)도는 제2티타늄질화막(62)을 형성하는 단계를 나타내는 단면도이다. 상기 제1티타늄질화막(60) 상에 TiCl4가스를 소스로 사용하여 질화 텅스텐을 화학기상증착방법, 예컨대, 저압 화학기상증착법(LPCVD: Low Pressure Chemical Vapor Deposition)에 의해 증착하여 제2티타늄질화막(62)을 확산 방지막으로 형성한다.
제2(f)도는 배선층(64)을 형성하는 단계를 나타내는 단면도이다. 상기 제2티타늄질화막(62)위에 금속을 스퍼터링 방법으로 증착하여 금속층을 형성한 다음, 상기 금속을 용융점 이하의 고온에서 진공중에서 열처리 하여 리플로우(reflow) 시켜서 콘택을 기공없이 매물하는 배선층(64)을 형성한다. 상기 금속으로서는 예를 들면, 알루미늄-1% 실리콘 또는 알루미늄-0.5% 구리-1% 실리콘 등과 같이 실리콘 성분을 함유하는 알루미늄 합금을 사용한다.
제3(a)도 및 제3(b)도는 상기 실시예의 공정 중 질화시키는 단계에서, 질화처리 유·무에 따른 콘택 개구부의 단면을 비교한 SEM 사진이다.
제3(a)도는 티타늄을 증착한 후 질화처리를 실시하지 않고, 질화티타늄을 증착하여 수득한 콘택 개구부의 단면을 나타내는 SEM 사진으로서, 상기 티타늄질화막 증착시 사용되는 소스 가스(TiCl4)와 상기 증착된 티타늄(Ti)과의 화학반응으로 결함물질이 생성되어 있음을 보여준다.
제3(b)도는 상기 티타늄을 증착한 후 상기 실시예의 방법에 따라 질화처리를 실시하고, 질화티타늄을 증착하여 수득한 콘택 개구부의 단면을 나타내는 SEM 사진으로, 상기 티타늄막과 상기 티타늄질화막의 계면에 어떤 결함물질도 생성되어 있지 않음을 보여준다.
이상, 상술한 바와 같이 본 발명에 의하면 화학기상증착방법으로 티타늄질화막을 증착하기 전에 하부의 티타늄막을 질화시킴으로써 단차도포성이 우수하고 기공이 없는 콘택 매몰은 물론 결함물질의 생성을 방지하여 낮은 콘택 저항을 갖는 신뢰성있는 금속배선 형성이 가능하다.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (5)

  1. 개구부를 포함하는 절연막이 형성되어 있는 반도체 기판상에 티타늄을 증착하여 티타늄막을 형성하는 단계; 상기 티타늄막상에 methylehydrazine 또는 diemethylhydrazine 가스 중 어느 하나를 흘려 상기 티타늄막을 질화시켜 제1티타늄질화막을 형성하는 단계; 및 상기 결과물 상에 금속을 증착하여 금속층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체소자 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제1티타늄질화막 상에 화학기상증착 방법으로 제2티타늄질화막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체소자 금속배선 형성방법.
  3. 제1항에 있어서, 상기 제1티타늄질화막은 200∼700℃ 온도에서 형성하는 것을 특징으로 하는 반도체소자 금속배선 형성방법.
  4. 개구부를 포함하는 절연막이 형성되어 있는 반도체 기판상에 티타늄을 증착하여 티타늄막을 형성하는 단계; 상기 티타늄막 상에 methylehydrazine 또는 diemethylhydrazine 가스 중 어느 하나를 흘려 상기 티타늄막을 질화시켜 제1티타늄질화막을 형성하는 단계; 상기 제1티타늄질화막 상에 화학기상증착방법으로 제2티타늄질화막을 형성하는 단계; 및 상기 제2티타늄질화막 상에 금속을 증착하여 금속층을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체소자 금속배선 형성방법.
  5. 제4항에 있어서, 상기 제1티타늄질화막은 200∼700℃ 온도에서 형성하는 것을 특징으로 하는 반도체소자 금속배선 형성방법.
KR1019940018078A 1994-07-26 1994-07-26 반도체소자 배선 형성방법 KR0150989B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940018078A KR0150989B1 (ko) 1994-07-26 1994-07-26 반도체소자 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940018078A KR0150989B1 (ko) 1994-07-26 1994-07-26 반도체소자 배선 형성방법

Publications (2)

Publication Number Publication Date
KR960005797A KR960005797A (ko) 1996-02-23
KR0150989B1 true KR0150989B1 (ko) 1998-12-01

Family

ID=19388826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018078A KR0150989B1 (ko) 1994-07-26 1994-07-26 반도체소자 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0150989B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451493B1 (ko) * 1998-09-02 2004-12-04 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100480582B1 (ko) * 1998-03-10 2005-05-16 삼성전자주식회사 반도체장치의배리어막형성방법및이를이용한금속배선형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480582B1 (ko) * 1998-03-10 2005-05-16 삼성전자주식회사 반도체장치의배리어막형성방법및이를이용한금속배선형성방법
KR100451493B1 (ko) * 1998-09-02 2004-12-04 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Also Published As

Publication number Publication date
KR960005797A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
US6787468B2 (en) Method of fabricating metal lines in a semiconductor device
US6287964B1 (en) Method for forming a metallization layer of a semiconductor device
JPS63205951A (ja) 安定な低抵抗コンタクト
US6359160B1 (en) MOCVD molybdenum nitride diffusion barrier for CU metallization
JP2000058544A (ja) 半導体装置及びその製造方法
US5521121A (en) Oxygen plasma etch process post contact layer etch back
KR0185230B1 (ko) 금속배선 및 반도체장치
US6777330B2 (en) Chemistry for chemical vapor deposition of titanium containing films
JP3027946B2 (ja) 半導体装置およびその製造方法
EP0298155B1 (en) Method of forming refractory metal film
JPS6353949A (ja) 金属配線の形成方法
KR0150989B1 (ko) 반도체소자 배선 형성방법
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JP4084201B2 (ja) アルミニウム金属配線形成方法
US20020048937A1 (en) Method of forming a conductive contact
US6291346B1 (en) Titanium silicide layer formation method
US6087259A (en) Method for forming bit lines of semiconductor devices
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030049141A (ko) 질화티타늄막 형성 방법 및 반도체 소자 제조 방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR940010522B1 (ko) 반도체장치의 다층배선 형성방법
KR0175016B1 (ko) 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법
KR0183772B1 (ko) 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee