KR0150185B1 - 반도체 소자의 금속층 형성방법 - Google Patents

반도체 소자의 금속층 형성방법 Download PDF

Info

Publication number
KR0150185B1
KR0150185B1 KR1019940034572A KR19940034572A KR0150185B1 KR 0150185 B1 KR0150185 B1 KR 0150185B1 KR 1019940034572 A KR1019940034572 A KR 1019940034572A KR 19940034572 A KR19940034572 A KR 19940034572A KR 0150185 B1 KR0150185 B1 KR 0150185B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
semiconductor device
metal
layer
Prior art date
Application number
KR1019940034572A
Other languages
English (en)
Other versions
KR960026259A (ko
Inventor
안희복
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940034572A priority Critical patent/KR0150185B1/ko
Publication of KR960026259A publication Critical patent/KR960026259A/ko
Application granted granted Critical
Publication of KR0150185B1 publication Critical patent/KR0150185B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속층 형성방법에 관한 것으로, 스퍼터링 공정에 의해 형성된 금속막의 상부에 CVD 공정에 의해 ARC 알루미늄층을 형성시키므로써 마스크작업시 난 반사에 의한 메탈 네킹(Metal Necking)현상을 방지할 수 있는 반도체 소자의 금속층 형성방법에 관한 것이다.

Description

반도체 소자의 금속층 형성방법
제1a도 내지 제1c도는 종래의 방법으로 형성된 금속층의 단면도.
제2도는 본 발명에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 알루미늄층 2 : ARC 티타늄 나이트라이드
3 : 크랙 4 : 포토레지스트 패턴
5 :AL2O36 : 제1금속층
7, 12 : ARC 알루미늄층 8 : 제1층간 절연막
9 : SOG막 10 : 제2층간 절연막
11 : 제2금속층
본 발명은 반도체 소자의 금속층 형성방법에 관한 것으로, 특히 스퍼터링 공정에 의해 형성된 금속막의 상부에 화학기상증착(Chemical Vapor Deposition ; 이하 CVD라 함) 공정에 의해 얇은 알루미늄층을 형성시키므로써 마스크작업시 난반사에 의한 메탈 네킹(Metal Necking)현상을 방지할 수 있는 반도체 소자의 금속층 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 다중 금속층 형성시 알루미늄층의 난반사를 줄이기 위해 제1a도에 도시된 바와같이 앤티 리플렉티브 코팅(Antil Reflective Coating; ARC) 티타늄 나이트라이드(2)를 알루미늄층(1)의 상부에 증착한다. 그러나 알루미늄과 티타늄 나이트라이드의 열팽창 계수 차이 때문에 ARC 티타늄 나이트라이드에 크랙(Crack; 3)이 생성된다. 따라서 제1b도에 도시된 바와같이 포토레지스 패턴(4) 형성을 위한 메탈 마스크 공정시 현상용액이 크랙에 침투하여 알루미늄을 부식(제1b도의 E영역)시킨다. 또한 알루미늄의 부식에 의해 제1c도에 도시된 바와같이 AL2O3(5; 금속산화물임)가 생성되어 메탈 에칭 공정시 식각장벽층(etching barrier) 역할을 하게된다. 그로인하여 메탈 잔유물(Metal Residue; 제1c도의 R영역)이 남게되어 반도체 소자의 수율 저하뿐만 아니라 신뢰성을 저하시킨다.
따라서 본 발명은 스퍼터링 공정에 의해 형성된 금속막의 상부에 CVD 공정에 의해 얇은 알루미늄층을 형성시키므로써 마스크작업시 난 반사에 의한 메탈 네킹(Metal Necking)현상을 방지하여 상술한 단점을 해소할 수 있는 반도체 소자의 금속충 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속층 형성 방법은 금속패턴을 형성하기위한 금속층의 상부에 화학기상증착 공정에 의해 앤티리플렉티브 코팅 알루미늄층을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 반도체 소자의 금속층 형성방법을 설명하기 위한 단면도로서, 제1금속층(6) 상부에 ARC(Anti Reflective Coating)알루미늄층(7)을 CVD공정에 의해 200 내지 300Å의 두께로 형성한다. 상기 ARC 알루미늄층(7)은 DMAH(Dimethyc Aluminum Hybride)와 HYGEN의 반응물을 CVD 공정에 의해 온도 200∼400℃, 압력 1.0∼7.0 Torr 조건하에서 증착하여 형성된다. 상기 ARC 알루미늄층(7)의 반사도는 약 120∼140% 이므로 마스크 작업시 난반사가 감소되어 미세한 금속패턴을 형성할 수 있다. 그후, 제1층간 절연막(8) 및 SOG막(9)을 상기 ARC 알루미늄층(7)의 상부에 순차적으로 형성한 후 큐어링(Curing) 공정을 실시한다. 큐어링 공정후 상기 SOG막(9)의 상부에 제2층간 절연막(10)을 형성한다. 제2층간 절연막 형성후 마스크 및 에칭공정에 의해 상기 제2층간 절연막(10), SOG막(9) 및 제1층간 절연막(8)의 소정부분을 제거하여 콘택홀을 형성한다음 콘택홀을 포함한 상기 제2층간 절연막(10)의 상부에 제2금속층(11)을 형성한다. 제2금속층(11) 상부에제2ARC 알루미늄층(12)을 제1ARC 알루미늄층 형성공정과 동일한 방법으로 형성한다. 즉, 상기 제1금속층(6) 상부에는 제1ARC 알루미늄층(7)이 형성되어 있고 제2금속층(11) 상부에는 제2ARC 알루미늄층(12)이 형성되어 있으므로 마스크 작업시 난반사가 감소된다. 또한 금속층과 ARC 알루미늄층의 열팽창 계수가 차이가 없으므로 금속층에 크랙이 발생치 않는다. 따라서 마스크 작업시 현상용액의 금속층 내부로 침투하여 부식에 의한 AL2O3산화막의 생성이 방지된다.
상술한 바와같이 본 발명에 의하면 금속층의 난반사를 감소시켜 네킹현상을 방지할 수 있으며 또한 미세한 배선막을 정교하게 패터닝할 수 있는 탁월한 효과가 있다.

Claims (4)

  1. 반도체 소자의 금속층 형성방법에 있어서, 금속패턴을 형성하기위한 금속층 상부에 화학기상증착 공정에 의해 앤티리플렉티브 코팅 알루미늄층을 형성하는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  2. 제1항에 있어서, 상기 앤티 리플렉스티브 코팅 알루미늄층은 200∼300Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  3. 제2항에 있어서, 상기 앤티 리플렉티브 코팅 알루미늄층은 200∼400℃의 온도 조건 및 1.0∼7.0Torr의 압력 조건하에서 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
  4. 제1항에 있어서, 상기 앤티 리플렉티브 코팅 알루미늄층은 그 반사도가 120∼140%가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 금속층 형성방법.
KR1019940034572A 1994-12-16 1994-12-16 반도체 소자의 금속층 형성방법 KR0150185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034572A KR0150185B1 (ko) 1994-12-16 1994-12-16 반도체 소자의 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034572A KR0150185B1 (ko) 1994-12-16 1994-12-16 반도체 소자의 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR960026259A KR960026259A (ko) 1996-07-22
KR0150185B1 true KR0150185B1 (ko) 1998-12-01

Family

ID=19401798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034572A KR0150185B1 (ko) 1994-12-16 1994-12-16 반도체 소자의 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR0150185B1 (ko)

Also Published As

Publication number Publication date
KR960026259A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US6483162B2 (en) Semiconductor device having improved metal line structure and manufacturing method therefor
US5231053A (en) Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
KR100333724B1 (ko) 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
KR0150185B1 (ko) 반도체 소자의 금속층 형성방법
US6544882B1 (en) Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
KR960006706B1 (ko) 비아콘택 제조방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR100333699B1 (ko) 금속배선형성방법
KR20010058941A (ko) 반도체소자의 금속배선 형성방법
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR100588666B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100197129B1 (ko) 반도체 소자의 금속배선 형성방법
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100338114B1 (ko) 반도체소자의금속층형성방법
KR100305207B1 (ko) 반도체소자의금속배선형성방법
KR970018661A (ko) 장벽층을 갖는 텅스텐 폴리사이드 게이트 전극 형성 방법
KR100403354B1 (ko) 반도체소자의콘택홀형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100215909B1 (ko) 반도체소자의 보호막 형성방법
KR100265837B1 (ko) 반도체장치의장벽금속막형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100237028B1 (ko) 반도체 소자의 금속층 형성 방법
KR930002662B1 (ko) 반도체 제조에서 미세 금속 배선의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee