KR0150104B1 - 반도체 소자의 게이트 산화막 형성방법 - Google Patents

반도체 소자의 게이트 산화막 형성방법 Download PDF

Info

Publication number
KR0150104B1
KR0150104B1 KR1019950019394A KR19950019394A KR0150104B1 KR 0150104 B1 KR0150104 B1 KR 0150104B1 KR 1019950019394 A KR1019950019394 A KR 1019950019394A KR 19950019394 A KR19950019394 A KR 19950019394A KR 0150104 B1 KR0150104 B1 KR 0150104B1
Authority
KR
South Korea
Prior art keywords
oxide film
gate oxide
semiconductor device
forming
silicon substrate
Prior art date
Application number
KR1019950019394A
Other languages
English (en)
Other versions
KR970008427A (ko
Inventor
한성오
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950019394A priority Critical patent/KR0150104B1/ko
Publication of KR970008427A publication Critical patent/KR970008427A/ko
Application granted granted Critical
Publication of KR0150104B1 publication Critical patent/KR0150104B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 게이트산화막 형성방법에 관한 것으로, 공정을 단순화시키며 산화막의 질을 향상시키기 위하여 실리콘기판에 선택적으로 이온을 주입한 후 산화공정을 실시하여 서로 다른 두께의 산화막을 형성할 수 있도록 한 반도체 소자의 게이트산화막 형성방법에 관한 것이다.

Description

반도체 소자의 게이트산화막 형성방법
제1a 내지 제1d도는 종래 반도체 소자의 게이트산화막 형성방법을 설명하기 위한 소자의 단면도.
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 게이트산화막 형성방법을 설명하기 위한 소자의 단면도.
*도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘기판 2 : 패드산화막
3 : 산화방지층 4 및 6 : 제1 및 제2 감광막
5, 5A, 7, 15 및 17 : 게이트산화막 9 : 감광막
본 발명은 반도체 소자의 게이트산화막 형성방법에 관한 것으로, 특히 실리콘기판에 선택적으로 이온을 주입한 후 산화공정을 실시하여 서로 다른 두께의 산화막을 형성할 수 있도록 한 반도체 소자의 게이트산화막 형성방법에 관한 것이다.
일반적으로 트랜지스터를 제조하는데 필요한 게이트산화막은 실리콘(Si)을 산화(Oxidation)시켜 형성한다. 그런데 고전압(High Voltage)용 트랜지스터의 게이트산화막은 저전압(Low Voltage)용 트랜지스터의 게이트산화막에 비해 두껍게 형성되어야 하고, N형 및 P형의 MOS 트랜지스터를 공유하는 COMS 트랜지스터의 전류 레벨(Current Level)은 게이트산화막의 두께에 의해 결정되기 때문에 각각의 두께를 얻기에 필요한 산화 공정이 각각 실시되어야 한다. 그러면 종래 반도체 소자의 게이트산화막 형성방법을 제1a 내지 제1d도를 통해 설명하면 다음과 같다.
제1a 내지 제1d도는 종래 반도체 소자의 게이트산화막 형성방법을 설명하기 위한 소자의 단면도로서, 제1a 도는 필드산화막(10)이 형성된 실리콘기판(1)상에 패드산화막(2), 산화지방층(3) 및 제1 감광막(4)을 순차적으로 형성한 후 고전압용 트랜지스터가 형성될 지역(H)의 상기 산화지방층(3)이 노출되도록 상기 제1 감광막(4)을 패터닝한 상태의 단면도인데, 상기 산화지방층(3)으로는 질화막을 이용한다.
제1b도는 패터닝된 상기 제1 감광막(4)을 마스크로 이용하여 노출된 부분의 산화지방층(3) 및 패드산화막(2)을 순차적으로 제거한 후 상기 제1 감광막(4)을 제거하고 노출된 실리콘기판(1)을 산화시켜 고전압용 트랜지스터가 형성될 지역(H)의 게이트산화막(5)을 형성한 상태의 단면도이다.
제1c도는 전체 상부면에 제2 감광막(6)을 도포하고 저전압용 트랜지스터가 형성될 지역(L)의 상기 산화지방층(3)이 노출되도록 상기 제2 감광막(6)을 패터닝한 후 패터닝된 제2 감광막(6)을 마스크로 이용하여 노출된 산화지방층(3) 및 패드산화막(2)을 순차적으로 제거한 상태의 단면도이다.
제1d도는 상기 제2 감광막(6)을 제거한 후 노출된 실리콘기판(1)을 산화시킨 상태의 단면도인데, 이 때 저전압용 트랜지스터가 형성괼 지역(L)에 게이트산화막(7)이 형성되는 동시에 상기 고전압용 트랜지스터가 형성될 지역(H)에 형성된 게이트산화막(5)도 산화에 의해 두꺼운 게이트산화막(5A)이 된다. 그런데 이와 같은 방법은 공정의 단계가 복잡하고, 형성되는 산화막의 두께가 불균일하며, 산화막상에 감광막이 형성되기 때문에 오염 등으로 인해 산화막의 특성이 열화된다.
따라서 본 발명은 실리콘기판에 선택적으로 이온을 주입한 후 산화 공정을 실시함으로써 상기한 단점을 해소할 수 있는 반도체 소자의 게이트산화막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 서로 다른 두께의 산화막을 형성하기 위하여 산화막이 두껍게 형성되어야 할 부분의 실리콘기판에 선택적으로 이온을 주입한 후 산화공정을 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a 및 제2b도는 본 발명에 따른 반도체 소자의 게이트산화막 형성방법을 설명하기 위한 소자의 단면도로서,
제2a도는 필드산화막(20)이 형성된 실리콘기판(11)상에 감광막(9)을 도포한 후 고전압용 트랜지스터가 형성될 지역(H)의 상기 실리콘기판(11)이 노출되도록 상기 감광막(9)을 패터닝하고, 패터닝된 상기 감광막(9)을 마스크로 이용하여 노출된 실리콘기판(11)에 산소(O2) 또는 실리콘(Si) 이온을 주입하는 상태의 단면도인데, 이 때 질소(N2) 또는 염소(Cl2) 등과 같은 중성 이온을 주입하여도 된다.
제2b도는 상기 감광막(9)을 제거한 후 산화공정을 실시하여 상기 고전압용 트랜지스터가 형성될 지역(H) 및 저전압용 트랜지스터가 형성될 지역(L)에 게이트산화막(15 및 17)을 형성시킨 상태의 단면도인데, 상기 고전압용 트랜지스터가 형성될 지역(H)에서는 주입된 이온으로 인한 산화속도의 증가로 두꺼운 게이트산화막(15)이 형성된다. 여기서 상기 게이트산화막(15)의 두께는 주입되는 이온의 량과 에너지에 의해 조절될 수 있다.
상술한 바와 같이 본 발명에 의하면 주입되는 이온의 량과 에너지를 조절하여 서로 다른 두께의 게이트산화막을 한번의 산화공정을 통해 형성할 수 있기 때문에 공정의 단계가 단순화되어 소자의 수율이 증가되고, 성장되는 산화막의 두께가 균일하며, 산화막상에 감광막이 형성되지 않아도 되기 때문에 산화막의 질이 향상될 수 있는 탁월한 효과가 있다.

Claims (4)

  1. 반도체 소자의 게이트산화막 형성방법에 있어서, 서로 다른 두께의 산화막을 형성하기 위하여 산화막이 두껍게 형성되어야 할 부분의 실리콘기판에 선택적으로 이온을 주입한 후 산화공정을 실시하는 것을 특징으로 하는 반도체 소자의 게이트산화막 형성방법.
  2. 제1항에 있어서, 상기 이온은 산소 또는 실리콘인 것을 특징으로 하는 반도체 소자의 게이트산화막 형성방법.
  3. 제1항 또는 제2항에 있어서, 상기 이온은 질소 또는 염소인 것을 특징으로 하는 반도체 소자의 게이트산화막 형성방법.
  4. 제1항에 있어서, 상기 산화막 두께는 주입되는 이온의 량 및 에너지에 의해 조절되는 것을 특징으로 하는 반도체 소자의 게이트산화막 형성방법.
KR1019950019394A 1995-07-04 1995-07-04 반도체 소자의 게이트 산화막 형성방법 KR0150104B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019394A KR0150104B1 (ko) 1995-07-04 1995-07-04 반도체 소자의 게이트 산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019394A KR0150104B1 (ko) 1995-07-04 1995-07-04 반도체 소자의 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR970008427A KR970008427A (ko) 1997-02-24
KR0150104B1 true KR0150104B1 (ko) 1998-12-01

Family

ID=19419673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019394A KR0150104B1 (ko) 1995-07-04 1995-07-04 반도체 소자의 게이트 산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0150104B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190020932A (ko) 2017-08-22 2019-03-05 주식회사 주안산업 평면장식용 장식판재 및 그를 이용한 평면장식 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030770A (ko) * 1997-10-06 1999-05-06 윤종용 비대칭 게이트 산화막 구조를 가지는 복합 반도체장치 및 그 제조 방법
KR20010045448A (ko) * 1999-11-05 2001-06-05 박종섭 게이트산화막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190020932A (ko) 2017-08-22 2019-03-05 주식회사 주안산업 평면장식용 장식판재 및 그를 이용한 평면장식 방법

Also Published As

Publication number Publication date
KR970008427A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US4574467A (en) N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
KR100306184B1 (ko) 반도체장치의제조방법
US5071777A (en) Method of fabricating implanted wells and islands of cmos circuits
KR0150104B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR100252856B1 (ko) 반도체 소자의 제조 방법
US5780347A (en) Method of forming polysilicon local interconnects
KR100267400B1 (ko) 스플릿 게이트 제조 방법
KR100231480B1 (ko) 반도체소자의 제조방법
KR100275111B1 (ko) 반도체소자의게이트산화막형성방법
KR100282984B1 (ko) 산화질소막을이용한스플릿게이트구조의시모스트랜지스터및그제조방법
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
KR100247693B1 (ko) 반도체장치의 제조방법
KR100244470B1 (ko) 반도체소자의 듀얼 게이트산화막 제조방법
KR0157911B1 (ko) 씨모스 소자의 제조방법
KR940009641B1 (ko) 마스크롬 제조방법
KR100230813B1 (ko) 롬 제조방법
JPS63202055A (ja) 半導体装置の製造方法
KR100218372B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100218367B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100356784B1 (ko) 미세선폭의상보형트랜지스터(cmosfet)제조방법
KR100225383B1 (ko) 반도체 소자의 제조 방법
KR0179019B1 (ko) 고전압 소자 제조방법
KR20000033914A (ko) 반도체소자의 제조방법
JPS6260254A (ja) 半導体装置の製造方法
JPH03245565A (ja) インテリジェントパワー半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee