KR0149580B1 - 고품위 텔레비젼 수신기와 같은 디지탈 무선 수신기의 신속한 갱신 적응 채널등화필터링 - Google Patents

고품위 텔레비젼 수신기와 같은 디지탈 무선 수신기의 신속한 갱신 적응 채널등화필터링

Info

Publication number
KR0149580B1
KR0149580B1 KR1019950005462A KR19950005462A KR0149580B1 KR 0149580 B1 KR0149580 B1 KR 0149580B1 KR 1019950005462 A KR1019950005462 A KR 1019950005462A KR 19950005462 A KR19950005462 A KR 19950005462A KR 0149580 B1 KR0149580 B1 KR 0149580B1
Authority
KR
South Korea
Prior art keywords
filter
response
signal
digital
fir filter
Prior art date
Application number
KR1019950005462A
Other languages
English (en)
Other versions
KR950028538A (ko
Inventor
양 지안
비이. 파텔 챈드라칸트
리우 티안민
레로리 림버그 앨렌
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Publication of KR950028538A publication Critical patent/KR950028538A/ko
Application granted granted Critical
Publication of KR0149580B1 publication Critical patent/KR0149580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 디지탈 무선파 수신기에 있어서 다중로신호효과를 등화하고 억압하는데 사용되는 형태의 적응필터링에 관한 것으로, 디지탈신호에 따라 변조되는 수신된 반송파에 응답하여 디지탈 무선 수신기가 때때로 바람직하지 않은 양의 다중로 왜곡이 생기는 변조신호를 디지탈형태에서 복원된다. 이 복원된 변조신호는 탭의 가중치가 적응적으로 고려되는 각각 N개의 탭의 형태로 되어있는 제1 및 제2유한임펄스응답(FIR)필터에 각각의 입력신호로서 인가된다. 제1FIR필터는 변조신호에 응답하여 다중로왜곡이 억압되는 출력신호를 공급한다. 제2FIR필터는 변조신호에 응답하여 제1FIR필터의 탭가중치에 대한 정정값을 발생시키는데 이 정정값은 디지탈신호 처리장치 혹은 DSP로 보통 알려진 형태의 마이크로프로세서로 수행될 수 있는 것보다 더 빠르게 발생된다. 디지탈비교기는 제1FIR필터응답의 샘플을 이상적인 응답의 해당샘플과 비교하여 제2FIR필터에 대한 갱신된 탭가중치를 발생시킨다.

Description

고품위 텔레비젼 수신기와 같은 디지탈 무선 수신기의 신속한 갱신 적응 채널 등화필터링
제1도는 본 발명의 제1실시예에 따라 구성된 적층 채널등화필터를 포함하고 있으며 고품위 TV 수상기에 사용될 수 있는 디지탈 무선 수신기의 개략도.
제2도는 본 발명의 제1실시예에 따라 제1 및 제2화상레이트 디지탈필터로 부터 구성되는 적층 채널등화필터의 개략도.
제3도는 제2도의 채널등화필터 회로에서의 일련의 동작의 타이밍도.
제4도는 제1화상레이트 디지탈필터를 포함하는 제2도의 적응 채널등화필터의 일부를 상세히 도시한 개략도.
제5도는 제2화상레이트 디지탈필터를 포함하는 제2도의 적응 채널등화필터의 일부를 상세히 도시한 개략도.
제6도는 제1도의 디지탈 무선 수신기에 사용되는 라인동기검출기의 개략도.
제7도는 본 발명의 제2실시예에 따라 구성된 적응 채널등화필터를 포함하고 있으며 고품위 TV 수상기에 사용될 수 있는 디지탈 무선 수신기의 개략도.
제8도는 본 발명의 제2실시예에 따라 제1 및 제2화상레이트 디지탈필터로 부터 구성되는 적층 채널등화필터의 개략도.
제9도는 제8도의 채널등화필터 회로에서의 일련의 동작의 타이밍도.
제10도는 제1화상레이트 디지탈필터를 포함하는 제8도의 적응 채널등화필터의 일부를 상세히 도시한 개략도.
제11도는 제2화상레이트 디지탈필터를 포함하는 제8도의 적응 채널등화필터의 일부를 상세히 도시한 개략도.
제12도는 본 발명의 제3실시예에 따라 구성된 적응 채널등화필터를 포함하고 있으며 고품위 TV 수상기에 사용될 수 있는 또 다른 디지탈 무선 수신기의 개략도.
제13도는 본 발명의 제3실시예에 따라 제1 및 제2화상레이트 디지탈필터로 부터 구성되는 적응 채널등화필터의 개략도.
제14도는 제1화상레이트 디지탈필터를 포함하는 제12도의 적응 채널등화필터의 일부를 상세히 도시한 개략도.
제15도는 제2화상레이트 디지탈필터를 포함하는 제12도의 적응 채널등화필터의 일부를 상세히 도시한 개략도.
제16도는 제1화상레이트 디지탈필터를 포함하는 제13도의 적응 채널등화필터의 일부로 실시될 수 있는 변형의 개략도.
본 발명은 디지탈 무선파 수신기에 있어서 다중로신호효과를 등화하고 억압하는데 사용되는 형태의 적응필터링에 관한 것으로, 특히 디지탈 TV 신호를 수신하는데 사용되는 디지탈 무선파 수신기에 관한 것이다.
순차적인 동영상을 나타내기 위하여 일반적으로 디지탈TV전송은 현재 사용되고 있는 강력한 영상압축기술에 크게 의존하여 전송되야 할 디지탈기호의 갯수를 줄인다. 포워드 오류정정 부호화가 디지탈신호상에서 수행되어 주로 임펄스잡음과 버어스트잡음과 대항한다. 비트오올(bit-error rate; BER)이 포워드 오류정정 부호화에 응답하여 정정하기 어려울 정도로 너무 크게 될때까지 수신된 디지탈신호로 부터 재생되는 영상은 눈에띠는 저하가 조금 생기거나 혹은 없을 것이다. BER이 오류정정 부호화의 능력을 초과하면, 전송된 영상을 복원하는 능력에 있어 엄청난 실패가 생기므로 TV수신기는 새로운 화상정보를 재생할 수가 없다. 만족스럽게 수신된 마지막 TV영상 혹은 만족스럽게 수신된 마지막 몇몇 TV영상으로 부터의 보의 (extrapolation)에 해당하는 고정화상을 시청화면에 나타내기 위한 준비를 할 수 있다. 이 고정화상에 수반하는 어떤 음성성분도 없게 될 것이다.
BER이 포워드 오류저정 부호화능력을 이겨낼때까지는 영상재생과정은 본질적으로 완전하며 그 이후의 영상재생과정에서는 사실상의 완전한 실패가 있으므로, 디지탈 TV 수상기상에서 다중로 혹은 다른 채널왜곡의 가시적인 효과의 특성을 기술하기가 어렵다. 따라서, 디지탈 TV 수신기상에서의 다중로왜곡의 효과는 보통 오류정정이 수행되기전에 디지탈기호에서의 오율이라는 특징이 있다. 오류정정이 수행되기전 다중로왜곡이 디지탈기호에서의 오율을 크게 증가시키는 정도까지 그것에 대하여 보상하는 것이 매우 바람직하다. 이것은 압도되고 있는 포워드 오류정정 부호화 능력으로 인한 영상재생과정에서의 실패발생을 피하는데 도움이 된다.
다중로왜곡이 발생하는 전송채널은 제1전송특성에 따라 처음에 전송된 신호에 응답하는 탭 지연라인(tapped-delay-line)이라고 할 수 있다. 디지탈 무선 수신기에 있는 이 필터의 출력포트는 보통 검출된 신호의 재디지탈변환에 앞서 반송파변조에 대한 최종 검출기의 출력포트에 있는 것으로 추정된다. 이 필터의 응답상에서 다중로왜곡의 효과는, 제1전송특성에 의하여 승산될때 관심있는 주파수대역을 통하여 실질적으로 일정한 그룹지연과 실질적으로 고른 진폭 대 주파수 특성을 가진 결과를 발생시키는 제2전송특성을 가진 채널등화필터를 통하여 다중로왜곡이 있는 디지탈변환된 응답을 통과함으로써 디지탈 수신기에서 보상될 수 있다. 다중로왜곡은 전송채널내에서 때때로 변화하기 쉬우며 서로 다른 전송채널의 다중로왜곡 특성은 서로 다른 전송채널 가운데서 선택할 수 있는 무선수신기가 다르므로, 보통 채널등화필터는 필터링특성이 수신상태에 응답하여 조정될 수 있는 적응필터이다.
전송되는 디지탈신호의 특성은 이미 공지되어 있으므로 다중로 검파와 적응채널등화의 시스템에 그러한 특성을 이용하는 것이 적어도 이론상 가능하다. 그렇지만 여러가지 문제가 이러한 채널등화로의 접근을 제한한다. 따라서, 현재 영상목적에 사용되고 있지 않는 TV신호의 일부에 처해있는 트레닝신호를 반복적으로 전송하는 것과 억압을 위한 배열전에 다중로왜곡의 검파 및 특성서술에 대해 이 트레닝신호를 사용하는 것이 바람직하다는 것을 TV 엔지니어들은 인식해 오고 있다. 그러한 신호를 여기에서는 트레닝신호로 통칭하며 서로 다른 다양한 트레닝 혹은 고스트 소거기준신호가 특허 및 다른 기술 간행물에 기술되어 왔다. 다중로왜곡을 제거하기 위한 전략은 TV신호의 나머지부분과 동일한 다중로왜곡을 받는 전송된 트레닝 신호에 의존한다. 그러면 수신기에 있는 컴퓨터는 수신되는 왜곡된 트레닝신호를 검사할 수 있으며, 왜곡없는 트레닝신호의 공지의 지식으로 전송채널의 특성을 계산할 수 있다. 그런다음 컴퓨터는 수신된 신호에 응답하여 하지만 다중로신호의 효과를 억압하려 하는 필터에 필요한 특성을 계산할 수 있다.
고품위TV(HDTV)를 방송하기 위한 디지탈 TV신호에 있어서 각 데이타필드는 314개의 데이타라인을 포함하고 있으며 그 필드는 그 발생순서별로 모듈로-2로 연속적으로 넘버링된다. 각 데이타라인은 +S, -S, -S 및 +S의 연속하는 값을 가진 4개의 기호의 라인등기부호그룹을 시작한다. 값 +S는 최대 양의 데이타폭 이하의 한 레벨이며, 값 -S는 최대 음의 데이타폭 이상의 한 레벨이다. 데이타라인은 각각 77.7마이크로초의 지속구간으로 되어 있으며 약 10Mb(메가비트)/초의 기호레이트에 대하여 데이타라인당 832개의 기호가 있다. 각 데이타필드의 최초의 라인은 채널등화 및 다중로 억업절차에 대한 트레닝신호를 부호화하는 필드동기부호그룹이다. 트레닝신호는 511-샘플 의사랜덤시퀀스(pseudo-random sequence; PR 시퀀스)이며 그 다음은 3개의 63-샘플 PR시퀀스가 이어진다. 이 트레닝신호는 각 홀수 데이타필드의 첫번째라인에서 제1논리규약 및 각 짝수 데이타필드의 첫번째라인에서 제1논리규약과 1의 보수인 제2논리규약에 따라 전송된다. 기준시퀀스가 분석될 수 있고 채널특성이 결정될 수 있으며 적절한 등화필터가 수행될 수 있다. 그러나, 이 과정은 다소 느릴 수가 있으며 경과시간에 아주 빠르게 변하는 비행기 진동과 같은 임의의 다중로에 대하여 분명히 적당치가 않다.
HDTV에서 사용되는 디지탈신호의 특성으로 인해 채널등화필터의 적응이(기준 시퀀스가 없을때) 결정을 바탕으로 하여 수신된 기호마다 수행될 수 있다. 그러나, 현재 수신채널을 초기에 등화하거나 시간적으로 변하는 다중로를 추적하는 속도상에서 제한적인 요소가 사용되고 있는 계산장치의 처리속도에 의하여 설정된다. 계산장치의 처리속도를 증가시키는 것은 필터계수의 모든 계산과 후속하는 갱신이 각각 새롭게 수신되는 기호나 매우 작은 그룹의 새롭게 수신되는 기호로 실현될 수 있는 지점에 도달될 때까지 시스템성능을 향상시키게 될 것이다.
적응등화/다중로소거를 수행하는 몇몇 방법들이 문헌에 기술되어 있다. 가장 간단히 말하면 입력신호는 등화기필터를 통하여 처리된다. 그 필터출력은 원하는 출력과 비교되며 어떤 알고리즘을 기준으로 필터변수에 대한 정정이 계산되고 필터로 적응된다. 그 과정은 등화된 필터출력이 정정될 때까지 계속하여 반복되므로 다중로효과가 충분히 감쇄되어 수용할 수 있는것으로 규정된 레벨을 초과하지 않는다. 관련된 계산의 본질의 이해를 돕기 위하여 참고로 반영된 다음의 간행들이 참조된다.
G.A. clark, S.K. Mitra, S.R. Parker, Block implementation of adaptive digital filters, IEEE Trans. ASSP, pp. 744-752, Vol.29, 1981년 6월, J.C. Lee, C.K. Un, Performance Analysis of Frequency-Domain Block LMS Adaptive Digital Filters, IEEE Trans. on Circuits and Systems. pp. 173-189, Vol.36, No.2, 1989년 2월.
기본적인 적응등화/다중로소거 방정식은 마지막에 리스트된 참고간행물로 부터 다음과 같이 공지되어 있다.
이 적응 알고리즘은 N개의 기호의 그룹을 기준으로 한 것으로 각 기호를 기준으로 한 것은 아니다. 그러한 알고리즘은 블럭 LMS(least mean square; 최소평균제곱)로 불려진다. 채널변화속도가 N개의 기호의 블럭과의 실현된 수렴보다 더 느릴때 공지의 LMS와 동일한 성능을 가진다는 것이 알려져 있다.(이들 방정식에서 위 첨자항은 위첨자에 의하여 누승하는 항이 아니다. 일반항 다음에 오는 위첨자는 특정항의 집합에 대한 다음지표의 집합이며 각 집합에 있는 특정항은 일반항 다음에 오는 아래첨자에 의하여 지시된다.)
계수 Wk(변수 m은 그것이 단지 갱신되는 수를 나타내므로 여기에 기입되지 않았음)를 가진 채널등화필터와(고스트 및/혹은 등화) 입력데이타 xn은 식(1)에 따라 등화된 데이타 yn을 발생시킨다. 식(1)에 의해 나타난 등화는 실시간으로 실행되어야 하므로 적절한 FIR필터를 사용하여 그 등화를 실시하는 것이 표준적인 실시가 된다. 등화가 트레닝신호를 사용하여 실행될때, IIR필터는 동일수의 탭을 가진 FIR필터보다 더 나은 가장 강한 신호에 대하여 지연되는 다중로 응답을 억압한다. 결정을 바탕으로 한 등화에 있어서, 채널등화필터에 대한 가중치계수의 계산은 엄밀히 다중로의 시간관계에 의존하지 않거나 그것을 나타내지 않는 어떤 관찰에 근거한다. 계산절차를 가중치계수의 적당한 초기값을 모르고 시작하면 그 절차는 폐쇄(blind)등화로 통칭된다. IIR필터의 응답이 특성상 재생되기 때문에 폐쇄등화에 의해 생기는 오류는 끊임없이 생기기 쉬우며 계산을 계속함으로써도 좀처럼 제거되지 않을 것이다. 아마도 이것이 본원 명세서에 기술된 발명이 행해졌을때까지 결정을 기초로 한 등화가 FIR 채널등화필터만으로 불변적으로 사용되어온 이유일 것이다.
본원 명세서에 서술된 발명이 이루어졌을 때까지, 필터적응에 대한 계산은 디지탈신호 처리장치(digital signal processor) 혹은 DSP로 보통 알려진 마이크로프로세서 형태를 사용하여 수행되어 왔다. 각 샘플데이타에 yn에 대하여 오류 en의 추정값은 식(2)에 따라 yn의 알려진 혹은 예측된(결정을 바탕으로 한) 값으로 부터 계산된다. 오류추정값 및 입력데이타 xn은 식(3)에 따라 등화필터계수 Wk에 대한 정정값을 계산하는데 사용된다. 그러면 이 정정값을 사용하여 등화필터계수 Wk가 갱신된다. 식(4)에서 변수 m은 정정값시퀀스를 나타낸다.
계수에 대한 총 정정값은 들어오는 데이타와 y의 추정값에 따라 오류가 생길 수 있으므로 계수 Wk의 정정집합으로의 수렴이 느려지게 될 경우에서는 예측된 정정값의 일부만을 사용하는 것이 신중한 것이다. 그러나 만일 예측에 오류가 있었다면 그 결과에 미치는 영향은 최소한이 될 것이다. 모든 데이타집합으로부터 정정값을 계산하고 수행하는 것이 바람직할 것이다. 그러나, 입력되는 데이타의 레이트는 잔류측파대(vestigial sideband; VSB)전송을 사용하는 Grand Alliance 시스템에 대하여 약 10메가기호/초이며 복합진폭변조(complex-amplitude-modulation; QAM)을 사용하는 General Instrument 우선 HDTV 시스템에 대하여는 약 5메가기호/초이다. 그러나 QAM의 경우, 데이타 xn, yn등은 복소수임이 지적되어야 한다. 따라서 식(3)에서 항 x(j-k)는 공액 복소수 x(j-k)*일 것이다. 시판되는 DSP 마이크로프로세서의 속도를 고려하면 모든 데이타집합으로부터 정정값을 계산하고 수행하는 것은 비실용적이다.
트레닝신호를 사용하여 이 과정을 수행하기 위하여, 공지의 트레닝신호를 롬(ROM)에 저장하고 DSP(마이크로프로세서)를 사용하여 Wk를 계산하고 등화필터계수를 갱신하는 것이 일반적인 실시이다. 그렇게 하여 등화가 실현될 수 있는 레이트는 DSP의 동작속도와 Wk를 계산하는 처리시간에 입각한다. 예를들어, 식(3)은 갱신할 적마다 N개의 승산-가산 연산(혹은 N=256 및 10메가기호/초의 데이타레이트에 대하여 갱신할 때마다 약 2.5×1012승산-가산 연산)을 취한다. 이는 마이크로프로세서가 처리할 수 있는 것을 훨씬 초과한다. 사실상 트레닝신호 길이와 필요한 계산의 양이 방대하므로, 가장 빠른 마이크로프로세서라 하더라도 필터계수 갱신을 등화하는 레이트를 제한한다. 정정값을 계산하는데 필요한 시간이 이용할 수 있는 DSP 속도에 대하여 상대적으로 크므로 결정에 의한 계산은 느리다. 이러한 단점들은 시간적으로 변하는 다중로를 처리하는 한계를 직접적으로 반영한다.
본 발명에 따르면, 디지탈신호에 따라 변조되는 수신된 반송파에 응답하여 디지탈 무선 수신기가 때때로 바람직하지 않은 양의 다중로 왜곡이 생기는 변조신호를 디지탈형태에서 복원한다. 이 복원된 변조신호는 탭의 가중치가 적응적으로 고려되는 각각 N개의 탭의 형태로 되어있는 제1 및 제2유한임펄스응답(FIR)필터에 각각의 입력신호로서 인가된다. 제1FIR필터는 변조신호에 응답하여 다중로왜곡이 억압되는 출력신호를 공급한다. 제2FIR필터는 변조신호에 응답하여 제1FIR필터의 탭 가중치에 대한 정정값을 발생시키는데 이 정정값은 디지탈신호 처리장치 혹은 DSP로 보통 알려진 형태의 마이크로프로세서로 수행될 수 있는 것보다 더 빠르게 발생된다. 디지탈비교기는 제1FIR 필터응답의 샘플을 이상적인 응답의 해당샘플과 비교하여 제2FIR필터에 대한 갱신된 탭가중치를 발생시킨다.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 기술한다.
제1도는 수신 안테나 11를 통하여 공중으로 전송되는 무선주파수(R-F)신호를 수신하는 디지탈 무선 수신기 10을 도시하고 있다. 디지탈 무선 수신기 10은 또한 유선방송 시스템을 통하여 R-F신호를 수신할 수도 있으나 수신기 10이 무엇에 의해 R-F신호를 수신하느냐 하는 정확한 본질이 본 발명의 직접적인 관심사는 아니다. 극초단파(UHF)대역에서 고품위TV/신호의 공중전파 전송은 다소 긴 차동지연이 있는 다중경로가 생기기 쉬우므로, 가장 강한 다중로가 5마이크로초보다 작은 자동전송 지연을 나타낸다 하더라도 20마이크로초까지의 차동전송지연이 있는 다중경로에 대해 정정하는 채널등화가 시판용으로 바람직하다. 유선방송 고품위TV신호에서의 다중로는 일반적으로 더 짧은 차동지연을 가진다. 각 샘플은 약 100나노(nano)초의 지속시간을 가지는데 초 당 10메가(meag) 샘플의 샘플레이트를 가정하면 유한임펄스응답(finite-impulse-response; FIR)디지탈필터는 20마이크로초까지의 차동지연이 있는 다중로에 대해 정정하는데 적어도 200개의 탭을 필요로 할 것이다. Grand Alliance 시스템에서 기호레이트는 초 당 약 10메가기호이며 만일 샘플레이트가 인자 R만큼 더 높다면 FIR필터는 비례하여 더 많은 탭을 필요로 할 것이다. 예를들어, 288개의 탭을 가진 FIR필터는 1.44의 오버샘플링비 R을 지원할 것이다.
수신된 R-F신호는 중간주파수(I-F)신호를 최종 I-F증폭기 13으로 공급하는 동조기 12에 인가된다. 최종 I-F 증폭기 13의 증폭된 응답은 검파기 14로 인가되며, 이 검파기 14는 디지탈신호에 따라 변조되며 동조기 12에 의하여 I-F로 변환되는 수신 반송파에 응답하여 변조신호를 복원한다. 이 변조신호는 디지탈신호를 부호화한 아날로그신호이다.
검파기 14는 단순히 포락선검파기가 될 수도 있고, 더 나은 선형성을 위해 강화된 반송파 검파기, 준동기(quasi-synchronous)검파기, 혹은 동기검파기가 될 수도 있다. 동조기 12는 하나 이상의 I-F 증폭기를 사용하는 복수 변환 형태가 바람직하다. 몇 기가(giga)헤르쯔의 제1중간주파수로의(제1검파단계에서) 수신된 R-F신호의 상향 주파수변환이 인접채널로부터 원하는 채널을 선택하는데 필요한 표면 탄성파(surface-acoustic-wave:SAW)필터의 구성을 용이하게 하는데 바람직하다. 그러면 동조기 12에 대한 한 형태의 설계에 있어서 제1I-F증폭기 응답은 제2I-F증폭기(13)에 의한 증폭을 위해 종래의 45MHz 중간주파수로(제2검파단계에서) 하향 주파수 변환되며 제2I-F증폭기 응답은 제3검파기(14)에 의해 검파된다. 또한, 동조기 12에 대한 다른 형태의 설계에 있어서 제1I-F증폭기 응답이 제2I-F증폭기에 의한 증폭을 위해 종래의 45MHz 중간주파수로 하향 주파수 변환된 다음 제3I-F증폭기(13)에 의한 증폭을 위해(제3검파단계에서) 두번째로 하향 주파수 변환되며 제3I-F증폭기 응답은 제4검파기(14)에 의해 검파된다. 본 발명은 오토다인 혹은 호모다인 형태의 최종변환을 사용하는 배열 및 I-F증폭기 응답이 직접 아날로그-디지탈 변환기로 공급되고 검파기 14가 제거되는 배열을 포함하는 이들 및 다른 형태의 검파배열로 사용될 수 있다.
제1도에 도시한 검파배열에 있어서, 검파기 14에 의해 복원되는 아날로그 변조신호는 본 발명에 따라 구성되는 적응채널등화필터 16에 디지탈 입력신호로서 인가되도록 아날로그-디지탈 변환기 15에 의하여 디지탈변환된다. 이때의 디지탈 입력신호는 수신된 반송파를 변조한 디지탈신호를 나타내고 있으나 대부분의 디지탈전송구조에서 이 신호는 수신된 반송파를 변조한 디지탈신호와 동일하지 않다. 적응채널등화필터 16은 그 구성소자로서 조정할 수 있는 탭가중치를 가지고서 거기로 인가되는 디지탈 입력신호에 응답하여 출력신호로서 인가되는 응답을 발생시키는 N-탭 제1FIR필터를 구비하고 있다. 본 발명에 따르면, 적응채널등화필터 16은 또한 그 구성소자로서 조정할 수 있는 탭가중치를 가지고서 제1FIR필터의 탭가중치의 조정값을 계산하는데 사용되는 N-탭 제2FIR필터를 구비하고 있다. 필터 16으로부터의 출력신호는 일반적으로 공지된 형태의 것들 중 하나가 될 수 있는 기호복원회로 17에 디지탈 입력신호로서 인가된다. 기호복원회로 17은 수신된 반송파를 변조한 디지탈신호에 있는 오류가 생기기 쉬운 디지탈정보를 재생한다. 회로 17로부터 공급되는 디지탈정보의 데이타포맷은 어떤 시스템에서 수신되는 반송파를 변조하는 디지탈신호의 그것에 따를 수도 있으며 혹은 그 데이타포맷이 다를 수도 있다.
일반적으로, 기호복원회로 17로부터 공급되는 디지탈정보는 인터리브 형태에 있는 기호스트림이며 따라서 디인터리버(de-interleaver) 18에 입력신호로서 인가된다. 디인터리버 18로부터의 디인터리브 기호스트림은 오류정정회로 19로 공급되며, 이 오류정정회로 19는 기호스트림에 포함된 오류정정부호에 응답하여 기호스트림에 있는 오류를 정정하며 비용장(non-redundant) 기호스트림을 그 출력신호로서 공급한다. 이 비용장 기호스트림은 회로 19가 입력신호로서 수신하는 용장 기호스트림에서 오류레이트가 그 신호에 있는 오류정정부호의 오류정정능력을 이겨내지 못하는 한 전송을 위해 처음부터 공급되는 디지탈정보를 재생한다. 고품위TV 수상기에서, 오류정정회로 19로부터 공급되는 디지탈데이타는 각 패킷에서의 헤더 코딩에 따라 데이타의 패킷을 분리하는 수상기의 그러한 영역으로 공급되어 영상신호 재구성회로 및 음성신호 재구성회로 인가된다.
클럭발생기 20은 디지탈 무선 수신기 10에 필요한 부분이다. 제1도의 클럭발생기 20은, 서로의 종속접속을 통하여 디지탈샘플의 추이를 시간조정하는 소자 15-19에 샘플클럭으로 통용되는 제1클럭신호를 공급하는 전압제어발진기(voltage-controlled oscillator; VCO) 201을 구비하고 있다. 이 제1클럭신호는 본원 명세서에서 제1클럭주파수로 통용되는 레이트에서 발생되며 기호클럭레이트의 2의 정수승배로 정하는 것이 편리하다. 자동주파수 및 위상제어(automatic-frequency-and-phase-control; AFPC)회로 202는 VCO 201에 대한 제어신호를 공급한다. 라인동기검출기 203은 채널등화필터 16의 응답에서 연속하는 값 +S, -S, -S 및 +S를 가진 4개의 기호의 데이타라인 동기부호그룹의 각 발생을 검출한다. LINESYNC펄스가 각각의 그러한 부호그룹의 발생에 응답하여 발생되며 이들 LINESYNC펄스는 AFPC회로 202에 입력신호로서 공급된다. AFPC회로 202로 인가되는 AFPC귀환신호를 발생시키는 주파수분할동작에 있어서, 라인 당 샘플(샘플/라인) 카운터 204는 VCO 201로부터 공급되는 제1클럭주파수의 사이클의 수를 카운팅하여 그 카운팅값이 데이타라인에서 발생되어야 할 샘플의 수에 도달할 때마다 오버플로펄스를 발생시킨다. AFPC회로 202는 오버플로펄스를 데이타라인동기검출기 203에 의하여 검출되는 펄스와 비교하는 펄스판별기와 펄스판별기 출력신호를 저역필터링하는 AFPC필터로 구성되며 AFPC필터 응답은 VCO 201로 인가된다.
제1도에 상세히 도시하지 않았지만, AFPC루프 위상록이 재설정될 때마다 VCO 201로부터 아날로그-디지탈 변환기 15로 공급되는 제1클럭신호의 작은 위상을 조정하는데 사용되는 회로도 있다. 이 회로는 디지탈변환시 수행되는 표분화를 조정하므로 기호간 오류를 최소화하기 위한 최상의 시간정렬이 된다. 이 회로에 대한 제어신호와 최종 I-F 증폭기 13에서의 이득을 조정하는 자동이득제어(AGC)신호는 기호복원회로 17에 있는 적당한 검출회로에 의하여 전개될 수 있다.
제1도의 클럭발생기 20은 제1클럭신호에서 천이를 주기적으로 카운팅하여 적응 채널등화필터 16으로 공급되는 UPCOUNT신호를 출력하는 카운터 205를 더 구비하고 있다. 디코더 206은 N-1의 값에 이르는 UPCOUNT에 응답하여 제2클럭신호를 발생시키며, 디코더 207은 L+2N-1의 값에 이르는 UPCOUNT신호에 응답하여 제3클럭 신호를 발생시킨다. 디코더 208은 2L+2N-1의 값에 이르는 UPCOUNT신호에 응답하여 카운터 205의 다음 카운팅값을 0이 되게 한다. 따라서, 제2 및 제3클럭신호는 제1클럭주파수의 (2L+2N)번째 약수인 제2클럭주파수의 서로 다른 위상에서 발생한다. 디지탈회로의 설계에 정통한 사람이라면 알 수 있는 바와 같이, 제1, 제2 및 제3클럭신호는 클럭발생기 20에 대한 다양한 설계에 있어 단일위상이나 복수위상 펄스신호로서 공급된다.
카운터 204로부터의 SAMPLE-PER-LINE-COUNT의 상위비트들은 SYMBOL-PER-LINE-COUNT를 제공한다. 샘플/라인 카운터 204로부터의 오버플로펄스(혹은, 선택적으로 라인동기검출기 203으로부터의 LINESYNC펄스)는 데이타라인카운터 210에 의하여 카운팅되며 이 데이타라인 카운터 210은 628까지 카운팅한 다음 1의 초기의 카운팅값으로 넘어가 DATA-LINE-COUNT를 출력한다. 이 DATA-LINE-COUNT는 필드동기검출기 211에 입력신호로서 공급되며 필드동기검출기 211은 DATA-LINE-COUNT가 1혹은 315일때를 검출하여 FIELDSYNC펄스를 발생시키는 디코딩회로를 구비하고 있다. SYMBOL-PER-LINE-COUNT와 DATA-LINE-COUNT는 내부에 포함된 램(RAM)을 어드레싱하는데 사용되도록 디인터리버 18로 공급된다. 데이타라인카운터 210은 최상위비트가 모듈로-2 DATA-FIELD-COUNT이고 하위비트들이 필드 당 라인을 카운팅하는 산술을 이용하는 것이 가장 편리하기는 하지만 필요하지 않다. 이는 디인터리버 18의 설계를 단순화 한다.
디지탈 무선 수신기 10에서 카운터 210에 의하여 발생되는 DATA-LINE-COUNT는 수신전송에 있어서의 데이타에 동기되어야만 한다. 카운터 210은 제1리셋신호에 응답하여 카운터단으로 0의 카운팅값을 잼로드하고 제2리셋신호에 응답하여 카운터단으로 314의 카운팅값을 잼로드하도록 설계된다. 카운터 204로부터의 SAMPLE-PER-LINE-COUNT는 롬(ROM) 212에 어드레싱으로서 인가되며 이 ROM 212는 각 짝수필드에 있는 첫번째 데이타라인(데이타프레임에서 라인 315)마다 위치한 연속하는 PR시퀀스를 포함하는 데이타라인을 저장하고 있다. 이 데이타라인은 ROM 212로부터 승산 및 누산 처리장치 213으로 피승수입력신호로서 반복적으로 독출된다. 처리장치 213은 채널등화필터 16 응답을 승수입력신호로서 수신한다. 처리장치 213은 2중-임계 검출기 214로 인가되는 누산된 출력신호를 발생시키기 위하여 곱셈결과를 누산한다. 이 누산의 결과는 라인동기검출기 203으로부터 처리장치 213으로 공급되는 LINESYNC펄스에 응답하여 각 데이타라인의 처음에서 0으로 리셋된다. 처리장치 213으로부터의 누산된 출력신호는, 대부분의 데이타라인이 ROM 212로부터 반복적으로 독출되는 데이타의 라인과 강력하게 상관 혹은 강력하게 반상관되려고 하지 않으므로 그것에 대해 진폭이 작게 될 것이다. 짝수필드의 최초의 데이타라인은 ROM 212로부터 반복적으로 독출되는 데이타라인과 강력하게 상관되어 처리장치 213으로부터 양의 극성의 누산된 출력신호를 발생시키는데 이 신호는 충분히 큰 진폭으로 되어 있어 2중-임계 검출기 214에 있는 양의 임계값 이상으로 증대한다. 2중-임계 검출기 214는 상승되고 있는 이 양의 임계값에 응답하여 263의 카운팅값이 카운터단으로 잼로드되도록 제1리셋신호를 카운터 210으로 공급한다. 홀수필드의 최초의 데이타라인은 ROM 212로부터 반복적으로 독출되는 데이타라인과 강하게 반상관되어 처리장치 213으로부터 음의 극성의 누산된 출력신호를 발생시키는데 이 신호는 충분히 큰 진폭으로 되어 있어 2중-임계 검출기 214에 있는 음의 임계값 이하로 하강한다. 2중-임계 검출기 214는 하강되고 있는 이 음의 임계값에 응답하여 0의 카운팅값을 카운터단으로 잼로드되도록 제1리셋신호를 카운터 210으로 공급한다.
제2도는 채널등화필터 16의 일반적인 구성을 도시한 개략도로서 이는 내부의 제1FIR필터 31과 제2FIR필터 32가 Santa Clara CA의 ZORAN 회사에 의하여 제조된 288-탭 ZR33288 영상레이트 디지탈필터와 같은 상용제품의 영상레이트 디지탈필터가 될 수 있다는 점에서 본 발명의 바람직한 실시예가 된다. 제3도는 초기화 동작이 완료된 후에 발생하는 정상동작시의 제2도의 채널등화필터구성에서의 일련의 동작의 타이밍도이다. 횡시간축의 측정은 카운터 205로부터의 UPCOUNT의 상태에 따라 모듈로-(2L+2N)을 기준으로 수행된다.
필터 31과 32는 N-탭 필터인 것으로서 본원 명세서에서 더 일반적으로 기술된다. 아날로그-디지탈 변환기 15로 부터 직접 접속되어 있으므로 변조신호의 디지탈 샘플들이 제1FIR필터 31의 입력포트로 연속적으로 인가된다. 제1FIR필터 31은 그 내부에 N-탭 지연라인 311, 가중치가 고려된 합산기 312, N개의 디지탈레지스터의 뱅크 313, 디지탈가산기 314, 후처리레지스터 315 및 N개의 디지탈 레지스터의 또다른 뱅크 316을 구비한 것으로 제4도에 상세히 도시되어 있다. 제3도의 파형(h)에 대하여 필터 31의 필터링계수를 갱신시키는 Wk+μ△샘플에 의해 기입되기 위하여 섀도우계수레지스터의 뱅크 316은 제1도의 카운터 205로부터의 UPCOUNT가 (L+N)의 카운팅값부터 (L+2N-1)의 카운팅값까지 진행하는 시간동안 0부터(N-1)로 증가하는 어드레스에 의해 순차적으로 어드레싱된다. (L+2N-1)의 카운팅값 다음에 제1도의 디코더 207은 제3도의 파형(a)에 나타낸 바와 같이 제3클럭신호를 발생시킨다. 이 제3클럭신호는 계수전송명령으로서 필터 31로 인가되어, 섀도우계수레지스터의 뱅크 316의 각각의 내용을 가중치가 고려되는 합산기 312에 사용되는 가중치를 공급하기 위하여 작업(working)계수레지스터의 뱅크 313에 있는 해당레지스터에 병렬로 전송되도록 한다. 지연라인 311의 최종탭은 필터 31의 핀에서 이용할 수 있으며 지연라인 311의 입력으로 N샘플클럭 빨리 인가되는 입력신호 x에 대한 응답 x*z-N을 제공한다. 이 지연된 응답 x*z-N은 지연라인 33에서 또 L샘플만큼 지연되어 입력신호로서 제2FIR필터 32에 공급되는 또 다른 지연된 응답 x*z-(L+N)을 발생시킨다. 지연라인 33은 클럭 디지탈 지연라인이 바람직하다.
제5도에 상세히 도시한 제2FIR필터 32의 구조와 내부동작은 제1FIR필터 31의 것과 유사하다. 제2FIR필터 32는 그 내부에 N-탭 지연라인 321, 가중치가 고려되는 합산기 322, N개의 디지탈레지스터의 뱅크 323, 디지탈가산기 324, 후처리레지스터 325 및 N개의 디지탈레지스터의 또 다른 뱅크 326을 구비하고 있다. N-탭 지연라인 311과 321은 예를들어 다중병렬비트의 (N-1)단 시프트레지스터 즉, 8-병렬비트 N-탭 지연라인을 사용하는 ZR33288 영상레이트 디지탈필터로서 수행될 수 있다. 제3도의 파형(d)에 대하여 필터 31의 필터링계수를 갱신시키는 e샘플에 의하여 기입되기 위하여 섀도우계수레지스터의 뱅크 326은 제1도의 카운터 205로 부터의 UPCOUNT가 0부터 (N-1)의 카운팅값으로 진행하는 시간동안 (N-1)로 부터 0으로 감소하는 어드레스에 의하여 순차적으로 어드레싱되는데 이 (N-1)카운팅값 다음에 제1도의 디코더 206이 제3도의 파형(e)에 도시한 바와 같이 제2클럭신호를 발생시킨다. 이 제2클럭신호는 계수전송명령으로서 필터 32로 인가되어, 섀도우계수레지스터의 뱅크 326의 각각의 내용을 가중치가 고려되는 합산기 322에 사용되는 가중치를 공급하기 위하여 작업계수레지스터의 뱅크 323에 있는 해당레지스터에 병렬로 전송되도록 한다. 섀도우계수레지스터의 뱅크 326은 다음 갱신의 탭가중치가 순차적으로 발생되는 각 구간 동안에 제2FIR필터 32에 대한 그러한 다음 갱신의 탭가중치를 임시 저장한 후 그것을 작업계수레지스터의 뱅크 323의 각각의 것에 갱신된 탭가중치로서 인가하는 수단을 제공하여 N-탭 제2FIR필터 32의 탭가중치의 주기적인 갱신중의 하나를 수행한다.
필터계수에 변화가 있은 후에 FIR필터 31과 32 각각은 새로운 계수가 인가되는 응답이 나타나기 전에 L개의 샘플구간의 지연을 나타낸다. 이 지연은 필터의 디지탈가산기와 후처리레지스터를 통한 전파지연으로 인해 생긴다. ZR33288에서 이 지연은 8개의 샘플구간이다. 필터계수의 갱신에 대한 FIR필터 31과 32의 응답에서의 이러한 지연으로 필터 16회로에서 적당한 보상지연이 있어야 하므로 데이타와 필터계수는 필터 31과 32 둘다에서 적당한 시간정렬에 있게된다. 지연라인 311과 33에 의하여 제공되는 x-(L+N)지연은 식(1)에 대하여 응답 y의 계산을 수행함에 있어 필터 31에 의하여 사용되는 필터 31로의 입력신호 x의 샘플을 지연하는데 사용되는 그러한 보상지연이므로 그러한 동일 샘플은 식(3)에 대한 계산을 수행하여 제공하게 될 것과 동일한 결과를 제공하는 과정에 의하여 응답 △의 계산을 수행함에 있어 필터 32에 의하여 후속하여 사용될 수 있다. 제3도의 파형(c)에 도시한 y샘플의 블럭을 필터 31의 응답에서 야기시키는 제3도의 파형(b)에 도시한 x샘플의 동일 블럭은 제3도의 파형(f)에 도시한 것처럼 지연되어 입력신호 x*z-(L+N)을 제공하여 이는 필터 32의 응답에서 제3도의 파형(g)에 도시한 △샘플의 블럭을 야기시킨다. 식(2)에 대한 계산은 최상의 추정값발생기 35로부터 공급되는 진리값의 최상의 추정값 d를 응답 y로 부터 감산하는 디지탈감산기 34에 의하여 수행되어 필터 32에 대한 갱신된 필터계수 e를 발생시킨다. 응답 y는 제3도의 파형(c)에 도시한 바와 같이 이전의 필터계수에 의하여 발생되는 샘플의 가중치가 고려되는 합산기 312를 클리어하기 위해 발생하는 필터 31에서의 작업필터계수의 각 병렬 갱신후에 L샘플배 지연된다. 그러면 제3도의 파형(d)에 대하여 필터 32에 있는 섀도우계수레지스터의 뱅크 326으로의 e계수의 순차적인 로딩은 필터 32가 제3도의 파형(e)의 제2클럭신호에 응답하여 작업계수레지스터의 뱅크 323으로 갱신된 필터계수를 전송하고 필터 31에 있는 섀도우계수레지스터의 뱅크 316을 갱신하는데 사용되도록 △샘플을 발생시키기 시작할 수 있기전 또 N 샘플배가 걸린다. 이러한 △샘플은 제1도의 카운터 205로 부터의 UPCOUNT가 (L+N)의 카운팅값부터 (L+2N-1)의 카운팅값으로 진행하는 시간동안 제3도의 파형(g)에 도시한 바와 같이 공급되는 L샘플의 잠재구간 후에 필터 32로 부터 나타난다.
스캘러 36은 제1도의 카운터 205로 부터의 UPCOUNT가 (L+N)의 카운팅값으로 부터 (L+2N-1)의 카운팅값으로 진행하는 시간동안 식(4)의 계산을 수행하는 계수누산레지스터의 뱅크 37로 △샘플의 영역을 μ△샘플로서 공급한다. 제3도의 파형(h)에 대하여 결과로 얻어지는 Wk+μ△샘플은 계수누산레지스터의 뱅크 37에 의하여 순차적으로 발생될때 섀도우계수레지스터의 뱅크 316으로 기입된다. 제1도의 카운터 205로 부터의 UPCOUNT는 감수입력신호로서 제2도에 있는 디지탈감산기 38에 인가되어 피감수입력신호 (L+2N-1)로 부터 감산되어 계수누산레지스터의 뱅크 37에 있는 레지스터를 선택적으로 어드레싱하는데 사용되는 차신호를 발생시킨다. 이 차신호는 제1도의 카운터 205로 부터의 UPCOUNT가 (L+N)의 카운팅값으로 부터 (L+2N-1)의 카운팅값으로 진행할 때 (N-1)로 부터 0으로 감소한다. 이 차신호의 부호비트는 제거되며 남아있는 하위비트들은 제1도의 카운터 205로 부터의 UPCOUNT가 (L+N) 카운팅값으로 부터 (L+2N-1) 카운팅값까지 진행하는 시간동안 (N-1)부터 0까지 감소하는 순차어드레스로서 섀도우계수레지스터의 뱅크 316에 있는 해당 레지스터는 병렬로 선택된다. 계수누산레지스터의 뱅크 37은 상기 제1FIR필터의 탭가중치를 임시 저장하며 정정값이 발생되면 그것을 누산하는 수단을 제공하며, 그 다음에 섀도우계수레지스터의 뱅크 316은 제1FIR필터의 탭가중치의 주기적인 갱신중의 하나를 수행하기 위하여 제1FIR필터에 대한 정정된 탭가중치를 병렬로 작업계수레지스터의 뱅크 313으로 전송하는 수단을 제공한다.
제1도의 카운터 205로 부터의 UPCOUNT는 감수입력신호로서 제2도에 있는 디지탈감산기 39에 인가되어 피감수입력신호 (N-1)로 부터 감산되어 차신호를 발생시킨다. 이 차신호의 부호비트는 제거되며 남아있는 하위비트들은 제1도의 카운터 205로 부터의 UPCOUNT가 0으로 부터 (N-1)카운팅값까지 진행하는 시간동안 (N-1)부터 0까지 감소하는 순차어드레스로서 섀도우계수레지스터의 뱅크 326으로 인가된다. 필터 32의 섀도우계수레지스터의 뱅크 326의 순차적인 어드레싱은 필터 31의 섀도우계수레지스터의 뱅크 316의 순차적인 어드레싱은 필터 31의 새도우계수레지스터의 뱅크 316의 순차적인 어드레싱과 비교하여 순서가 반대에 있음을 주의해야 한다. 필터 31에 의하여 수행되는 식(1)은 합의 인덱스 k가 증가함에 따라 x항의 인덱스 (n-k)가 샘플을 시간상 더 나중에 위치시켜 감소하므로 FIR필터의 콘볼루션처리에 의하여 수행되는데 적합한 형태이다. 식(3)은 합의 인덱스 j가 증가함에 따라 x항의 인덱스 (j-k)가 샘플을 시간상 더 앞서게 해 역시 증가하므로 FIR필터의 콘볼루션처리에 의하여 수행되는데 적합한 형태가 아니다. 본 발명의 다른 실시예에서, x샘플을 메모리에 저장하는 배열이 만들어질 수 있으므로 인덱스 j가 식(3)에 따라 시간상 더 나중의 샘플에 대해 증가하는 e항의 중심부를 가지는 FIR필터로 반대 시간순으로 독출될 수 있을 것이다. 그러면 제1FIR필터 31의 가중치계수에 대한 정정값은 0에서부터 N-1까지 증가하는 어드레싱의 순서로 발생된다.
변조신호의 디지탈샘플을 제2FIR필터 32의 입력포트로 반대 시간순으로 인가하는 것 보다는 제2도에 도시한 본 발명의 바람직한 실시예에서 x항이 정상적인 시간순서로 필터로 인가될 수 있도록 FIR필터의 중심부가 반대로 되어 있는 제2FIR필터 32에 의하여 등가계산이 수행된다. 즉, FIR필터 32는 인덱스 j가 시간상 더 나중의 샘플에 대하여 감소하는 e항의 중심부를 가지도록 배열된다. 이는 계산에 대한 더 많은 파이프라인흐름을 허용하여 변조신호의 디지탈샘플을 제2FIR필터 32의 입력포트로 인가하는 수단이 지연에 의하여 간단히 제공될 수 있다. 지연라인 311을 통한 지연은 △k샘플의 계산을 수행하기 위하여 x입력샘플을 시간상 적절하게 위치시키는데 필요한 대부분의 기억장치를 제공하는데 사용될 수 있다. 이때 필터 32에 의하여 실제로 수행되는 계산은 아래의 식(5)에 의하여 나타내지는 형태이다.
식(5)는 FIR필터의 콘볼류션처리에 의한 수행에 적합한 형태이다. 이것은 다음의 정의를 적용하여 식(5)를 다시 쓰므로써 확인될 수 있다.
식(5)를 다시 써서 얻어진 식(6)에서 Dk m은 εjm에 의하여 필터링되는 xn의 출력이다.
제4도는 디지탈 무선 수신기가 전력을 공급받은 직후의 초기화 동작시 혹은 디지탈 무선 수신기의 동조가 변경된 직후 재초기화 동작시 필터계수의 더 신속한 조정에 대비하는 필터 31의 접속의 상세를 도시한 것이다. 디지탈신호 처리장치(DSP) 40은 본 발명의 신속한 갱신회로가 필터계수의 다음 조정을 떠맡기전에 실질적으로 종래기술의 실시에서 수행되는 제1FIR필터 31에 대한 필터계수를 계산한다. 필요하지는 않더라도 그러한 마이크로프로세서 40을 사용하여 전송채널의 이산 푸리에 변환(discrete Fourier transform:DFT)을 우선 계산한 다음 그 DFT의 보수를 계산하는 것이 유리하며, 이 상보적인 DFT의 항의 제1FIR필터 31에 그 초기필터계수로서 인가된다. DSP 40은 반복적인 계산방법보다 더 빠른 초기화를 제공한다. 디지탈 무선 수신기가 처음에 턴온 되거나 재동조되어 DSP 40에서 프로그램 시퀀서에 대한 시작신호를 발생할때를 결정하는 회로는 종래기술이며 도면에 상세히 도시하지 않았다. 그 시작신호는 필터 31이 L+(N/2)샘플의 지연이 있는 고른 주파수 응답을 가지게 하는 필터계수의 초기설정을 DSP 40이 필터 31로 로드하게 한다. 이 로딩은 본 발명의 신속한 갱신회로가 그러한 필터계수의 다음 조정을 맡을 시간에서 필터 계수의 설정으로 필터 31을 로딩하는 현재 서술된 과정과 유사한 과정에 의하여 수행된다.
제1도의 클럭발생기 20으로 부터 DSP 40은 VCO 201에 의하여 발생되는 제1클럭 신호와 필드동기 검출기 211에 의하여 발생되는 FIELDSYNC를 제공받는다. 또한 카운터 204로 부터의 SAMPLE-PER-LINE-COUNT와 데이타라인 카운터 210으로 부터의 DATA-LINE-COUNT의 최하위비트(LSB)가 DSP 40으로 공급될 수 있다. 혹은 선택적으로 DSP 40은 제1클럭신호와 FIELDSYNC신호로 부터 발생하는 그 자신의 내부카운터로 부터의 그러한 카운트를 재생하도록 프로그램된다.
DSP 40은 필드동기검출기 211에 의하여 공급되는 FIELDSYNC펄스에 따라 선택되는 시간동안 필터 31의 출력신호를 수신하기 위해 접속된 입력포트를 가지고 있다. 몇몇 필드의 초기의 데이타라인들은 누산되는데 누산을 위해 선택되는 각 데이타라인은 DATA-LINE-COUNT의 최하위비트에 따라 이전의 누산결과로 부터 가산되거나 감산된다. 그 누산은 신호 대 잡음 비가 상당히 좋기는 하지만 고스트를 포함하기 쉬운 2개의 연속하는 PR시퀀스를 포함하는 평균을 낸 데이타의 라인을 발생시키기 위하여 16개 필드에 대하여 수행되는 것이 바람직하다. DSP 40은 이 평균을 낸 데이타의 라인의 DFT를 계산한 다음 그것을 공지되어 있으며 DSP 40과 관련된 ROM에 저장되어 있는 고스트가 없었을 때의 평균을 낸 데이타의 라인의 DFT로 항 대 항으로 나눈다. 이 항 대 항으로 나눈 결과가 전송채널의 DFT이다. DSP 40은 계속하여 전송채널의 역DFT를 계산하고 그것의 항을 필터 31에 대한 필터계수로서 사용되도록 공급한다. DSP 40은 이들 필터링계수항을 계수누산레지스터의 뱅크 37에 있는 기입 멀티플렉서 371의 제1입력포트로 순차적으로 공급한다. 또한 DSP 40은 각 필터링계수항에 수반되게 각각의 RAMADDRESS 어드레스신호를 계산하는데 이 각각의 RAMADDRESS 어드레스신호는 어드레스멀티플렉서 41의 제1입력포트로 인가된다. DSP 40이 필터계수항과 각각의 RAMADDRESS 어드레스신호를 공급하고 있는 시간동안 DSP 40이 공급하는 LOADOUT 신호는 논리 1이며 그외 시간에서 LOADOUT 신호는 논리 0이다.
LOADOUT 신호는 제어신호로서 어드레스멀티플렉서 41로 인가되며 1인 LOADOUT 신호는 어드레스멀티플렉서 41이 그 출력신호로서 공급되는 확장된 어드레스로서 DSP 40으로 부터 제1입력포트에서 수신되는 RAMADDRESS 신호를 재생하게 한다. 어드레스멀티플렉서 41의 출력에서의 확장된 어드레스는 이전계수레지스터의 뱅크 372로 인가된다. 만일 확장된 어드레스가 DSP 40으로 부터의 RAMADDRESS 신호에 해당하는 경우인 유효어드레스이면, 이전계수레지스터의 뱅크 372중 하나가 독출 및 후속하는 재기입을 위해 선택된다. 만일 확장된 어드레스가 허용어드레스 범위를 넘어서는 무효어드레스이면, 어떤 이전계수레지스터의 뱅크 372도 독출 혹은 기입을 위해 선택되지 않는다. 필터 31에 있는 섀도우계수레지스터의 뱅크 316은 기입용 섀도우계수레지스터중 하나를 선택하기 위해 어드레스멀티플렉서 41의 출력으로 부터 확장된 어드레스 영역을 수신한다. 섀도우계수레지스터의 뱅크 316은 기입 인에이블신호를 항상 수신하기 위해 배선될 수 있거나 확장된 어드레스는 만일 그것이 유효어드레스일때만 기입 인에이블신호를 레지스터의 뱅크 316으로 제공하기 위해 디코딩될 수 있다.
LOADOUT 신호는 제어신호로서 기입멀티플렉서 371로 인가되며 1인 LOADOUT 신호는 기입멀티플렉서 371이 DSP 40으로 부터 제1입력포트에서 수신되는 필터계수항을 재생하게 하며 이 항은 멀티플렉서 371의 출력포트로 부터 기입입력신호로서 이전계수레지스터의 뱅크 372 및 필터 31에 있는 섀도우계수레지스터의 뱅크 316에 순차적으로 공급된다. 기입시 뱅크 316과 372에 있는 레지스터는 어드레스멀티플렉서 41로 부터 출력신호로서 공급되는 어드레스에 따라 선택된다. 뱅크 316가 372에 있는 해당레지스터의 쌍은 멀티플렉서 41의 출력신호에 의하여 기입되는 동일 어드레스를 가진다. 멀티플렉서 371의 제어신호가 1일때 그것의 출력신호에서 재생되는 DSP 40으로 부터의 필터계수 항은 섀도우필터계수로서 섀도우계수레지스터의 뱅크 316의 각각의 레지스터로 기입되며 또한 이전필터계수로서 이전계수레지스터의 뱅크 372의 각각의 레지스터로 기입된다. 이 기입이 행해진 후에 초기화(혹은 재초기화) 과정이 완료된다.
본 발명의 신속한 갱신회로가 필터계수의 또 다른 조정을 맡기전에 필터 31에 대한 필터계수를 결정하기 위하여 이 초기화(혹은 재초기화) 과정의 변형으로서 DSP 40이 DFT 계산보다는 반복적인 근사기법을 사용할 수 있다. 채널이 마지막으로 동조되었을때 계산되는 채널등화 필터계수를 기준으로 메모리가 채널에 대해 기대된 채널등화 필터계수를 저장하는 배열도 역시 사용될 수 있다.
초기화(혹은 재초기화) 과정후에 DSP 40으로 부터의 LOADOUT 신호는 논리 0이 된다. (논리 1이 논리 0보다 더 양이라고 하는 양의 논리규약이 따른다고 가정할때 하강구간 검출기인)하강구간검출기 42는 이 천이를 검출하여 논리 1펄스를 발생시킨다. 이 논리 1펄스는 (L+2N-1)의 UPCOUNT로의 카운터 205의 잼로딩을 명령하여 디코더 207이 제3클럭신호를 발생하게 한다. 제3클럭신호는 뱅크 313에 있는 해당하는 작업계수레지스터로 뱅크 316에 있는 섀도우계수레지스터의 내용의 병렬전송을 지시하는 계수전송신호로서 필터 31로 인가된다. 따라서 본 발명의 신속한 갱신회로는 DSP 40이 필터계수를 결정하기 위한 초기화(혹은 재초기화)를 완료한 직후에 시작하여 필터계수의 또 다른 조정을 쉬지않고 맡는다.
초기화(혹은 재초기화) 과정후에 DSP 40으로 부터 제어신호로서 어드레스멀티플렉서 41로 인가되는 논리 0인 LOADOUT 신호는 멀티플렉서 41이 감산기 38로 부터의 차신호를 그 출력포트에서 재생하게 한다. 기입멀티플렉서 371에 제어신호로서도 인가되는 논리 0인 LOADOUT 신호는 섀도우 필터계수로서 섀도우 계수레지스터의 뱅크 316의 각각의 레지스터 및 이전필터계수로서 이전계수레지스터의 뱅크 372의 각각의 레지스터로의 기입을 위해 멀티플렉서 371로 하여금 디지탈가산기 373로 부터 제2입력포트에서 수신되는 항을 그 출력포트에서 재생하게 한다. 이전계수레지스터의 뱅크 372는 섀도우계수레지스터의 뱅크 316의 해당하는 레지스터와 마찬가지로 동일한 Wk계수를 임시 저장한다. 이전계수레지스터의 뱅크 372에 임시 저장된 그러한 Wk계수는 가산기 373D로 제2합입력신호로서 인가되는 μ△k항 만큼 늘리기 위해 제1합입력신호로서 가산기 373으로 독출되어 식(4)에 대한 계산을 수행한다. 제4도의 기입멀티플렉서 371과, 이전계수레지스터의 뱅크 372와, 디지탈가산기 373은 제2도에 도시한 계수누산레지스터의 뱅크 37의 하나의 특정 실시예를 구성한다. 이 실시예는 필터 31에 대한 가중치계수의 초기화후에 각각의 μ△k항으로 Wk계수를 증가시킴으로써 Wk계수의 갱신을 제공한다. Wk계수의 이러한 적응 정정은 곧 설명되는 바와 같이 필터 32에 의하여 수행되는 계산에 근거하고 있다.
식(1)에 따른 계산은 제4도의 N-탭 필터 31에서 샘플링 레이트 혹은 제1클럭주파수에서 연속적으로 수행되어야 한다. 그러나, N-탭 필터 31의 필터계수는 더 낮은 발생레이트에서 갱신된다. 제3도의 파형(h)에 나타낸 바와 같이 UPCOUNT=(L+N)에서 시작하고 UPCOUNT=(L+2N-1)에서 끝나는 각 구간동안의 시간에서 섀도우계수레지스터의 뱅크 316으로 하나의 레지스터가 기입된 후 작업계수레지스터의 뱅크 313의 갱신은 제3도의 파형(a)에 도시한 제3클럭신호의 1로의 펄스에 응답하여 발생한다. 이 설명에 있어, 일련의 동작은 모듈로-(2L+2N) UPCOUNT가 (L+2N)일때 시작하고 (-L+N-1)일때 끝나는 것으로서 파형(c)에 도시한 입력신호 x의 하나의 N-샘플 길이의 블럭에 대하여만 고려된다. 이 입력신호 x의 N-샘플 길이 블럭에 대한 출력응답 y는 제3도의 파형(d)에 나타낸 바와 같이 UPCOUNT=0부터 UPCOUNT=(N-1)를 포함하는 범위의 구간동안 L 샘플 구간 후에 필터 31로 부터 나타나기 시작한다.
제4도를 다시 참조하면, N-탭 지연라인 311은 입력신호 x를 그 입력포트에서 수신하고 그 입력신호의 N개의 연속적으로 수신되는 샘플을 가중치가 고려되는 합산기 312에 병렬로 인가하기 위해 N개의 출력탭에서 공급한다. 가중치가 고려되는 합산기 312는 사실상 이들 입력신호샘플의 각각을 디지탈레지스터의 뱅크 313으로 부터 공급되는 필터링의 각 작업계수로 곱하며 그로부터 얻어지는 결과를 가산하여 가산기 314에 제1합신호로서 공급되는 가중치가 고려된 합을 발생시킨다. 가산기 314는 ZR33288내에 포함되어 다른것과의 종속접속으로 되어 필터탭 갯수를 N만큼 증가시키는데 이 특징은 채널등화필터 16을 수행하기 위해 필요한 것이 아닌 것으로 가정된다. 따라서, 가산기 314는 제2합신호로서 배선된 상술 0이 제공되는 것으로 가정되어 가산기 314에 의하여 후처리레지스터 315로 공급되는 합출력신호가 가산기 314의 제1합신호를 재생하도록 한다. 후처리레지스터 315는 비트위치를 제한할때를 제외하고 가중치가 고려되는 합산기 312로 부터 공급되는 가중치가 고려된 합을 재생하는 제2도의 채널등화필터 16에 대한 y출력신호를 공급한다.
UPCOUNT=0에서 나타나기 시작하는 출력응답 y는 디지탈감산기 34에 대한 피감수입력신호를 공급한다. 감산기 34는 피감수입력신호의 진리값의 최상의 추정값 d가 되는 감수입력신호를 멀티플렉서 43의 출력포트로부터 수신한다. 감산기 34는 출력응답 y를 최상의 추정값 d와 비교하는 디지탈비교기로 작용하여 필터 31의 필터계수가 다중로수신을 억압할 정도가 아니기 때문에 출력응답 y에서 오류의 추정값을 발생시킨다. 감산기 34는, 응답 y에 있는 추정되는 오류를 나타내며 응답 y가 Wk계수에 대한 정정값을 계산하기 위해 발생되는 x샘플의 블럭과 함께 사용될 수 있는 차 출력신호 e를 발생시킨다. 멀티플렉서 43은 제1도에서 필드동기검출기 211에 의하여 발생되는 FIELDSYNC 신호에 의하여 제어된다. 본 발명의 양호한 실시예에서 제2도의 최상의 추정값발생기 35는 제1도의 ROM 212와 제4도의 소자 43-45로 구성된다.
FIELDSYNC 신호가 데이타라인이 필드에 있는 최초의 라인임을 나타내는 1일때, 멀티플렉서 43은 그 출력신호 d로서 그 제1입력신호를 재생시킨다. 멀티플렉서 43으로의 제1입력신호는 XOR게이트 44의 응답이다. XOR게이트 44는 DATA-LINE-COUNT의 최하위비트를 제1입력신호로서 수신한다. 315번째 데이타라인에 대하여 PR시퀀스를 포함하고 있는 ROM 212로 부터 반복적으로 독출되는 데이타의 라인은 XOR 게이트 44에 제2입력신호로서 공급된다. 홀수필드의 최초의 라인 동안에 XOR 게이트 44는 ROM 212로 부터 독출되는 데이타의 라인을 보수를 취하여 신호 d를 발생시킨다. 짝수필드의 최초의 라인 동안에 XOR 게이트 44는 ROM 212로 부터 독출된 데이타라인을 변화없이 재생하여 신호 d를 발생시킨다.
FIELDSYNC 신호가 데이타라인이 필드에 있는 최초의 라인이 아님을 나타내는 0일때, 멀티플렉서 43은 그 출력신호 d로서 제2입력신호를 재생한다. 멀티플렉서 43으로의 제2입력신호는 Y신호에 대한 양자화가 45에 의하여 공급된다. 이 양자화기 45는 y신호를 기호복원회로 17이 하는 것과 실질적으로 같은 레벨, 즉, Grand Alliance HDTV 방송시스템에서 8-VSB 레벨로 양자화하며 사실상 이 양자화기 45는 기호복원회로 17의 성분이 될 수 있다.
감산기 34로 부터의 차 출력신호는 제3도의 파형(e)에 도시한 바와 같이 UPCOUNT=0에서 UPCOUNT=(N-1)를 포함하는 범위의 구간동안에 필터 32에 대한 갱신된 필터계수를 공급한다. 제3도의 파형(e)에 나타낸 바와 같이, 필터 32의 작업필터계수가 갱신되도록 하는 제3클럭신호는 신호 e의 N개의 샘플의 전세트가 발생된 직후 UPCOUNT=(N-1)에 도달한 다음에 발생한다. 아날로그-디지탈 변환기 15로 부터의 입력신호 x는 신호 e의 이 완전한 세트의 N개의 샘플과 적절한 시간정렬이 되도록 그 샘플에 대한 순서에 있어 (L+N)샘플구간 지연되어야 한다. 아날로그-디지탈 변환기 15로 부터의 입력신호 x는 필터 31내에 있는 N-탭 지연라인 311에서 N 샘플구간만큼 지연된 다음 클럭지연라인 33에서 L 샘플구간만큼 더 지연되어 필터 32로 인가되는 제3도의 파형(f)에 도시한 적절히 지연된 입력신호를 발생시킨다. 제4도에 도시한 클럭지연라인 33은 제1클럭신호에 의해 클럭되는 L-단 시프트 레지스터로 간단히 구성될 수 있다.
제4도에 도시한 감산기 34로 부터의 신호 e는 제5도에 상세히 도시한 FIR필터 32의 필터계수를 갱신하는데 사용된다. UPCOUNT=0에서 UPCOUNT=(N-1)을 포함하는 범위의 구간 동안에 감산기 34로 부터 차 출력신호로서 공급되는 e계수를 가지고 샘플구간 당 하나의 레지스터가 N개의 디지탈 레지스터의 뱅크 326로 기입된다. 기입동작은 배선된 피감수 값(N-1)로 부터 제1도의 클럭발생기 20에 있는 카운터 205에 의하여 공급되는 UPCOUNT를 감산하는 디지탈 감산기 39의 차 출력신호의 하위비트들에 해당하는 기입어드레싱에 의하여 결정되는 순서로 수행된다. 제2클럭신호에 응답하여 제5도의 N개의 디지탈레지스터의 뱅크 323에 있는 작업계수레지스터의 각각의 내용은 N개의 디지탈레지스터의 뱅크 326에 있는 해당하는 섀도우계수레지스터로 부터 독출함으로써 병렬로 로드되는 갱신된 계수에 의하여 오버라이트된다. 제3도의 파형(e)에 나타낸 바와 같이, 이 로딩은 UPCOUNT=(N-1)에 도달한 직후에 발생한다. UPCOUNT가 N으로 부터 (2L+2N-1)로 진행하는 시간 동안 이 로딩과정후의 N개의 디지탈레지스터의 뱅크 326의 임의의 오버라이팅은 동작과는 관련이 없다.
(L+N)샘플배만큼 지연되는 아날로그-디지탈 변환기 15로 부터의 입력신호 x는 UPCOUNT=(L+N)에서 UPCOUNT=(2L+2N-1)을 포함하는 범위의 구간에서 N-탭 지연라인 321의 입력포트로 인가된다. N-탭 지연라인 321은 N개의 출력탭에서 가중치가 고려되는 합산기 322로 병렬로 인가되는 N개의 연속적으로 수신되는 입력 신호의 샘플을 공급한다. 가중치가 고려되는 합산기 322는 사실상 이들 입력신호샘플의 각각을 디지탈레지스터의 뱅크 323으로 부터 공급되는 필터링의 각각의 작업계수로 곱하고 그로부터 얻어지는 결과를 가산하여 가산기 324에 제1합신호로서 인가되는 가중치가 고려된 합을 발생시킨다. 가산기 324는 제2합신호로서 배선된 산술 0이 공급되는 것으로 가정되어 가산기 324에 의하여 후처리레지스터 325로 공급되는 합 출력신호가 제1합신호를 재생하게 한다. 후처리레지스터 325는 비트위치를 제한할때를 제외하고 가중치가 고려되는 합산기 322로 부터 공급되는 가중치가 고려된 합을 재생하는 출력신호 △를 공급한다. 이 출력신호 △는 제3도의 파형(g)에 나타낸 바와 같이 (N-1)샘플 늦게 UPCOUNT=(L+N)에서 시작하고 UPCOUNT=(L+2N-1)에서 끝난다.
출력신호 △는 제5도에 도시한 스캘러 36에 있는 인자 μ에 의하여 환산된다. 이 인자 μ는 스캘러 36이 간단히 비트위치시프터가 될 수 있도록 2의 분수가 바람직하다. μ의 값은 채널등화 알고리즘의 컨버젼스의 원하는 속도와 수반하는 잡음 평균치를 기준으로 선택된다. 일반적으로 채널등화목적으로 공급되는 어떤 트레닝 신호도 없다면 μ는 2-10정도급이다. 본 발명의 바람직한 실시예에서, 스캘러 36은 제어신호로서 FIELDSYNC 신호를 수신하는 전기적으로 제어되는 비트위치시프터이며 FIELDSYN
C 신호가 채널등화목적을 위해 공급되는 트레닝신호를 포함하지 않음을 나타내는 논리 0일때 △를 2-10정도급인 인자 μ로 △를 환산한다. FIELDSYNC 신호가 각 데이타필드의 첫번째 데이타라인 동안에 채널등화 목적을 위해 공급되는 트레닝 신호가 있음을 나타내는 논리 1이면 전기적으로 제어되는 비트위치시프터는 더 큰 인자 μ로 △를 환산하여 채널등화 알고리즘의 컨버젼스의 속도를 조절한다. 이는 트레닝신호로 부터 전개되는 추정값 d가 매우 잡음이 많은 수신상태하에서는 제외하고 오류가 많이 생기지 않으므로 용이하다. 추정값 d가 결정을 바탕으로 한 방법에 의해 나올때 랜덤오류가 더 생기기 쉬우며 더 작은 μ값은 그러한 오류가 Wk값에 대한 영향을 미치지 못하게 한다. FIELDSYNC 신호의 어떤 처리가 스캘러 36에 있는 전기적으로 제어되는 비트-위치시프터에 대한 전기적 제어신호를 나타내는데 필요하고 이 처리는 X입력신호에 대한 필터 32 출력신호의 (2L+N)-샘플 지연에 대한 지연보상을 포함할 것이라는 것은 당 업계에 숙련된 자라면 이해할 수 있을 것이다.
제5도의 스캘러 36으로 부터의 신호 μ△는 제4도에 도시한 누산기 37에 있는 가산기 373에 제2합입력신호로서 공급된다. 이 신호의 값 μ△k는 해당하는 Wk필터계수로 될 적응 정정값을 나타낸다. N개의 이전계수레지스터의 뱅크 372의 내용은 필터 31에 있는 디지탈레지스터의 뱅크 313에 있는 해당하는 작업값계수 레지스터의 계수들을 재생하는 이전에 계산된 Wk계수이며 카운터 205로 부터의 UPCOUNT가 (L+N)부터 (L+2N-1)까지를 처리하는 시간동안 스캘러 36으로 부터의 연속하는 샘플의 신호 μ△만큼 증가한다. 가산기 373은 합출력신호 Wk+μ△k를 공급한다. Wk+μ△k계수는 독출 및 기입 반복동작에서 독출직후 이전계수레지스터의 뱅크 372의 각각의 레지스터에 직렬로 기입되며 필터 31에 있는 새도우계수레지스터의 뱅크 316의 각각의 레지스터에 직렬로 기입된다. 계수레지스터의 뱅크 316과 372는 기입시 (N-1)부터 0으로 감소하는 어드레스멀티플렉서 41의 출력신호의 하위비트들에 의하여 어드레싱된다. 따라서 어드레스멀티플렉서 41의 출력신호는 (L+N)에서 (L=2N-1)로 진행하는 카운터 205로 부터의 UPCOUNT에 의하여 공급되는 감수신호에 응답하여 공급되는 감산기 38로 부터의 차신호를 재생하는 동안 감소한다. 어드레스멀티플렉서 41의 출력신호의 상위비트들은 UPCOUNT가 (L+N)에서 (L+2N-1)을 포함하는 범위에 있는 이 시간동안 기입을 인에이블하는 이전계수레지스터의 뱅크 372에 대한 유효어드레스를 나타내는 것이다. 그런다음 제3도의 파형(a)에 도시한 바와 같이 디코더 207은 제3클럭신호를 발생시킨다. 제3클럭신호는 뱅크 313에 있는 해당레지스터로의 뱅크 316에 있는 레지스터의 내용의 병렬 전송을 지시하는 계수전송신호로서 필터 31로 인가되어 FIR필터 31에 있는 섀도우계수레지스터의 뱅크 316의 내용의 첫번째 갱신을 완료한다. 디코더 208이 카운터 205를 (2L+2N-1)의 UPCOUNT 바로 다음의 0의 UPCOUNT로 리셋할때 이러한 레지스터의 내용을 갱신하는 다음 사이클은 L 샘플배 후에 시작한다. 이 다음 갱신 동작의 동작은 첫번째 갱신 동안의 동작과 유사하다.
수신기 전원공급 혹은 채널 재동조 후 시동중 DSP 40이 사용되지 않는 위에서 상술한 회로의 변형에 있어서, 공지의 값을 가진 x 샘플, 즉 필드동기구간 및 가능하면 라인동기구간에서도 발생하는 x 샘플만을 기준으로 계산을 한다. 그러면 스캘러 36은 더 낮은 감쇄(즉, 더 큰 μ)를 가지로서 동작되어 채널등화필터계수의 시동계산의 속도를 조절한다.
방금 상술한 회로를 조금 변형한 것으로서 필터 31과 32가 ZR33288로 혹은 유사한 시판용의 형태인 것으로 실시될 수 있다. 특정예를 들면, 감산기 34와 가산기 372는 샘플지연을 필터 31과 32의 잠재시간에 가산하는 그들 자신의 비트래치를 가진 클럭형태가 될 수 있으며 이 경우 디코더 207과 208은 카운터 205의 좀 더 큰 카운팅값을 디코딩할 수 있을 것이다. 다른예로서, 필터 31과 32에 있는 필터링 중심부는 8개 정도의 샘플만큼 짧아질 수 있으며 이 경우 클럭지연 33에 대한 필요성이 없어진다.
필터 31과 32가 ZR33288과 같이 바로 사용할 수 있는 영상레이트 디지탈필터를 사용하여 구성되는 것 대신에 하나 이상의 주문형 모놀리식 집적회로의 범위내에서 구성될 수 있다. 그러한 주문형 설계에 있어, 가중치가 고려되는 합산기 312는 소자 314와 315없이 감산기 34로 직접 기입될 수 있으며, 가중치가 고려되는 합산기 322는 소자 324와 325없이 스캘러 36으로 직접 기입될 수 있다. 그러한 주문형 설계에 있어서는, 가산기 373으로 이전계수레지스터의 뱅크 372 대신에 섀도우계수레지스터의 뱅크 316에 임시 저장된 이전에 계산된 Wk계수에 의하여 제2합입력이 공급될 수 있으므로 N개의 이전계수레지스터의 뱅크 372는 제거될 수 있다. 섀도우계수레지스터의 뱅크 326 및 작업계수레지스터의 뱅크 313에 있는 레지스터의 대응은 주문형으로 설계한 제2FIR필터 32에서 반대로 될 수 있으므로 기입시 섀도우계수레지스터의 어드레싱은 특성상 감소하기 보다는 증가한다. 제1FIR필터 31 가중치계수에 대한 정정값이 발생된 직후 그것을 순차적으로 누산하고 그 정정된 제1FIR필터 가중치계수를 작업계수레지스터의 뱅크 313으로 병렬전송할때까지 그것을 임시 저장하는 것이 매우 유리하다. 그러나 병렬갱신시 제1FIR필터 가중치계수에 대한 정정값을 임시로 저장하고 그 정정값을 작업계수레지스터의 뱅크 313의 해당하는 레지스터의 이전의 내용에 가산하는 배열이 가능하다. 등속호출기입으로 레지스터의 임시저장 뱅크 316과 326이 연속적인 시프트동작에 의해 로드되는 레지스터의 뱅크로 대체되는 주문형 설계가 가능하며 그러한 본 발명의 또 다른 실시도 위에서 기술한 양호한 실시예의 명백한 등가물이 될 수 있다.
제6도는 Grand Alliance 시스템용으로 설게된 제1도의 디지탈 무선 수신기에 사용되는 데이타라인동기검출기 203의 하나의 가능한 구성을 상세히 도시한 것이다. 채널등화필터 16응답은 기호래치 51, 52 및 53의 종속접속 50으로 공급된다. 채널등화필터 16 응답은 또한 기호래치 51로 부터 감수입력신호를 수신하는 디지탈 감산기 54에 피감수입력신호로서 공급된다. 기호래치 52는 기호래치 53으로 부터 피감수입력신호를 수신하는 디지탈감산기 55에 감수입력신호를 공급한다. 디지탈가산기 56은 감산기 54와 55의 차 출력신호를 가산한다. 가산기 56으로 부터 결과로 얻어지는 합신호는 윈도우검출기 57로 공급되며 이 윈도우검출기 57은 가산기 56으로 부터의 합출력이 어떤 다른 부호그룹보다 더 데이타라인 동기코드를 나타내는 범위에 있으면 출력 1을 공급하고 그렇지 않으면 출력 0을 공급한다. 즉, 소자 51-56은 데이타라인 동기부호그룹의 상관기 역활을 한다.
데이타라인 동기펄스가 잘못 발생되거나 누락될 가능성을 줄이기 위하여 윈도우검출기 57의 응답은 데이타라인이 하나인 구간에서 몇몇개의 탭(예를들어, 8,12 혹은 16개)를 가진 탭 디지탈지연라인 58로 공급된다. 디지탈가산기의 각각의 어레이로 구성된 평균값산출기 59는 탭 디지탈지연라인 58의 탭응답의 평균을 내고 그 결과를 임계검출기 60으로 공급한다. 임계검출기 60의 임계치는 탭 디지탈지연라인 58의 탭응답중 적어도 다소 많은 부분을 차지하는 것이 1인 것에 응답하도록 설정되어 데이타라인 변경을 나타내는 출력 1을 그 응답으로서 공급한다. 탭 디지탈 지연라인 58의 탭응답중 더 적은 부분을 차지하는 것이 1이면 임계검출기 60은 출력 0을 그 응답으로서 공급한다. 임계검출기 60의 응답은 제1도의 AFPC회로 202로 데이타라인 동기펄스를 제공하는데 사용된다. 임계검출기 60의 응답은 제1도의 데이타라인카운터 210에 의한 카운트입력 및 샘플/라인 카운터 204가 적당한 시간에 카운팅값으로 넘어가지 못할때 그것에 의한 카운트리셋으로서 사용된다.
DSP로 계산을 더 신속하게 수행하기 위해 도움이 되는 것으로서 필터계수에 대한 보다 작은 정정값이 새로운 세트의 샘플이 N개의 필터계수의 각각의 후속하는 갱신에 대한 기초로서 수집된 다음까지 지연될 수 있다는 것이 공지되어 있다. 그러한 과정은 그 응답이 무엇이어야 하는가의 최상의 추정값으로 부터 FIR필터 응답의 퇴거를 결정함에 있어 이전의 가중치계수를 사용함으로써 생기는 부정확함이 그러한 퇴거와 비교하여 보통 상당히 작게 되기 쉬운 충분히 점진적인 단계에서 행해지는 필터계수에 대한 정정값에 의존한다.
갱신된 계수의 계산은 제2FIR필터가 간헐적으로만 사용되는 제1,2,4 및 5도의 회로에서 (2L+2N)의 지속구간에 대하여 발생한다. 제1FIR필터 31에 대한 갱신된 계수는 (L+N)샘플의 구간동안 발생되는데 이 구간은 제2FIR필터 32가 제1FIR필터 31에 대한 어떤 갱신된 계수의 계산도 수행하지 않는 (L+N)샘플의 구간을 사이에 들어가게 함으로써 분리된다. 이들 제1FIR필터계수에 대한 정정값이 또한 사이에 들어간구간도안에 계산된다고 가정하면 지체된 정정값의 적용으로서 매 (2L+2N)샘플마다 제1FIR필터계수로의 정정값의 적용을 고려할 수 있다.
제7,8,10 및 11도는 제2FIR필터 32가 사이에 들어간구간동안 제1FIR필터 31에 대한 갱신된 계수를 계산하는 본 발명의 양호한 실시예를 도시하고 있다. 식(4)대신에 다음의 방정식을 사용하어 계산이 수행된다.
제1FIR필터 31의 계수에 대한 정정값은 그 응답이 무엇이어야 하는가의 최상의 추정값으로 부터 제1FIR필터 31 응답의 퇴거를 결정함에 있어 이전의 가중치계수를 사용함으로써 생기는 부정확함이 그러한 퇴거와 비교하여 보통 상당히 작게 되기 쉬운 충분히 점진적인 단계에서 수행된다.
제7도는 디지탈 무선 수신기 100을 도시한 것으로 적응채널등화필터 106과 클럭신호발생기 200이 적응채널등화필터 16과 클럭신호발생기 20을 대체한다는 점에서 제1도의 디지탈 무선 수신기 10과는 다르다. 디코더 206, 207 및 208이 클럭신호발생기 200에서 제거되므로 적어도 (2L+2N-1)로 카운팅 할 수 있으며 (L+2N-1)로 잼로드될 수 있는 것은 카운터 205이다. 클럭신호발생기 200은 카운터 205대신에 적어도 (L+N-1)로 카운팅 할 수 있어서 카운팅 값 UPCOUNT'를 발생시키는 카운터 105를 구비하고 있다. 디코더 108은 값 (L+N-1)에 이르는 UPCOUNT'를 디코딩하여 2-입력 OR게이트 109에 제1입력신호로서 인가되는 '1을 발생시킨다. 카운터 105의 리셋입력으로 인가되는 OR게이트 109의 응답은 UPCOUNT'를 다음의 제1클럭신호상의 0의 초기값으로 리셋시킨다.
채널등화필터 106은 서로 동일하며 디코더 108의 출력신호에 의하여 제공되는 제2 및 제3클럭신호를 사용한다. 채널등화필터 106은 DSP 40이 필터계수의 초기화를 끝낼때를 검출하는 제4도의 하강구간검출기 42를 구비하고 있다. 하강구간검출기 42로 부터의 출력신호는, 필터계수의 초기화가 완료될때 카운터 105의 UPCOUNT' 출력을 0의 초기값으로 리셋하는 OR 게이트 109에 제2입력신호로서 인가된다.
제8도는 채널등화필터 106의 상세도를 도시한 것이며 일반적으로 채널등화필터 16의 상세도를 도시한 제2도와 유사하다. 제8도의 채널등화필터 106에서는 디지탈 감산기 380이 어드레싱으로서 그 차 출력신호를 제1FIR필터 31에 있는 섀도우계수레지스터의 뱅크 316과 제2FIR필터 32에 있는 섀도우계수레지스터의 뱅크 326으로 공급한다. 감산기 380은 감수입력신호로서 UPCOUNT'를 수신하며 피감수입력신호로서 배선된 (L+N-1)을 수신한다. 디지탈감산기 380으로 부터의 차 출력신호는 또한 계수누산레지스터의 뱅크 37의 어드레스입력으로 직접 인가된다. L 이하의 UPCOUNT' 신호값은 무효 어드레스를 발생시킨다. 감산기 390은 L로 부터 UPCOUNT'를 감산하며 그 차신호의 부호비트는 적절한 배선접속에 의하여 선택되어 기입인에이블신호를 계수누산레지스터의 뱅크 37(및 만일 원한다면 섀도우계수레지스터의 뱅크 316 및 326)로 제공된다.
제9도는 본 발명에 따른 변형인 제7도 및 제8도의 회로에 의하여 야기되는 동작에서 있어서의 결과적인 변화를 도시한 타이밍도이다. 현재의 샘플블럭에 앞서 나타나는 샘플블럭과 관련된 신호는 위의 좌측에서 아래의 우측으로 대각선의 빗금으로 나타내진다. 현재의 샘플블럭 다음에 오는 샘플블럭과 관련된 신호는 아래의 좌측에서 위의 우측으로 대각선의 빗금으로 나타내었으며 현재의 샘플블럭과 관련된 신호는 빗금없이 나타내었다.
앞에서 언급한 것과 같이, 제2 및 제3클럭신호는 제3도에서 나타낸 동작에 있어서와 같이 위상이 조금씩 틀린것이 아니라 제9도에서 나타낸 동작에 있어서는 동일하다. 또한 제2 및 제3클럭신호는 제3도에서의 동작에서와 같이 (2L+2N)샘플마다가 아닌 (L+N)샘플마다 반복된다. UPCOUNT'의 교대의 영점간에 L샘플의 이동이 있으며 이 카운트는 모듈로-(L+N)을 기준으로 수행되어 모듈로-(2L+2N)을 기준으로 수행되는 제3도의 타이밍도에 도시한 UPCOUNT의 영점과 비교된다. 이러한 차이점외에는 제9도에 나타낸 동작에 있어서 현재의 샘플블럭은, 샘플블럭이 제3도에 나타낸 동작에 있어서 처리되는 방식과 비슷하게 제1FIR필터 31 및 제2FIR필터 32를 통하여 처리된다.
제10도는 제7도 및 제8도의 변형된 회로가 사용될때 어떻게 어드레싱이 어드레스멀티플렉서 41을 통하여 제1FIR필터 31에 있는 섀도우계수레지스터의 뱅크 316과 계수누산레지스터의 뱅크 37에 인가되는지를 도시한 것이다. 하강구간검출기 42가 OR게이트 109로 입력신호를 공급하는 것으로 나타나 있다. 그외의 제10도의 접속은 제4도에 도시한 것과 동일하다.
제11도는 어렵게 어드레싱이 디지탈감산기 380에 의하여 제2FIR필터 32에 있는 섀도우계수레지스터의 뱅크 326으로 인가되는지를 상세히 보여준다. 그외의 제11도의 접속은 제5도에 도시된 것과 동일하다.
제7,8,9 및 10도에 도시한 회로는 주문형 설계에 있어서 가산기 373으로 이전계수레지스터의 뱅크 372가 아닌 섀도우계수레지스터의 뱅크 316에 임시 저장된 이전에 계산된 Wk계수에 의하여 제2합입력이 공급될 수 있으며 따라서 N개의 이전계수레지스터의 뱅크 372는 제거될 수 있다. 제7,8,10 및 11도에 도시한 회로는 완전히 연속해서 갱신된 필터계수를 계산하는 것이 아니라 실질적으로 연속해서 계산한다. 갱신된 Wk샘플을 계산하기 위해 처리되는 각 샘플의 블럭간에는 짧은 L-샘플 구간이 있다.
제12-15도는 갱신된 Wk샘플을 계산하기 위해 처리되는 각 샘플의 블럭간에 있는 짧은 L-샘플 구간을 제거한 본 발명의 제3실시예를 도시하고 있다. 이들 짧은 L-샘플 구간의 제거는 Wk계수의 갱신을 갱신된 Wk계수가 계산되는 x샘플 블럭 다음의 제2 x샘플블럭으로가 아닌 갱신된 Wk계수가 계산되는 x샘플블럭 다음의 제3 x샘플블럭으로 지연함으로써 가능하게 된다. 계산은 식(4)나 식(8) 대신에 다음식을 사용하여 수행된다.
제12도는 디지탈 무선 수신기 110을 도시한 것으로 적응채널등화필터 116과 클럭신호발생기 210이 적응채널등화필터 16과 클럭신호발생기 20을 대체한다는 점에서 제1도의 디지탈 무선 수신기 10과는 다르다. 디코더 207과 208이 클럭신호발생기 210에서 제거되므로 적어도 (2L+2N-1)로 카운팅 할 수 있으며 (L+2N-1)로 잼로드될 수 있는 것은 카운터 205이다. 클럭신호발생기 210은 카운터 205 대신에 적어도 (N-1)로 카운팅 할 수 있어서 카운팅 값 UPCOUNT를 발생하는 카운터 105를 구비하고 있다. 디코더 117은 값 (L-1)에 이르는 UPCOUNT를 디코딩하여 채널등화필터 116에 있는 제2FIR필터 32에 제2클럭신호로서 인가되는 1을 발생한다. 디코더 206은 값 (N-1)에 이르는 UPCOUNT를 디코딩하여 2-입력 OR게이트 109에 제1입력신호로서 인가되는 1을 발생시킨다. 카운터 115의 리셋입력으로 인가되는 OR게이트 109의 응답은 UPCOUNT를 다음의 제1클럭신호상의 0의 초기값으로 리셋시킨다. 채널등화필터 116은 DSP 40이 필터계수의 초기화를 끝낼때를 검출하는 하강구간검출기 42를 구비하고 있다. 하강구간검출기 42로 부터의 출력신호는 필터계수의 초기화가 완료될 때 카운터 115의 UPCOUNT출력을 0의 초기값으로 리셋하는 OR게이트 109에 제2입력신호로서 인가된다. 디코더 206에 의해 발생되는 1은 또한 채널등화필터 116에 있는 제1FIR필터 31에 제3클럭신호로서도 인가된다. 제3클럭신호는 제2클럭신호를 L 샘플만큼 지연시키는데 제2 및 제3클럭신호는 제12도의 회로에서 매 N 샘플마다 되풀이된다.
제13도는 채널등화필터 116의 상세도를 도시한 것이며 일반적으로 채널등화필터 16의 상세도를 도시한 제2도 및 채널등화필터 106의 상세도를 도시한 제8도와 유사하다. 제13도의 채널등화필터 116에서는 카운터 115로 부터의 UPCOUNT신호가 ROM 381 및 391의 어드레스입력으로 직접 인가된다. ROM 381은 UPCOUNT에 의해 어드레싱되어 어드레스를 제1FIR필터 31에 있는 섀도우계수레지스터의 뱅크 316과 계수누산레지스터의 뱅크 37로 인가한다. UPCOUNT가 2L부터 (N-1)로 증가하면 ROM 381로 부터의 출력신호는 (N-1)부터 2L로 감소하며, UPCOUNT가 0부터 (2L-1)로 증가하면 ROM 381로 부터의 출력신호는 (2L-1)부터 0으로 감소한다. ROM 391은 UPCOUNT에 의해 어드레싱되어 어드레스를 제2FIR필터 32에 있는 섀도우계수레지스터의 뱅크 326으로 인가한다. UPCOUNT가 L부터 (N-1)로 증가하면 ROM 391로 부터의 출력신호는 (N-1)부터 L로 감소하며, UPCOUNT가 0부터 (L-1)로 증가하면 ROM 391로 부터의 출력신호는 (L-1)부터 0으로 감소한다. UPCOUNT신호의 범위는 단지 0부터 (N-1)이므로 유효한 어드레스만이 ROM 381과 391에 의하여 발생된다.
앞에서도 언급한 바와 같이, 제13도의 채널등화필터 116에서 Wk계수의 갱신은 갱신된 Wk계수가 계산되는 x샘플블럭 다음의 x샘플블럭으로 지연된다. 따라서, 제13도에 도시한 바와 같이 스캘러 36과 종속접속하게 지연라인 361을 스캘러 36 앞에 혹은 뒤에 접속시킴으로서 (N-2L)샘플의 지연이 생긴다.
제14도는 어떻게 어드레싱이 ROM 381로 부터 어드레스멀티플렉서 41을 통하여 제1FIR필터 31에 있는 섀도우계수레지스터의 뱅크 316으로 인가되는지를 좀 더 상세히 도시하고 있다. 제14도는 또한 (N-2L)-샘플 지연라인 361이 스캘러 36으로 부터 가산기 373의 제2합입력접속으로의 접속에 삽입되어 있음을 도시하고 있다. 그외의 제14도의 제1FIR 필터 31의 접속은 제5도 혹은 제11도에 도시한 것과 동일하다.
제15도는 어드레싱이 어떻게 ROM 391에 의하여 제2FIR필터 32에 있는 섀도우계수레지스터의 뱅크 326에 인가되는지를 좀 더 상세히 도시하고 있다. 그외의 제15도의 제2FIR필터 32의 접속은 제5도 혹은 제11도에 도시한 것과 동일하다. 제13도에 도시한 바와 같이, 지연라인 361이 스캘러 36 다음에 종속접속된다면 제1FIR필터 31의 접속은 제4도 혹은 제10도에 도시한 것과 동일하다.
ROM 381과 391은 각각의 어드레스카운터에 의하여 대체될 수 있는바, ROM 381을 대체한 어드레스카운터는 제3클럭신호에 의하여 주기적으로 리셋되며 ROM 391을 대체한 어드레스카운터는 (2L-1)에 이르는 카운터 115로 부터의 카운팅값을 디코딩하는 디코더에 의하여 발생되는 제4클럭신호에 의하여 L개의 샘플 나중에 주기적으로 리셋되어 다음의 첫번째 클럭신호가 발생할때 펄스를 공급한다. 다른 어드레스발생회로가 각각 L 및 2L의 모듈로-N 감산을 수행하기 위하여 ROM 381과 391을 교대로 대체할 수 있다. 카운터 115는 상승하는 UPCOUNT의 논리 보수인 하강하는 DOWNCOUNT를 공급할 수 있으며 이 DOWNCOUNT는 탭 디지탈지연라인을 사용하여 L 샘플 및 2L 샘플만큼 지연될 수 있다. 그러면, L 샘플만큼 지연되는 DOWNCOUNT는 제1FIR필터 31에 있는 계수누산레지스터의 뱅크 37 및 섀도우계수레지스터의 뱅크 316을 어드레싱하는데 사용되며, 2L 샘플만큼 지연되는 DOWNCOUNT는 제2FIR필터 32에 있는 섀도우계수레지스터의 뱅크 326을 어드레싱하는데 사용된다.
제16도는 제13도의 채널등화필터 116의 변형에서 제1FIR필터 31에 대하여 행해질 수 있는 좀 다른 접속을 도시하고 있다. 이전계수레지스터의 뱅크 37은 이전계수에 대한 임시저장회로 375에 의하어 대체된다. 임시저장회로 375는 기입멀티플렉서 371을 그대로 가지고 있는데, 이 기입멀티플렉서 371의 제1입력접속은 DSP 40으로 부터 어드레스를 수신하고 그 제어접속은 DSP 40으로 부터 로드아웃명령을 수신하며 그 출력접속은 어드레스를 제1FIR필터 31에 있는 섀도우계수레지스터의 뱅크 316으로 공급한다. 임시저장회로 375는 또한 디지탈가산기 373도 그대로 가지고 있으나 지연라인 376이 가산기 373의 합 출력포트와 기입멀티플렉서 371의 제2입력접속 사이에서 (N-2L)샘플구간의 지연을 가져온다. 지연라인 377은 기입 멀티플렉서 371의 출력포트로 부터 공급되는 Wk계수를 2L 샘플구간 만큼 지연시켜 제1입력신호를 가산기 373에 제공한다. 가산기 373은 스캘러 36의 출력접속으로 부터 제2합입력신호를 직접 수신한다.
제12-15도에 도시한 본 발명의 제3실시예는 별도의 (N-2L)-샘플 지연라인 361이 필요하기 때문에 덜 바람직하다. 만일 독출-기입 반복 RAM으로 구성될때 지연라인 361은 (N-2L)이 라인 당 샘플갯수의 1/2 혹은 1/4이 아니라면 RAM외에도 어드레스카운터를 필요로 하므로 카운터 204 출력의 하위비트들이 RAM을 어드레싱하는데 사용될 수 있다. 제16도의 변형 또한 (N-2L)-샘플 지연라인을 필요로 한다. 그렇지만 (N-2L)-샘플 지연라인 376과 2L-샘플 지연라인 377이 적당한 어드레스카운터를 가진 RAM으로 부터 구성된다고 하면 RAM은 이전계수레지스터에 필요한 등가 RAM을 대체한다. 2L-샘플 지연라인 377은 카운터 115, 204 혹은 2L이 이들 카운터 중 하나의 전 카운팅값의 약수가 된다고 가정할때 만일 2L이 2의 정수승이라고 하면 가능성이 있는 (N-2L)로 카운팅하는 것 중의 하나의 최하위비트들에 의하여 어드레싱될 수 있다.
디지탈회로 설계의 기술에 숙련된 자라면 클럭발생기 20, 200 혹은 210의 몇몇 개의 변형을 설계하는 앞의 명세서의 내용의 지식으로 본 발명의 다양한 다른 실시예를 창출할 수 있을 것이다. (N+L)이 데이타라인 당 샘플갯수의 약수이면 단일 카운터가 예를들어 클럭발생기 20에 있는 카운터 204와 205, 혹은 클럭발생기 200에 있는 카운터 204와 105를 대체할 수 있다. 데이타라인 당 샘플갯수가 N의 배수이면 단일 카운터가 클럭발생기 210에 있는 카운터 204와 115를 대체할 수 있다.
최종 IF증폭기 13 응답의 디지탈검출을 사용하는 디지탈 무선 수신기에 있어서, VCO 201은 기호레이트의 2배(혹은 4배) 및 오버샘플링 클럭신호로 부터 주파수분할기의 2배(혹은 4배)에서 오버샘플링 클럭신호를 공급하는 VCO로 구성될 수 있다. 오버샘플링 클럭신호는 디지탈검출을 수행하기 위하여 사용되며 디지탈검출 결과는 제1클럭신호에서 부표본화되어 입력신호를 채널등화필터 16,106 혹은 116으로 공급한다.
유한임펄스응답(finite-impulse-response; FIR)필터를 무한임펄스(infinite-impulse-response; IIR)필터와 종속접속시킨 등화필터는 공지되어 있다. IIR 필터는 디지탈가산기의 합 출력포트로 부터 접속된 성분 FIR필터를 가진 디지탈가산기로 부터 형성될 수 있으며 IIR 필터의 입출력포트는 각각 디지탈가산기의 제2합입력포트 및 합출력포트에 있다. IIR 필터와 정상적으로 결합된 불안정성 문제를 피하기 위해 IIR 필터에 있는 성분 FIR 필터의 계수가 전송된 데이타의 영역에 포함된 고스트소거기준(ghost cancellation reference; GCR)신호와 같은 트레닝신호에 응답하여 DSP에 의하여 초기에 조정된다. 그런다음, 성분 FIR 필터의 계수는 보정필터 응답의 가장 나은 추정값이 실제의 필터응답을 양자화함으로써 형성되는 결정을 바탕으로 한 기법을 수행하기 위하여 본 발명의 지침에 따라 등가의 중심부를 가진 또다른 FIR 필터를 사용하여 계산될 수 있다. FIR 필터를 IIR 필터와 종속접속시킨 등가필터에 있어서 필터의 계수는 독립적으로 조정된다.

Claims (43)

  1. 디지탈신호에 따라 변조되는 수신 반송파에 응답하여, 바람직하지 않은 양의 다중로 왜곡이 때때로 생기기 쉬운 변조신호의 디지탈샘플을 복원하는 디지탈 무선 수신기의 채널등화필터와의 결합에 있어서, 각각의 출력포트와 상기 변조신호의 디지탈샘플이 인가되는 각각의 입력포트를 가지고 있으며, 적응적으로 가중치가 고려되는 N 개의 탭 형태로 되어 있으며, 제1유한임펄스응답(finite-impulse-response; FIR)필터는 그것의 상기 입력포트로 인가되는 상기 변조신호에 응답하여 그것의 출력포트에서 상기 채널등화필터의 출력신호를 발생시키며, 제2FIR필터는 그것의 상기 입력포트로 인가되는 상기 변조신호에 응답하여 그것의 출력포트에서 상기 제1FIR필터의 탭가중치를 갱신하기 위한 정정값을 발생시키는 상기 제1 및 제2FIR필터와, 상기 제1FIR필터 응답의 샘플을 이상적인 응답의 해당샘플과 비교하기 위해 접속되어 상기 제2FIR필터의 갱신된 탭가중치를 발생시키는 디지탈비교기를 구비함을 특징으로 하는 채널등화필터와의 결합.
  2. 제1항에 있어서, 상기 제1FIR필터의 탭가중치를 갱신하기 위한 정정값이 상기 제2FIR필터의 출력포트에서 발생될때 그러한 정정값을 상기 제1FIR필터의 해당하는 탭가중치의 이전값과 각각 누산하여 상기 제1FIR필터의 갱신된 탭가중치를 발생시키는 계수누산레지스터의 뱅크와, 상기 제1FIR필터의 상기 갱신된 탭가중치를 상기 제1FIR필터로 인가하는 수단을 더 구비함을 특징으로 하는 결합.
  3. 제1항에 있어서, 상기 제1FIR필터의 탭가중치를 갱신하기 위한 정정값이 상기 제2FIR필터의 출력포트에서 발생될때 그러한 정정값을 지연시키며, 상기 제1FIR필터의 탭가중치를 갱신하기 위한 결과로 얻어지는 지연된 정정값은 상기 계수누산레지스터의 뱅크내에 이전에 임시로 저장된 상기 제1FIR필터의 탭가중치의 해당하는 값과의 각각의 누산을 위해 상기 계수누산레지스터의 뱅크로 인가하게 되는 수단을 더 구비함을 특징으로 하는 결합.
  4. 제1항에 있어서, 제1 및 제2합입력신호에 응답하여 합출력신호를 발생시키며, 상기 제1FIR필터의 탭가중치를 갱신하기 위한 상기 정정값은 제1합입력신호가 되는 디지탈가산기와, 갱신된 제1FIR필터 탭가중치를 공급하고 직렬로 수신되는 제1갯수의 갱신된 제1FIR필터 탭가중치수를 임시로 저장하기 위하여 상기 디지탈가산기로 부터의 합출력신호가 인가되며 각각의 입력접속과, 지연되며 갱신된 제1FIR필터 탭가중치를 공급하는 출력접속을 구비한 제1지연라인과, 지연되며 갱신된 제1FIR필터 탭가중치를 수신하고 직렬로 수신되는 제2갯수의 갱신된 제1FIR필터 탭가중치를 임시로 저장하는 각각의 입력접속과, 상기 제1FIR필터의 더 지연되며 갱신된 탭가중치를 상기 디지탈가산기에 제2합입력신호로서 공급하는 출력접속을 구비하고 있으며, 상기 제1 및 제2갯수는 상기 제1FIR필터의 탭가중치의 갯수와 상응하는 합을 가진 제2지연라인과, 상기 제1지연라인의 출력접속으로 부터 공급되는 상기 제1FIR필터의 지연되며 갱신된 탭가중치를 상기 제1FIR필터와 상기 제2지연라인의 입력접속으로 인가하는 수단을 더 구비함을 특징으로 하는 결합.
  5. 제1항에 있어서, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 이상적인 응답의 상기 해당샘플을 발생시키는 양자화기를 더 구비함을 특징으로 하는 결합.
  6. 제1항에 있어서, 상기 변조신호의 영역동안 공지되어 있는 문자로 부터 주기적으로 독출되어 상기 이상적인 응답의 상기 해당샘플을 발생시키는 메모리를 더 구비함을 특징으로 하는 결합.
  7. 제1항에 있어서, 상기 디지탈비교기는, 피감수신호로서 상기 제1FIR필터 응답의 샘플을 수신하고 감수신호로서 이상적인 응답의 해당샘플을 수신하기 위해 접속되어 있으며 그로부터의 차신호샘플로서 상기 제2FIR필터의 상기 갱신된 탭가중치를 발생시키는 디지탈감산기로 구성됨을 특징으로 하는 결합.
  8. 제7항에 있어서, 제1 및 제2입력포트와 상기 이상적인 응답의 상기 해당 디지탈샘플을 상기 디지탈감산기로 공급하기 위해 접속된 출력포트를 구비하며, 그 제1입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제1값과 그 제2입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제2값을 가지는 제어신호에 의해 제어되는 멀티플렉서와, 트레닝신호를 포함하는 상기 변조신호에 대한 상기 채널등화필터 응답의 영역에 응답하여 상기 멀티플렉서에 대한 상기 제어신호의 상기 제1값을 발생시키며 그외는 상기 멀티플렉서에 대한 상기 제어신호의 상기 제2값을 발생시키는 수단과, 다중로 왜곡이 없는 이상적인 트레닝신호의 샘플을 상기 멀티플렉서의 상기 제1입력포트로 독출하는 메모리와, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 멀티플렉서의 상기 제2입력포트로 인가되는 상기 해당샘플을 발생시키는 양지화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  9. 제1항에 있어서, 상기 변조신호에 포함된 트레닝신호에 응답하여 초기화과정시 다중로 수신에 대한 제1FIR필터 응답을 억압하는 상기 제제1FIR필터에 대한 일단의 탭가중치를 발생시키는 디지탈신호 처리장치를 더 구비함을 특징으로 하는 결합.
  10. 디지탈신호에 따라 변조되는 수신 반송파에 응답하여, 바람직하지 않은 양의 다중로 왜곡이 때때로 생기기 쉬운 변조신호의 디지탈샘플을 복원하는 디지탈 무선 수신기의 채널등화필터와의 결합에 있어서, 각각의 입력포트와 각각의 출력포트를 가지고 있으며, 주기적인 갱신동안에 동시에 적응적으로 가중치가 고려될 수 있는 N개의 탭 형태로 되어 있는 제1 및 제2유한임펄스응답(finite-impulse-response; FIR)필터와, 상기 채널등화필터의 출력신호인 제1FIR 필터 응답의 디지탈샘플을 출력포트에서 제공하는 상기 제1FIR필터의 상기 입력포트로 상기 변조신호의 디지탈샘플을 연속적으로 인가하는 제1변조신호 인가수단과, 상기 제1FIR필터 응답의 디지탈샘플을 이상적인 응답의 해당 디지탈샘플과 비교하기 위해 접속되어, 상기 제1FIR필터 응답이 현재 상기 제1FIR필터 탭가중치의 주기적인 갱신중의 하나 다음에 발생하는 상기 변조신호의 각 세트의 N개의 연속하는 디지탈샘플일때인 구간동안에 상기 제2FIR필터에 대한 다음 갱신의 탭가중치를 발생시키는 디지탈 비교기와, 상기 제2FIR필터에 대한 다음 갱신의 탭가중치가 발생하는 각 주기동안 그것을 임시로 저장한 다음 상기 제2FIR필터에 대한 다음 갱신의 탭가중치를 상기 제2FIR필터의 상기 N개의 탭의 각각의 것으로 갱신된 탭가중치로서 인가하여 상기 제2FIR필터 탭가중치의 상기 주기적인 갱신중의 하나를 수행하는 제1임시 저장수단과, 상기 제1FIR필터의 탭가중치에 대한 정정값이 순차적으로 발생되는 것에 응답하여, 갱신된 제2FIR필터 탭가중치가 상기 디지탈비교기에 의하여 발생되었던 제1FIR필터 응답을 발생시킨 상기 제1FIR필터 탭가중치의 상기 주기적인 갱신중의 바로 이전의 것 다음에 발생하는 상기 변조신호의 각 세트의 N개의 연속하는 디지탈샘플을 상기 제2FIR필터 탭가중치의 각 상기 주기적인 갱신 다음에 연속적으로 상기 제3FIR필터의 입력포트로 인가하는 제2변조신호 인가수단과, 상기 제1FIR필터의 탭가중치에 대한 정정값의 순차적인 발생이 완료된 후에 그것을 갱신된 탭가중치로서 상기 제1FIR필터의 상기 N개의 탭의 각각의 것으로 동시에 인가하여 상기 제1FIR필터 탭가중치의 상기 주기적인 갱신중의 하나를 수행하는 수단을 구비함을 특징으로 하는 채널등화필터와의 결합.
  11. 제10항에 있어서, 상기 제1FIR필터의 탭가중치에 대한 정정값의 순차적인 발생이 완료된 후에 그것을 동시에 인가하는 수단은, 상기 제1FIR필터의 탭가중치를 임시 저장하고 그에대한 정정값이 발생되면 그것을 누산하는 제2임시 저장수단과, 그 다음 상기 제1FIR필터에 대한 정정된 탭가중치를 상기 제1FIR필터에 병렬로 전송하여 상기 제1FIR필터 탭가중치의 상기 주기적인 갱신중의 하나를 수행하는 수단을 구비함을 특징으로 하는 결합.
  12. 제11항에 있어서, 그 다음 상기 제1FIR필터에 대한 정정된 탭가중치를 상기 제1FIR필터에 병렬로 전송하는 수단은, 상기 제1FIR필터의 탭가중치를 임시 저장하고 그에대한 정정값을 누산하는 상기 수단으로 부터 순차적으로 상기 제1FIR필터에 대한 정정된 탭가중치를 수신하기 위해 접속되어 있으며, 상기 제1FIR필터 탭가중치의 각 상기 주기적인 갱신동안 상기 제1FIR필터로 상기 제1FIR필터에 대한 정정된 탭가중치를 병렬로 전송하기 위해 접속된 섀도우계수레지스터의 뱅크를 내부에 포함함을 특징으로 하는 결합.
  13. 제12항에 있어서, 상기 제2변조신호 인가수단은, 상기 제1FIR필터의 입력포트에서 접속된 입력포트와 상기 제2FIR필터의 입력포트에 접속된 출력포트를 구비하여 상기 변조신호의 지연된 디지탈샘플을 상기 제2FIR필터의 입력포트로 연속적으로 인가하는 디지탈 지연라인으로 구성됨을 특징으로 하는 결합.
  14. 제12항에 있어서, 상기 제2임시 저장수단이, 상기 제1FIR필터의 탭가중치에 대한 상기 정정값이 상기 제2FIR필터에 의하여 순차적으로 발생될때 그것을 수신하는 제1합입력포트와, 제2합입력포트와, 상기 제1FIR필터에 대한 상기 정정된 탭가중치를 상기 섀도우계수레지스터의 뱅크에 순차적으로 공급하기 위해 접속된 합출력포트를 가진 디지탈가산기와, 상기 제1FIR필터에 대한 상기 정정된 탭가중치가 상기 디지탈가산기의 합출력포트로 부터 순차적으로 공급되며 이전의 내용이 상기 디지탈가산기의 제2합입력포트로 순차적으로 독출된 직후에 기입을 하는 이전계수레지스터의 뱅크를 구비함을 특징으로 하는 결합.
  15. 제12항에 있어서, 상기 제2임시 저장수단이, 상기 제1FIR필터의 탭가중치를 갱신하기 위한 정정값이 상기 제2FIR필터의 출력포트에서 발생될때 그러한 정정값을 지연하여 지연된 정정값을 발생시키는 수단과, 상기 지연된 정정값을 수신하는 제1합입력포트와, 제2합입력포트와, 상기 제1FIR필터에 대한 상기 정정된 탭가중치를 상기 섀도우계수레지스터의 뱅크에 순차적으로 공급하기 위해 접속된 합출력포트를 가진 디지탈가산기와, 상기 제1FIR필터에 대한 상기 정정된 탭가중치가 상기 디지탈가산기의 합출력포트로 부터 순차적으로 공급되며 이전의 내용이 상기 디지탈가산기의 제2합입력포트로 순차적으로 독출된 직후에 기입을 하는 이전계수레지스터의 뱅크를 구비함을 특징으로 하는 결합.
  16. 제12항에 있어서, 상기 제2임시 저장수단이, 상기 제1FIR필터의 탭가중치에 대한 상기 정정값이 상기 제2FIR필터에 의하여 순차적으로 발생될때 그것을 수신하는 제1합입력포트와, 제2합입력포트와, 합출력포트를 가진 디지탈가산기와, 갱신된 제1FIR필터 탭가중치를 공급하고 직렬로 수신되는 제1갯수의 갱신된 제1FIR필터 탭가중치수를 임시로 저장하기 위하여 상기 디지탈가산기로 부터의 합출력신호가 인가되며 각각의 입력접속과, 지연되며 갱신된 제1FIR필터 탭가중치를 공급하는 출력접속을 구비한 제1지연라인과, 지연되며 갱신된 제1FIR필터 탭가중치를 수신하고 직렬로 수신되는 제2갯수의 갱신된 제1FIR필터 탭가중치를 임시로 저장하는 각각의 입력접속과, 상기 제1FIR필터의 더 지연되며 갱신된 탭가중치를 상기 디지탈가산기에 제2합입력신호로서 공급하는 출력접속을 구비하고 있으며, 상기 제1 및 제2갯수는 상기 제1FIR필터의 탭가중치의 갯수와 상응하는 합을 가진 제2지연라인과, 상기 제1지연라인의 출력접속으로 부터 공급되는 상기 제1FIR필터의 지연되며 갱신된 탭가중치를 상기 제1FIR필터와 상기 제2지연라인의 입력접속으로 인가하는 수단을 더 구비함을 특징으로 하는 결합.
  17. 디지탈신호에 따라 변조되는 수신 반송파에 응답하여, 바람직하지 않은 양의 다중로 왜곡이 때때로 생기기 쉬운 변조신호의 디지탈샘플을 복원하는 디지탈 무선 수신기에 있어서 상기 변조신호에 대하여 적응적으로 가중치가 고려되는 채널등화필터가, 상기 변조신호의 상기 디지탈샘플이 복원되는 레이트에 상응하는 제1클럭주파수에서 제1클럭신호를 발새이키며, 상기 제1클럭주파수의 (2L+2N)번째 (N은 적어도 몇십인 양의 정수, L은 상대적으로 작은 양의 정수)약수인 제2클럭주파수에서 제2클럭신호를 발생시키며, 위상에 있어 상기 제2클럭신호로부터 상기 제1클럭주파수의 (L+N)사이클만큼 오프셋되는 상기 제2클럭주파수에서 제3클럭신호를 발생시키며, 상기 클럭신호들의 주파수 및 위상은 자동주파수 및 위상제어신호에 의하여 제어되는 클럭발생기와; 상기 변조신호에 응답하여 상기 자동주파수 및 위상제어신호를 발생시키는 자동주파수 및 위상제어 검출기와; 어드레스포트에서 수신되는 제1어드레스에 의해 개별적으로 선택되어 계수로드포트를 통하여 로드되는 제1섀도우필터계수레지스터의 뱅크와, 계수전송명령포트에서 수신되는 상기 제3클럭신호에 응답하여 상기 제1섀도우필터계수레지스터의 뱅크에 있는 상기 섀도우필터계수레지스터의 해당하는 레지스터로 부터 병렬로 로드되는 제1작업필터계수레지스터의 뱅크와, 상기 변조신호의 상기 디지탈샘플을 수신하는 각각의 입력포트와 N개의 탭으로 같이 구성된 각각의 단으로 부터의 다수의 (N-1)개의 출력포트를 가진 단 당-다중비트의 (N-1)단 제1시프트레지스터와, 상기 제1시프트레지스터의 N개의 탭에서의 응답을 상기 제1작업필터계수레지스터의 뱅크에 임시 저장되어 있는 해당하는 작업필터링계수로 승산하고 그 결과를 더하여 상기 적응적으로 가중치가 고려되는 채널등화필터의 응답을 제공하기 위하여 제1FIR필터 응답포트로 공급되는 가중치가 고려된 제1합을 출력하는 가중치가 고려되는 제1가산기로 구성된 제1유한임펄스응답(finite-impulse-response; FIR)필터와; 어드레스포트에서 수신되는 제2어드레스에 의해 개별적으로 선택되어 계수로드포트를 통하여 로드되는 제2섀도우필터계수레지스터의 뱅크와, 계수전송명령포트에서 수신되는 상기 제2클럭신호에 응답하여 사익 제2섀도우필터계수레지스터의 뱅크에 있는 상기 섀도우필터계수레지스터의 해당하는 레지스터로 부터 병렬로 로드되는 제2작업필터계수레지서트의 뱅크와, 각각의 입력포트와 N개의 탭으로 같이 구성된 각각의 단으로 부터의 다수의 (N-1)개의 출력포트를 가진 단 당 다중비트의 (N-1)단 제2시프트레지스터와, 상기 제2시프트레지스터의 N개의 탭에서의 응답을 상기 제2작업필터계수레지스터의 뱅크에 임시 저장되어 있는 해당하는 작업필터링계수로 승산하고 그 결과를 더하여 제2FIR필터 응답포트로 공급되는 가중치가 고려된 제2합을 출력하는 가중치가 고려되는 제2가산기로 구성된 제2유한임펄스응답(finite-impulse-response; FIR)필터와; 상기 제1시프트레지스터의 마지막단의 출력포트로 부터 접속된 입력포트와 상기 입력포트에서 수신되는 샘플에 대한 응답을 L개의 샘플의 잠재시간 후에 상기 제2시프트레지스터의 입력포트로 공급하는 출력포트를 가진 디지탈지연라인과; 상기 가중치가 고려된 제1합의 디지탈샘플을 이상적인 응답의 해당 디지탈샘플과 감산적으로 결합시키어 상기 제2섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가되는 차 출력신호의 디지탈샘플을 발생시키는 디지탈감산기와; 상기 제1섀도우필터계수레지스터의 뱅크를 포함하고 있으며 상기 제3클럭신호에 응답하여 상기 제1작업필터계수레지스터의 뱅크의 내용을 갱신하는 수단과; 상기 제1클럭신호의 사이클을 카운팅하여 카운트신호를 발생하는 카운터와, 상기 제2클럭신호의 각 발생보다 더 늦은 상기 제1클럭신호의 발생시간 L로 부터 시작하여 상기 제1클럭신호 나중의 발생시간 N에서 종료하는 소정구간내에서 상기 제1어드레스의 연속적인 값을 상기 카운트신호로 부터 이끌어내는 수단과, 상기 제3클럭신호의 각 발생보다 더 늦은 상기 제1클럭신호의 발생시간 L로 부터 시작하여 상기 제1클럭신호 나중의 발생시간 N에서 종료하는 소정구간내에서 상기 제2어드레스의 연속적인 값을 상기 카운트신호로 부터 이끌어내는 수단을 구비한 어드레스발생기를 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  18. 제17항에 있어서, 제3클럭신호에 응답하여 상기 제1작업필터계수레지스터의 뱅크의 내용을 갱신하는 수단이, 합출력포트와 제1 및 제2합입력포트를 가진 디지탈가산기와, 상기 디지탈가산기의 합출력포트로 부터 적어도 정상동작의 시간동안 취해지는 갱신된 제1FIR필터의 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단과, 가중치가 고려된 상기 제2합의 일부를 상기 디지탈가산기의 제1합입력포트로 공급하는 수단과, 어드레스포트에서 수신되는 상기 제1어드레스신호에 의하여 개별적으로 선택되어 선택된 이전필터계수레지스터로 부터 상기 제1FIR필터에 대한 이전필터링계수를 상기 디지탈가산기의 제2합입력포트로 독출한 다음 그것을 상기 제1FIR필터에 대한 상기 갱신된 필터링계수와 다시 기입하는 이전필터계수레지스터의 뱅크를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  19. 제18항에 있어서, 상기 제1FIR필터에 대해 갱신된 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단이, 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트에 접속된 출력포트와, 제1입력포트와, 상기 디지탈가산기의 합출력포트가 접속되는 제2입력포트를 구비하고, 정상동작의 상기 시간동안에만 상기 제2입력포트로 인가되는 신호를 재생하고 그의 시간에는 상기 제1입력포트로 인가되는 신호를 재생하기 위해 인가되는 제어신호에 의해 제어되는 기입멀티플렉서로 구성됨을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  20. 제19항에 있어서, 초기화 혹은 재초기화 동작의 시간동안 상기 적응적으로 가중치가 고려되는 채널등화필터의 상기 응답의 영역을 어떤 공지의 정보로서 선택적으로 수신하기 위하여 접속되어 있으며, 상기 기입멀티플렉서의 상기 제1입력포트로 인가되는 상기 제1FIR필터에 대한 필터링계수의 시작값을 계산하기 위해 프로그램되며, 초기화 혹은 재초기화 동작의 상기 시간동안 상기 기입멀티플렉서로 하여금 그 제1입력포트로 공급되는 신호를 재생하게 하는 상기 제어신호를 발생시키기 위해 프로그램되는 디지탈신호 처리장치를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  21. 제20항에 있어서, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 이상적인 응답의 상기 해당샘플을 발생시키는 양자화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  22. 제20항에 있어서, 상기 변조신호의 영역동안 공지되어 있는 문자로 부터 주기적으로 독출되어 상기 이상적인 응답의 상기 해당샘플을 발생시키는 메모리로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  23. 제20항에 있어서, 제1 및 제2입력포트와 상기 이상적인 응답의 상기 해당 디지탈샘플을 상기 디지탈감산기로 공급하기 위해 접속된 출력포트를 구비하며, 그 제1입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제1값과 그 제2입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제2값을 가지는 제어신호에 의해 제어되는 멀티플렉서와, 트레닝신호를 포함하는 상기 변조신호에 대한 상기 채널등화필터 응답의 영역에 응답하여 상기 멀티플렉서에 대한 상기 제어신호의 상기 제1값을 발생시키며 그외는 상기 멀티플렉서에 대한 상기 제어신호의 상기 제2값을 발생시키는 수단과, 다중로 왜곡이 없는 이상적인 트레닝신호의 샘플을 상기 멀티플렉서의 상기 제1입력포트로 독출하는 메모리와, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 멀티플렉서의 상기 제2입력포트로 인가되는 상기 해당샘플을 발생시키는 양지화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  24. 디지탈신호에 따라 변조되는 수신 반송파에 응답하여, 바람직하지 않은 양의 다중로 왜곡이 때때로 생기기 쉬운 변조신호의 디지탈샘플을 복원하는 디지탈 무선 수신기에 있어서 상기 변조신호에 대하여 적응적으로 가중치가 고려되는 채널등화필터가, 상기 변조신호의 상기 디지탈샘플이 복원되는 레이트에 상응하는 제1클럭주파수에서 제1클럭신호를 발생시키며, 상기 제1클럭주파수의 (L+N)번째 (N은 적어도 몇십인 양의 정수, L은 상대적으로 작은 양의 정수)약수인 제2클럭주파수에서 제2클럭신호를 발생시키며, 상기 클럭신호들의 주파수 및 위상은 자동주파수 및 위상제어신호에 의하여 제어되는 클럭발생기와; 상기 변조신호에 응답하여 상기 자동주파수 및 위상제어신호를 발생시키는 자동주파수 및 위상제어 검출기와; 어드레스포트에서 수신되는 제1어드레스에 의해 개별적으로 선택되어 계수로드포트를 통하여 로드되는 제1섀도우필터계수레지스터의 뱅크와, 계수전송명령포트에서 수신되는 상기 제2클럭신호에 응답하여 상기 제1섀도우필터계수레지스터의 뱅크에 있는 상기 새도우필터계수레지스터의 해당하는 레지스터로 부터 병렬로 로드되는 제1작업필터계수레지스터의 뱅크와, 상기 변조신호의 상기 디지탈샘플을 수신하는 각각의 입력포트와 N개의 탭으로 같이 구성된 각각의 단으로 부터의 다수의 (N-1)개의 출력포트를 가진 단 당 다중비트의 (N-1)단 제1시프트레지스터와, 상기 제1시프트레지스터의 N개의 탭에서의 응답을 상기 제1작업필터계수레지스터의 뱅크에 임시 저장되어 있는 해당하는 작업필터링계수로 승산하고 그 결과를 더하여 상기 적응적으로 가중치가 고려되는 채널등화필터의 응답을 제공하기 위하여 제1FIR필터 응답포트로 공급되는 가중치가 고려된 제1합을 출력하는 가중치가 고려되는 제1가산기로 구성된 제1유한임펄스응답(finite-impulse-response; FIR)필터와; 어드레스포트에서 수신되는 제2어드레스에 의해 개별적으로 선택되어 계수로드포트를 통하여 로드되는 제2섀도우필터계수레지스터의 뱅크와, 계수전송명령포트에서 수신되는 상기 제2클럭신호에 응답하여 상기 제2섀도우필터계수레지스터의 뱅크에 있는 상기 섀도우필터계수레지서트의 해당하는 레지스터로 부터 병렬로 로드되는 제2작업필터계수레지스터의 뱅크와, 각각의 입력포트와 N개의 탭으로 같이 구성된 각각의 단으로 부터의 다수의 (N-1)개의 출력포트를 가진 단 당 다중비트의 (N-1)단 제2시프트레지스터와, 상기 제2시프트레지스터의 N개의 탭에서의 응답을 상기 제2작업필터계수레지스터의 뱅크에 임시 저장되어 있는 해당하는 작업필터링계수로 승산하고 그 결과를 더하여 제2FIR필터 응답포트로 공급되는 가중치가 고려된 제2합을 출력하는 가중치가 고려되는 제2가산기로 구성된 제2유한임펄스응답(finite-impulse-response; FIR)필터와; 상기 제1시프트레지스터의 마지막단의 출력포트로 부터 접속된 입력포트와 상기 입력포트에서 수신되는 샘플에 대한 응답을 L개의 샘플의 잠재시간 후에 상기 제2시프트레지스터의 입력포트로 공급하는 출력포트를 가진 디지탈지연라인과; 상기 가중치가 고려된 제1합의 디지탈샘플을 이상적인 응답의 해당 디지탈 샘플과 감산적으로 결합시키어 상기 제2섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가되는 차 출력신호의 디지탈샘플을 발생시키는 디지탈감산기와; 상기 제1섀도우필터계수레지스터의 뱅크를 포함하고 있으며 상기 제2클럭신호에 응답하여 상기 제1작업'필터계수레지스터의 뱅크의 내용을 갱신하는 수단과; 상기 제1클럭신호의 사이클을 카운팅하여 카운트신호를 발생하는 카운터와, 상기 제2클럭신호의 각 발생보다 더 늦은 상기 제1클럭신호의 발생시간 L로 부터 시작하여 상기 제1클럭신호 나중의 발생시간 N에서 종료하는 소정구간내에서 상기 제1어드레스의 연속적인 값을 상기 카운트신호로 부터 이끌어내는 수단과, 상기 제2클럭신호의 각 발생보다 더 늦은 상기 제1클럭신호의 발생시간 L로 부터 시작하여 상기 제1클럭신호 나중의 발생시간 N에서 종료하는 소정구간내에서 상기 제2어드레스의 연속적인 값을 상기 카운트신호로 부터 이끌어내는 수단을 구비한 어드레스발생기를 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  25. 제24항에 있어서, 제3클럭신호에 응답하여 상기 제1작업필터계수레지스터의 뱅크의 내용을 갱신하는 수단이, 합출력포트와 제1 및 제2합입력포트를 가진 디지탈가산기와, 상기 디지탈가산기의 합출력포트로 부터 적어도 정상동작의 시간동안 취해지는 갱신된 제1FIR필터의 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단과, 가중치가 고려된 상기 제2합의 일부를 상기 디지탈가산기의 제1합입력포트로 공급하는 수단과, 어드레스포트에서 수신되는 상기 제1어드레스신호에 의하여 개별적으로 선택되어 선택된 이전필터계수레지스터로 부터 상기 제1FIR필터에 대한 이전필터링계수를 상기 디지탈가산기의 제2합입력포트로 독출한 다음 그것을 상기 제1FIR필터에 대한 상기 갱신된 필터링계수와 다시 기입하는 이전필터계수레지스터의 뱅크를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  26. 제25항에 있어서, 상기 제1FIR필터에 대해 갱신된 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단이, 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트에 접속된 출력포트와, 제1입력포트와, 상기 디지탈가산기의 합출력포트가 접속되는 제2입력포트를 구비하고, 정상동작의 상기 시간동안에만 상기 제2입력포트로 인가되는 신호를 재생하고 그외 시간에는 상기 제1입력포트로 인가되는 신호를 재생하기 위해 인가되는 제어신호에 의해 제어되는 기입멀티플렉서로 구성됨을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  27. 제26항에 있어서, 초기화 혹은 재초기화 동작의 시간동안 상기 적응적으로 가중치가 고려되는 채널등화필터의 상기 응답의 영역을 어떤 공지의 정보로서 선택적으로 수신하기 위하여 접속되어 있으며, 상기 기입멀티플렉서의 상기 제1입력포트로 인가되는 상기 제1FIR필터에 대한 필터링계수의 시작값을 계산하기 위해 프로그램되며, 초기화 혹은 재초기화 동작의 상기 시간동안 상기 기입멀티플렉서로 하여금 그 제1입력포트로 공급되는 신호를 재생하게 하는 상기 제어신호를 발생시키기 위해 프로그램되는 디지탈신호 처리장치를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  28. 제27항에 있어서, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 이상적인 응답의 상기 해당샘플을 발생시키는 양자화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  29. 제27항에 있어서, 상기 변조신호의 영역동안 공지되어 있는 문자로 부터 주기적으로 독출되어 상기 이상적인 응답의 상기 해당샘플을 발생시키는 메모리로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  30. 제27항에 있어서, 제1 및 제2입력포트와 상기 이상적인 응답의 상기 해당 디지탈샘플을 상기 디지탈감산기로 공급하기 위해 접속된 출력포트를 구비하며, 그 제1입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제1값과 그 제2입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제2값을 가지는 제어신호에 의해 제어되는 멀티플렉서와, 트레닝신호를 포함하는 상기 변조신호에 대한 상기 채널등화필터 응답의 영역에 응답하여 상기 멀티플렉서에 대한 상기 제어신호의 상기 제1값을 발생시키며 그외는 상기 멀티플렉서에 대한 상기 제어신호의 상기 제2값을 발생시키는 수단과, 다중로 왜곡이 없는 이상적인 트레닝신호의 샘플을 상기 멀티플렉서의 상기 제1입력포트로 독출하는 메모리와, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 멀티플렉서의 상기 제2입력포트로 인가되는 상기 해당샘플을 발생시키는 양지화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  31. 디지탈신호에 따라 변조되는 수신 반송파에 응답하여, 바람직하지 않은 양의 다중로 왜곡이 때때로 생기기 쉬운 변조신호의 디지탈샘플을 복원하는 디지탈 무선 수신기에 있어서 상기 변조신호에 대하여 적응적으로 가중치가 고려되는 채널등화필터가, 상기 변조신호의 상기 디지탈샘플이 복원되는 레이트에 상응하는 제1클럭주파수에서 제1클럭신호를 발생시키며, 상기 제1클럭주파수의 N번째(N은 적어도 몇십인 양의 정수) 약수인 제2클럭주파수에서 제2클럭신호를 발생시키며, 상기 제1클럭주파수의 L(L은 상대적으로 작은 양의 정수)사이클만큼 상기 제2클럭신호를 뒤처지게 하는 상기 제2클럭주파수에서의 제3클럭신호를 발생시키며, 상기 클럭시호들의 주파수 및 위상은 자동주파수 및 위상제어신호에 의하여 제어되는 클럭발생기와; 상기 변조신호에 응답하여 상기 자동주파수 및 위상제어신호를 발생시키는 자동주파수 및 위상제어 검출기와; 어드레스포트에서 수신되는 제1어드레스에 의해 개별적으로 선택되어 계수로드포트를 통하여 로드되는 제1섀도우필터계수레지스터의 뱅크와, 계수전송명령포트에서 수신되는 상기 제3클럭신호에 응답하여 상기 제1섀도우필터계수레지스터의 뱅크에 있는 상기 섀도우필터계수레지스터의 해당하는 레지스터로 부터 병렬로 로드되는 제1작업필터계수레지스터의 뱅크와, 상기 변조신호의 상기 디지탈샘플을 수신하는 각각의 입력포트와 N개의 탭으로 같이 구성된 각각의 단으로 부터의 다수의 (N-1)개의 출력포트를 가진 단 당 다중비트의 (N-1)단 제1시프트레지스터와, 상기 제1시프트레지스터의 N개의 팁에서의 응답을 상기 제1작업필터계수레지스터의 뱅크에 임시 저장되어 있는 해당하는 '작업필터링계수로 승산하고 그 결과를 더하여 상기 적응적으로 가중치가 고려되는 채널등화필터의 응답을 제공하기 위하여 제1FIR필터 응답포트로 공급되는 가중치가 고려된 제1합을 출력하는 가중치가 고려되는 제1가산기로 구성된 제1유한임펄스응답(finite-impulse-response; FIR)필터와; 어드레스포트에서 수신되는 제2어드레스에 의해 개별적으로 선택되어 계수로드포트를 통하여 로드되는 제2섀도우필터계수레지스터의 뱅크와, 계수전송명령포트에서 수신되는 상기 제2클럭신호에 응답하여 상기 제2섀도우필터계수레지스터의 뱅크에 있는 상기 섀도우필터계수레지스터의 해당하는 레지스터로 부터 병렬로 로드되는 제2작업필터계수레지스터의 뱅크와, 각각의 입력포트와 N개의 탭으로 같이 구성된 각각의 단으로 부터의 다수의 (N-1)개의 출력포트를 가진 단 당 다중비트의 (N-1)단 제2시프트레지스터와, 상기 제2시프트레지스터의 N개의 탭에서의 응답을 상기 제2작업필터계수레지스터의 뱅크에 임시 저장되어 있는 해당하는 작업필터링계수로 승산하고 그 결과를 더하여 제2FIR필터 응답포트로 공급되는 가중치가 고려된 제2합을 출력하는 가중치가 고려되는 제2가산기로 구성된 제2유한임펄스응답(finite-impulse-response; FIR)필터와; 상기 제1시프트레지스터의 마지막단의 출력포트로 부터 접속된 입력포트와 상기 입력포트에서 수신되는 샘플에 대한 응답을 L개의 샘플의 잠재시간 후에 상기 제2시프트레지스터의 입력포트로 공급하는 출력포트를 가진 제1디지탈지연라인과; 상기 가중치가 고려된 제1합의 디지탈샘플을 이상적인 응답의 해당 디지탈샘플과 감산적으로 결합시키어 상기 제2섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가되는 차 출력신호의 디지탈샘플을 발생시키는 디지탈감산기와; 상기 제1섀도우필터계수레지스터의 뱅크를 포함하고 있으며 상기 제3클럭신호에 응답하여 상기 제1작업필터계수레지스터의 뱅크의 내용을 갱신하는 수단과; 상기 제1클럭신호의 사이클을 카운팅하여 카운트신호를 발생하는 카운터와, 상기 제3클럭신호의 각 발생시간으로 부터 시작하여 상기 제1클럭신호 나중의 발생시간 N에서 종료하는 소정구간내에서 상기 제1어드레스의 연속적인 값을 상기 카운트신호로 부터 이끌어내는 수단과, 상기 제3클럭신호의 각 발생보다 더 늦은 상기 제1클럭신호의 발생시간 L로 부터 시작하여 상기 제1클럭신호 나중의 발생시간 N에서 종료하는 소정구간내에서 상기 제2어드레스의 연속적인 값을 상기 카운트신호로 부터 이끌어내는 수단을 구비한 어드레스발생기를 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  32. 제31항에 있어서, 제3클럭신호에 응답하여 상기 제1작업필터계수레지스터의 뱅크의 내용을 갱신하는 수단이, 합출력포트와 제1 및 제2합입력포트를 가진 디지탈가산기와, 상기 디지탈가산기의 합출력포트로 부터 적어도 정상동작의 시간동안 취해지는 갱신된 제1FIR필터의 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단과, 상기 제1클럭신호의 (N-2L)발생시간 만큼 지연되는 가중치가 고려된 상기 제2합의 일부를 상기 디지탈가산기의 제1합입력포트로 공급하는 수단과, 어드레스포트에서 수신되는 상기 제1어드레스신호에 의하여 개별적으로 선택되어 선택된 이전필터계수레지스터로 부터 상기 제1FIR필터에 대한 이전필터링계수를 상기 디지탈가산기의 제2합입력포트로 독출한 다음 그것을 상기 제1FIR필터에 대한 상기 갱신된 필터링계수와 다시 기입하는 이전필터계수레지스터의 뱅크를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  33. 제32항에 있어서, 상기 제1FIR필터에 대해 갱신된 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단이, 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트에 접속된 출력포트와, 제1입력포트와, 상기 디지탈가산기의 합출력포트가 접속되는 제2입력포트를 구비하고, 정상동작의 상기 시간동안에만 상기 제2입력포트로 인가되는 신호를 재생하고 그외 시간에는 상기 제1입력포트로 인가되는 신호를 재생하기 위해 인가되는 제어신호에 의해 제어되는 기입멀티플렉서로 구성됨을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  34. 제33항에 있어서, 초기화 혹은 재초기화 동작의 시간동안 상기 적응적으로 가중치가 고려되는 채널등화필터의 상기 응답의 영역을 어떤 공지의 정보로서 선택적으로 수신하기 위하여 접속되어 있으며, 상기 기입멀티플렉서의 상기 제1입력포트로 인가되는 상기 제1FIR필터에 대한 필터링계수의 시작값을 계산하기 위해 프로그램되며, 초기화 혹은 재초기화 동작의 상기 시간동안 상기 기입멀티플렉서로 하여금 그 제1입력포트로 공급되는 신호를 재생하게 하는 상기 제어신호를 발생시키기 위해 프로그램되는 디지탈신호 처리장치를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  35. 제34항에 있어서, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 이상적인 응답의 상기 해당샘플을 발생시키는 양자화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  36. 제34항에 있어서, 상기 변조신호의 영역동안 공지되어 있는 문자로 부터 주기적으로 독출되어 상기 이상적인 응답의 상기 해당샘플을 발생시키는 메모리로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  37. 제34항에 있어서, 제1 및 제2입력포트와 상기 이상적인 응답의 상기 해당 디지탈샘플을 상기 디지탈감산기로 공급하기 위해 접속된 출력포트를 구비하며, 그 제1입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제1값과 그 제2입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제2값을 가지는 제어신호에 의해 제어되는 멀티플렉서와, 트레닝신호를 포함하는 상기 변조신호에 대한 상기 채널등화필터 응답의 영역에 응답하여 상기 멀티플렉서에 대한 상기 제어신호의 상기 제1값을 발생시키며 그외는 상기 멀티플렉서에 대한 상기 제어신호의 상기 제2값을 발생시키는 수단과, 다중로 왜곡이 없는 이상적인 트레닝신호의 샘플을 상기 멀티플렉서의 상기 제1입력포트로 독출하는 메모리와, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 멀티플렉서의 상기 제2입력포트로 인가되는 상기 해당샘플을 발생시키는 양지화기로 구성된 상기 이상적인 응답의상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  38. 제31항에 있어서, 제3클럭신호에 응답하여 상기 제1작업필터계수레지스터의 뱅크의 내용을 갱신하는 수단이, 합출력포트와 제1 및 제2합입력포트를 가진 디지탈가산기와, 가중치가 고려된 상기 제2합의 일부를 상기 디지탈가산기의 제1합입력포트로 공급하는 수단과, 상기 디지탈가산기의 합출력포트로 부터 접속된 입력포트와 2L 샘플의 잠재구간후에 상기 제1디지탈지연라인의 입력포트에서 수신되는 샘플에 대한 응답을 공급하는 출력포트를 가진 제2디지탈지연라인과, 상기 제2디지탈지연라인의 출력포트로 부터 적어도 정상동작의 시간동안 취해지는 갱신된 제1FIR필터의 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단과, 상기 디지탈가산기의 제1합입력포트로 (N-2L)샘플만큼 지연되는 갱신된 제1FIR필터 필터링계수를 공급하는 제3디지탈지연라인을 더 구비함을 특징으로 하는 적응적으로 가중치가 //고려되는 채널등화필터.
  39. 제38항에 있어서, 상기 제1FIR필터에 대해 갱신된 필터링계수를 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트로 인가하는 수단이, 상기 제1섀도우필터계수레지스터의 뱅크의 계수로드포트에 접속된 출력포트와, 제1입력포트와, 상기 제2디지탈지연라인의 출력포트가 접속되는 제2입력포트를 구비하고, 정상동작의 상기 시간동안에만 상기 제2입력포트로 인가되는 신호를 재생하고 그외 시간에는 상기 제1입력포트로 인가되는 신호를 재생하기 위해 인가되는 제어신호에 의해 제어되는 기입멀티플렉서로 구성됨을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  40. 제39항에 있어서, 초기화 혹은 재초기화 동작의 시간동안 상기 적응적으로 가중치가 고려되는 채널등화필터의 상기 응답의 영역을 어떤 공지의 정보로서 선택적으로 수신하기 위하여 접속되어 있으며, 상기 기입멀티플렉서의 상기 제1입력포트로 인가되는 상기 제1FIR필터에 대한 필터링계수의 시작값을 계산하기 위해 프로그램되며, 초기화 혹은 재초기화 동작의 상기 시간동안 상기 기입멀티플렉서로 하여금 그 제1입력포트로 공급되는 신호를 재생하게 하는 상기 제어신호를 발생시키기 위해 프로그램되는 디지탈신호 처리장치를 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  41. 제40항에 있어서, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 이상적인 응답의 상기 해당샘플을 발생시키는 양자화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  42. 제40항에 있어서, 상기 변조신호의 영역동안 공지되어 있는 문자로 부터 주기적으로 독출되어 상기 이상적인 응답의 상기 해당샘플을 발생시키는 메모리로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
  43. 제40항에 있어서, 제1 및 제2입력포트와 상기 이상적인 응답의 상기 해당 디지탈샘플을 상기 디지탈감산기로 공급하기 위해 접속된 출력포트를 구비하며, 그 제1입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제1값과 그 제2입력포트에서 수신되는 신호를 그 출력포트에서 재생하기 위한 제2값을 가지는 제어신호에 의해 제어되는 멀티플렉서와, 트레닝신호를 포함하는 상기 변조신호에 대한 상기 채널등화필터 응답의 영역에 응답하여 상기 멀티플렉서에 대한 상기 제어신호의 상기 제1값을 발생시키며 그외는 상기 멀티플렉서에 대한 상기 제어신호의 상기 제2값을 발생시키는 수단과, 다중로 왜곡이 없는 이상적인 트레닝신호의 샘플을 상기 멀티플렉서의 상기 제1입력포트로 독출하는 메모리와, 상기 제1FIR필터 응답의 상기 샘플에 응답하여 상기 멀티플렉서의 상기 제2입력포트로 인가되는 상기 해당샘플을 발생시키는 양지화기로 구성된 상기 이상적인 응답의 상기 해당 디지탈샘플을 발생시키는 수단을 더 구비함을 특징으로 하는 적응적으로 가중치가 고려되는 채널등화필터.
KR1019950005462A 1994-03-24 1995-03-16 고품위 텔레비젼 수신기와 같은 디지탈 무선 수신기의 신속한 갱신 적응 채널등화필터링 KR0149580B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/216,936 US5648987A (en) 1994-03-24 1994-03-24 Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers
US8/216,936 1994-03-24
US08/216936 1994-03-24

Publications (2)

Publication Number Publication Date
KR950028538A KR950028538A (ko) 1995-10-18
KR0149580B1 true KR0149580B1 (ko) 1998-10-15

Family

ID=22809063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005462A KR0149580B1 (ko) 1994-03-24 1995-03-16 고품위 텔레비젼 수신기와 같은 디지탈 무선 수신기의 신속한 갱신 적응 채널등화필터링

Country Status (5)

Country Link
US (1) US5648987A (ko)
JP (1) JP2877722B2 (ko)
KR (1) KR0149580B1 (ko)
CN (1) CN1108018C (ko)
CA (1) CA2145339C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042561A (ko) * 1998-12-26 2000-07-15 전주범 광 디스크 재생장치의 등화기
KR100966383B1 (ko) * 2002-01-30 2010-06-28 에릭슨 인크. 텔레비젼 수신기 및 라인/프레임 패턴과 동기적으로 신호 샘플 스트림을 처리하는 방법

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803970B1 (en) 1994-03-24 2004-10-12 Samsung Electronics Co., Ltd. Digital television receiver with match filter responsive to field synchronization code
US6512555B1 (en) * 1994-05-04 2003-01-28 Samsung Electronics Co., Ltd. Radio receiver for vestigal-sideband amplitude-modulation digital television signals
US5999223A (en) * 1994-05-23 1999-12-07 Samsung Electronics Co., Ltd. System for controlling the operating mode of an adaptive equalizer within a digital TV signal receiver
KR0169619B1 (ko) * 1995-06-09 1999-03-20 김광호 데이타 세그먼트 동기신호 발생 장치 및 방법
JPH09135397A (ja) * 1995-11-09 1997-05-20 Nippon Soken Inc 移動体ｔｖ受信装置
KR0170730B1 (ko) * 1996-01-12 1999-03-20 김광호 필드 동기신호 검출회로 및 그 방법
KR100260421B1 (ko) * 1996-11-07 2000-07-01 윤종용 최종 중간 주파수 신호 포락선의 필드 동기화 코드에 응답하는정합필터를 구비한 디지털 수신기
US6084907A (en) * 1996-12-09 2000-07-04 Matsushita Electric Industrial Co., Ltd. Adaptive auto equalizer
US6430287B1 (en) 1997-03-25 2002-08-06 Level One Communications, Inc. Combined parallel adaptive equalizer/echo canceller
US5835895A (en) * 1997-08-13 1998-11-10 Microsoft Corporation Infinite impulse response filter for 3D sound with tap delay line initialization
US6600778B1 (en) * 1997-11-03 2003-07-29 Lg Electronics Inc. Method and apparatus for VSB symbol sync recovery
KR100269130B1 (ko) * 1997-11-21 2000-10-16 윤종용 단일고스트제거기를갖는디지털/아날로그tv방송공용수신기와고스트제거방법
US6313882B1 (en) * 1998-01-13 2001-11-06 Samsung Electronics Co., Ltd. TV reception apparatus using same ghost-cancellation circuitry for receiving different types of TV signals
US6222592B1 (en) * 1998-01-13 2001-04-24 Samsung Electronics Co., Ltd. TV receiver equalizer storing channel characterizations for each TV channel between times of reception therefrom
KR100519284B1 (ko) * 1998-01-14 2005-11-25 엘지전자 주식회사 디지탈 티브이의 읽고 쓰기 가능한 필터
SG85096A1 (en) * 1998-02-11 2001-12-19 Samsung Electronics Co Ltd Decimation of baseband dtv signals prior to channel equalization in digital television signal receivers
JP3230482B2 (ja) * 1998-03-13 2001-11-19 日本電気株式会社 適応等化器
US6262937B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Synchronous random access memory having a read/write address bus and process for writing to and reading from the same
US6262936B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Random access memory having independent read port and write port and process for writing to and reading from the same
US6069839A (en) * 1998-03-20 2000-05-30 Cypress Semiconductor Corp. Circuit and method for implementing single-cycle read/write operation(s), and random access memory including the circuit and/or practicing the method
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
US6219379B1 (en) * 1998-11-17 2001-04-17 Philips Electronics North America Corporation VSB receiver with complex equalization for improved multipath performance
US6449320B1 (en) 1999-07-02 2002-09-10 Telefonaktiebolaget Lm Ericsson (Publ) Equalization with DC-offset compensation
KR100359497B1 (ko) * 1999-08-12 2002-11-04 엘지전자 주식회사 디지털 ｔｖ 중계기에서 채널 정보 갱신 방법 및 장치
US6532259B1 (en) * 1999-09-28 2003-03-11 International Business Machines Corporation Equalization method and apparatus with gain adjustment for direct access storage device (DASD) data channels
US6538704B1 (en) * 1999-10-21 2003-03-25 General Electric Company NTSC tuner to improve ATSC channel acquisition and reception
US6600617B1 (en) 2000-03-07 2003-07-29 International Business Machines Corporation Method and apparatus for adjusting digital filter taps based upon minimization of viterbi margin counts
US6760371B1 (en) * 2000-03-22 2004-07-06 The Boeing Company Method and apparatus implementation of a zero forcing equalizer
ATE289458T1 (de) * 2000-08-04 2005-03-15 Freescale Semiconductor Inc Frequenzmodulator unter verwendung eines digitalen filters zur wellenformung beim basisband
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US7173551B2 (en) * 2000-12-21 2007-02-06 Quellan, Inc. Increasing data throughput in optical fiber transmission systems
US6480151B2 (en) 2000-12-29 2002-11-12 Lockheed Martin Corporation GPS receiver interference nuller with no satellite signal distortion
US6940557B2 (en) * 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
GB2379115A (en) * 2001-08-21 2003-02-26 Sony Uk Ltd Introducing test signals into a data signal
JP3899966B2 (ja) * 2002-03-14 2007-03-28 松下電器産業株式会社 ディジタル信号受信装置
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US7035361B2 (en) 2002-07-15 2006-04-25 Quellan, Inc. Adaptive noise filtering and equalization for optimal high speed multilevel signal decoding
US7346013B2 (en) * 2002-07-18 2008-03-18 Coherent Logix, Incorporated Frequency domain equalization of communication signals
US8451933B2 (en) * 2002-07-18 2013-05-28 Coherent Logix, Incorporated Detection of low-amplitude echoes in a received communication signal
KR100447201B1 (ko) * 2002-08-01 2004-09-04 엘지전자 주식회사 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
WO2004045078A2 (en) 2002-11-12 2004-05-27 Quellan, Inc. High-speed analog-to-digital conversion with improved robustness to timing uncertainty
KR100463544B1 (ko) * 2002-12-14 2004-12-29 엘지전자 주식회사 채널 등화 장치 및 이를 이용한 디지털 ｔｖ 수신기
WO2004088857A2 (en) * 2003-03-26 2004-10-14 Quellan, Inc. Method and system for equalizing communication signals
US7716712B2 (en) * 2003-06-18 2010-05-11 General Instrument Corporation Narrowband interference and identification and digital processing for cable television return path performance enhancement
GB2421674B (en) 2003-08-07 2006-11-15 Quellan Inc Method and system for crosstalk cancellation
US7804760B2 (en) 2003-08-07 2010-09-28 Quellan, Inc. Method and system for signal emulation
US7098669B2 (en) * 2003-10-01 2006-08-29 Flowline, Inc. Depth determining system
JP4510832B2 (ja) * 2003-11-17 2010-07-28 ケラン インコーポレイテッド アンテナ干渉消去のための方法およびシステム
US7616700B2 (en) 2003-12-22 2009-11-10 Quellan, Inc. Method and system for slicing a communication signal
GB2409943A (en) * 2004-01-08 2005-07-13 Wave Ltd M Data compression using matching pursuits algorithms
US7545859B2 (en) * 2004-01-14 2009-06-09 L-3 Communications Integrated Systems L.P. Adaptive channel equalization technique and method for wideband passive digital receivers
EP1759476B1 (en) * 2004-05-12 2009-12-30 Thomson Licensing Dual-mode equalizer in an atsc-dtv receiver
US7522883B2 (en) 2004-12-14 2009-04-21 Quellan, Inc. Method and system for reducing signal interference
US7725079B2 (en) 2004-12-14 2010-05-25 Quellan, Inc. Method and system for automatic control in an interference cancellation device
KR100708482B1 (ko) * 2005-03-04 2007-04-18 삼성전자주식회사 채널 등화기 및 채널 등화 방법
JP4457148B2 (ja) * 2005-05-23 2010-04-28 富士通株式会社 アレイアンテナの指向性制御装置及び指向性制御方法
DE112007001045B4 (de) 2006-04-26 2019-05-16 Intersil Americas LLC Verfahren und System zur Reduzierung von Strahlungs-Emissionen aus einem Kommunikationskanal
US8285772B2 (en) * 2008-02-04 2012-10-09 Realtek Semiconductor Corp. Order adaptive finite impulse response filter and operating method thereof
EP2368322A1 (en) * 2008-12-18 2011-09-28 Telefonaktiebolaget L M Ericsson (publ) Systems and methods for filtering a signal
TWI411298B (zh) * 2009-03-05 2013-10-01 Realtek Semiconductor Corp Frequency conversion device and conversion method and filter thereof
CN101571588B (zh) * 2009-06-15 2011-09-14 哈尔滨工程大学 脉冲压缩信号匹配的宽频带数字接收装置
US8208860B2 (en) * 2009-11-03 2012-06-26 International Business Machines Corporation Reducing multipath signal degradation effects in a wireless transmission system
US8559485B2 (en) 2010-04-08 2013-10-15 Andrew Llc Autoregressive signal processing for repeater echo cancellation
US8966353B2 (en) * 2011-10-31 2015-02-24 Hewlett-Packard Development Company L.P. Receiver with tap-coefficient adjustments
US10530339B2 (en) * 2017-02-17 2020-01-07 Schweitzer Engineering Laboratories, Inc. Fixed latency configurable tap digital filter
KR102452622B1 (ko) * 2018-06-11 2022-10-07 삼성전자주식회사 등화기 및 이를 포함하는 송신기
US11356707B2 (en) * 2019-09-23 2022-06-07 Qualcomm Incorporated Signaling filters for video processing
CN111865311B (zh) * 2020-07-27 2024-04-09 中国电子科技集团公司第三十六研究所 一种可变模小数变频并行信号处理装置及方法
TWI774314B (zh) 2021-04-08 2022-08-11 新唐科技股份有限公司 微控制器及信號調變的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2554996B1 (fr) * 1983-11-14 1986-02-28 Labo Electronique Physique Procede et dispositif pour la determination de la position optimale du coefficient de reference d'un egaliseur adaptatif
US4695969A (en) * 1984-12-17 1987-09-22 American Telephone And Telegraph Company At&T Bell Laboratories Equalizer with improved performance
JPS6211326A (ja) * 1985-07-09 1987-01-20 Hitachi Ltd 自動等化器再設定方式
US4811360A (en) * 1988-01-14 1989-03-07 General Datacomm, Inc. Apparatus and method for adaptively optimizing equalization delay of data communication equipment
US5119196A (en) * 1990-06-25 1992-06-02 At&T Bell Laboratories Ghost cancellation of analog tv signals
US5243624A (en) * 1991-07-26 1993-09-07 General Instrument Corporation Method and apparatus for updating coefficients in a complex adaptive equalizer
US5416799A (en) * 1992-08-10 1995-05-16 Stanford Telecommunications, Inc. Dynamically adaptive equalizer system and method
US5392315A (en) * 1992-08-26 1995-02-21 Zenith Eletronics Corporation FIR filter coefficient updating system
US5483552A (en) * 1992-10-27 1996-01-09 Matsushita Electric Industrial Co., Ltd. Adaptive equalizing apparatus for controlling the input signal level of quantized feedback

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000042561A (ko) * 1998-12-26 2000-07-15 전주범 광 디스크 재생장치의 등화기
KR100966383B1 (ko) * 2002-01-30 2010-06-28 에릭슨 인크. 텔레비젼 수신기 및 라인/프레임 패턴과 동기적으로 신호 샘플 스트림을 처리하는 방법

Also Published As

Publication number Publication date
CN1108018C (zh) 2003-05-07
JP2877722B2 (ja) 1999-03-31
KR950028538A (ko) 1995-10-18
US5648987A (en) 1997-07-15
CN1132969A (zh) 1996-10-09
CA2145339A1 (en) 1995-09-25
CA2145339C (en) 2000-08-01
JPH07326993A (ja) 1995-12-12

Similar Documents

Publication Publication Date Title
KR0149580B1 (ko) 고품위 텔레비젼 수신기와 같은 디지탈 무선 수신기의 신속한 갱신 적응 채널등화필터링
US6975689B1 (en) Digital modulation signal receiver with adaptive channel equalization employing discrete fourier transforms
US6768517B2 (en) Repetitive-PN1023-sequence echo-cancellation reference signal for single-carrier digital television broadcast systems
US6535553B1 (en) Passband equalizers with filter coefficients calculated from modulated carrier signals
US6816204B2 (en) Ghost cancellation reference signals for broadcast digital television signal receivers and receivers for utilizing them
US7050491B2 (en) Adaptive equalization of digital modulating signal recovered from amplitude-modulated signal subject to multipath
JP4845246B2 (ja) トレーニングモードを有する適応チャネル等化器
KR0164829B1 (ko) 직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기
KR0161806B1 (ko) 고품위 텔레비젼용 대역 통과 위상 트랙커를 구비한 디지탈 잔류 측파대 검출기
US6124898A (en) Digital television receiver with equalization performed on digital intermediate-frequency signals
KR0143116B1 (ko) 잔류 측파대 및 직각 진폭 변조 디지탈 고품위 텔레비젼 신호들을 수신하기 위한 무선 수신기
JP2529821B2 (ja) ビデオ搬送波と直交位相関係にある搬送波を変調する信号に於けるゴ―ストを抑圧する装置
JP3613520B2 (ja) Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器
JPH1065990A (ja) 自動利得調節回路及びその方法
US6441843B1 (en) Suppression of effects of co-channel NTSC interference artifacts upon digital TV receiver adaptive equalizer
US20050002474A1 (en) PAM radio signal receiver with phase-tracker succeeding adaptive FIR filtering and preceding adaptive IIR filtering
JPH089346A (ja) Ｎｔｓｃ ｔｖ信号に乗せたディジタルデータを復旧するためのディジタル信号受信機における記号クロック再生回路
JPH10276375A (ja) レベル数の変化しないｎｔｓｃ除去フィルタの設計方法及びこれを採用した受信機
US6377312B1 (en) Adaptive fractionally spaced equalizer for received radio transmissions with digital content, such as DTV signals
KR100557122B1 (ko) 동일채널간섭을 받는 디지털 텔레비젼 신호용 수신기 및 그의 동작 방법
US6384858B1 (en) Suppression of co-channel NTSC interference artifacts when extracting training signal for a DTV receiver equalizer
KR100392681B1 (ko) 복수 데이터 세그먼트 프레임 헤더에 ｇｃｒ 성분을 갖는 ｄｔｖ용 신호 포맷 방법 및 이러한 신호용 수신기 장치
EP0598347B1 (en) Two stage accumulator for use in updating coefficients
KR100276772B1 (ko) 채널등화전 기저대 디지털텔레비젼신호 데시메이션하는 디지털텔레비젼신호 수신기
US6380969B1 (en) DTV receiver symbol decoding circuitry with co-channel NTSC artifacts suppression filter before data slicer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee