KR0143575B1 - 기준전압 발생 회로 - Google Patents

기준전압 발생 회로

Info

Publication number
KR0143575B1
KR0143575B1 KR1019950005642A KR19950005642A KR0143575B1 KR 0143575 B1 KR0143575 B1 KR 0143575B1 KR 1019950005642 A KR1019950005642 A KR 1019950005642A KR 19950005642 A KR19950005642 A KR 19950005642A KR 0143575 B1 KR0143575 B1 KR 0143575B1
Authority
KR
South Korea
Prior art keywords
current
power supply
reference voltage
pull
voltage
Prior art date
Application number
KR1019950005642A
Other languages
English (en)
Other versions
KR960011999A (ko
Inventor
최영식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Publication of KR960011999A publication Critical patent/KR960011999A/ko
Application granted granted Critical
Publication of KR0143575B1 publication Critical patent/KR0143575B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 전류 소오스 회로와 길이가 커짐에 따라 채널길이 변화효과가 감소하는 것을 이용하여 인가전압 및 접지전압 변화에 무관하게 안정된 기준전압 값을 공급하며, 출력저항을 낮추어 낮은 전압이 인가되는 회로에서 안정된 기준전압을 발생하고, 다양한 기준전압을 제공하도록 회로를 설계할 수 있는 기준전압 발생회로에 관한 것이다.

Description

기준전압 발생 회로
제1도는 본 발명의 일실시예에 따른 기준전압 발생회로도.
제2도는 본 발명의 다른 실시예에 따른 기준전압 발생회로도.
제3도는 본 발명의 또다른 실시예에 따른 기준전압 발생회로도.
*도면의 주요부분에 대한 부호의 설명
MP1 내지 MP4:PMOS 트랜지스터 MN1 및 MN2:NMOS 트랜지스터
R1, R2:저항 Vcc:인가전압
Vgnd:접지전압 Vout1, Vout2, Vout3:출력 기준전압
200:비반전증폭기 300:직류전압폴로워
본 발명은 반도체 소자중 아날로그 회로 설계시 기준전압(reference voltage)이 필요한 회로에 적용되는 기준전압 발생 회로에 관한 것이다.
일반적으로, 모스펫(MOSFET) 아날로그 회로 설계시 필수적인 블록중의 하나가 기준전압 발생 회로로서, MOSFET 기술로 설계됨에 따라 MOSFET기준전압 발생 회로의 중요성이 부각되고 있다.
그러나, 종래의 기준전압 발생 회로는 인가전압 및 접지전압의 변동에 출력되는 기준전압값이 영향을 받아 안정된 기준전압값을 출력하지 못하였으며, 출력저항이 높기 때문에 낮은 입력전압을 가지는 회로에는 안정된 기준전압을 유지하기가 어려운 문제점이 있었다.
따라서, 본 발명은 인가전압 및 전지전압의 변화에 무관하며, 출력저항이 감소되어 안정된 기준전압을 출력하는 기준전압을 출력하는 기준전압 발생 회로를 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 제1전원이 공급되는 제1전원단자와; 상기 제1전원와; 제2전원이 공급되는 제2전원단자; 상기 제1전원단자와 제2전원단자와의 사이에 형성되는 제1전류경로상에 접속되고, 소정의 제2기준전압이 출력되는 제1출력노드와; 상기 제1전원단자와 제2전원단자와의 사이에 형성되는 제2전류경로상에 접속되고 소정의 제2기준전압이 출력되는 제2출력노드와; 상기 제1 및 제2전류경로상에 각각 대응하여 접속되도록 형성하되 상기 제1전원단자에 직접으로 접속되는 전류미러로 구성되고, 자체의 제1전류경로를 통과한 상기 제1전원의 전류량에 응답하여 동작하는 제1풀엎수단과; 상기 제1풀엎수단과 상기 출력노드를 사이의 제1 및 제2전류경로에 대응하여 접속되는 전류미터로 구성되고, 상기 제2출력노드의 전압레벨에 응답하여 상기 제1 및 제2출력노드에 상기 제1 및 제2기준전압을 각각 대응하여 공급하는 제2풀업수단과; 상기 제1출력노드의 전압레벨에 응답하여 상기 제1 및 제2출력노드의 전압을 각각 풀다운시키기 위한 제1풀다운수단과; 상기 제1풀다운수단과 상기 제2전원단자와의 사이에 대응하여 접속되는 전류싱크로 구성되고, 상기 제1풀다운수단을 통과한 제2전류경로상의 전류량에 응답하여 동작하는 제2풀다운수단을 구비하여, 상기 제1전원 또는 상기 제2전원의 전압변동에 대응하여 상기 제2출력노드 또는 상기 제2출력노드 중 하나를 선택적으로 사용할 수 있음을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 본 발명의 기술적 원리를 살펴본다.
채널길이 변화 효과는 MOSFET의 길이(length)가 증가함에 따라 감소하는데, 이에 연관된 관계식이 아래(식-1)에 나타나 있다.
여기서, I는 전류, W는 채널 폭, L은 채널 길이, μ는 이동도, COX는 기생캐패시터, VGS는 게이트,-소오스간 전압, Vth는 문턱전압, VDS는 드레인-소오스간 전압, λ는 채널 길이변화 효과 상수를 각각 나타낸다.
상기(식-1)에서 MOSFET 길이가 어느정도 이상이면 (1+λV DS ) 성분은 생략되어 무방하다.
따라서, 전류 소오스(current source)회로를 이용하여 전류를 일정하게 흐르게 하면서 인가전압 또는 접지전압의 변화량을 길이가 큰 MOSFET에 전가시켜 전류 변화량을 최소화 시킬 수 있다.
제1도는 본 발명의 일실시예에 따른 기준전압 발생 회로도로서, 도면에 도시된 바와같이 인가전원 공급원(Vcc) 및 접지 전원 공급원(Vgnd)사이의 두 전류경로상에 차례로 전류미러를 구성하며 형성된 제1PMOS 트랜지스터(MP1)와 제3PMOS 트랜지스터(MP3) 쌍으로 이루어진 제1풀업 트랜지스터 및 제2PMOS 트랜지스터(MP2)와 제4 PMOS 트랜지스터(MP4) 쌍으로 이루어진 제2풀업트랜지스터와, 마찬가지로 전류경로상에 차례로 전류싱크를 구성하며 형성된 제1 NMOS 트랜지스터(MN1)와 제3NMOS 트랜지스터(NM3) 쌍으로 이루어진 제1풀다운 트랜지스터 및 제2NMOS 트랜지스터(NM2)와 제4NMOS 트랜지스터(MN4) 쌍으로 이루어진 제2풀다운 트랜지스터를 구비하고, 제1출력단(Vout1)이 상기 제2 PMOS 트랜지스터(MP2)와 제1 NMOS 트랜지스터(MN1)를 연결하는 노드(N5)에 형성되며, 제2출력단(Vout2)은 제4PMOS 트랜지스터(MP4)와 제3NMOS 트랜지스터(MN3)를 연결하는 노드(N4)에 형성된다.
또한, 자체의 전류경로를 통과한 인가전원 공급원의 전류량에 응답하여 동작하도록 제1 PMOS 트랜지스터(MP1)의 소오스와 게이트는 접지되고, 상기 제2출력단 노드(N4)의 전압레벨에 응답하여 동작하도록 제4PMOS 트랜지스터(MP4)의 소오스와 게이트는 접지된다.
또한, 제1출력단 노드(N5)의 전압레벨에 응답하여 동작하도록 제1NMOS 트랜지스터(MN1)의 드레인과 게이트가 접지되며, 상기 제3NMOS 트랜지스터(MN3)를 통과한 제2전류경로상의 전류량에 응답하여 동작하도록 제4NMOS 트랜지스터(MP4)의 소오스와 게이트는 접지된다.
상기와 같은 구성을 갖는 본 발명의 기준전압 발생회로의 동작을 상세히 살펴보면 다음과 같다.
제1출력단(Vout1)은 인가전원 공급원(Vcc)의 변화가 심할 경우 사용되며, 접지 전원 공급원(Vgnd)의 변화가 심한 경우에는 제2출력단(Vout2)를 사용한다.
제1출력단(Vout1)이 기준전압 출력단으로 사용될 경우의 동작을 살펴본다.
인가전원 공급원(Vcc)가 증가하면 전류가 일정하게 흐르기 위해 도면에서의 노드 N2 및 N3의 전압은 증가하고, 노드 N4의 전압도 일정한 전류흐름으로 인해 증가한다.
그러나, 노드 N5는 제2PMOS 트랜지스터(MP2)의 드레인과 소오스간의 전압 VDS가 증가해도 전류의 양이 변하지 않기 때문에 변하지 않는다.
즉, 인가전원 공급원(VCC) 변화량이 제2PMOS 트랜지스터(MP2)의 VDS증가로 나타나기 때문에 노드 N5의 전압은 인가전원 공급원(VCC)의 변화에 영향을 받지 않는다.
노드 N6 및 N7은 전류가 일정하기 때문에 전압변화가 거의 없다.
인가전원 공급원(VCC)이 변화하면 제2PMOS 트랜지스터(MP2)의 VDS가 증가하여 제1출력단(Vout1)의 전압을 일정하게 해주며, 접지 전원 공급원(Vgnd)의 변하면 제3NMOS 트랜지스터(MP3)의 VDS가 증가하여 제2출력단(Vout2)의 전압을 일정하게 해준다.
제2도는 본 발명의 다른 실시예에 따른 기준전압 발생 회로로서, 연산증폭기 및 저항(R1, R2)으로 이루어진 비반전폭기(non inverting amplifier, 200)를 제1출력단(Vout1) 또는 제2출력단(Vout2)에 연결하여 출력저항이 낮춤으로써 안정되면서도 다양한 기준전압을 제공할 수 있다.
제2도의 전체 출력저항은 아래의 (식-2)로 표현된다.
여기서, R'O는 개루프(open-loop) 조건에서 측정된 출력저항, AOP는 개루프 전압증폭값, ACL은 페루프(closed-loop), 전압증폭 값을 각각 나탄낸다.
개루프 전압증폭값이 페루프 전압증폭값보다 아주 크기 때문에 전체저항이 낮아져 유한한 입력저항 값을 가지는 외부회로에 제2도와 같은 기준전압발생회로를 연결해도 출력저항이 적은 매우 안정된 기준전압을 유지할 수 있다.
또한, 최종 출력전압(Vout3)은 아래 (식-3)으로 표현 할 수 있어 저항 R1, R2의 조합으로 다양한 기준전압을 발생할 수 있다.
제3도는 본 발명의 또다른 실시예에 따른 기준전압 발생회로도서, 비판전증폭기 대신에 입력전압과 출력전압은 동일하되 출력저항이 낮은 직류전압폴로워(voltage follower300)를 연결하여 최종출력 되는 기준전압(Vout4)의 출력저항을 낮출 수 있다.
이상, 상기 설명과 같이 이루어지는 본 발명은 전류 소오스 회로와 길이가 커짐에 따라 체널길이 변화 효과가 감소하는 것을 이용하여 인가전압 및 전지전압 변화에 무관하게 안정된 기준전압 값을 공급하며, 출력저항을 낮추어 낮은 전압이 인가되는 회로에서 안정된 기준전압을 발생하고, 다양한 기준전압을 제공하도록 회로를 설계할 수 있는 효과가 있다.

Claims (7)

  1. 제1전원이 공급되는 제1전원단자와; 제2전원이 공급되는 제2전원단자와; 상기 제1전원단자와 제2전원단자와의 사이에 형성되는 제1전류경로상에 접속되고 소정의 제1기준전압이 출력되는 제1출력 노드와; 상기 제1전원단자와 제2전원단자와의 사이에 형성되는 제2전류경로상에 접속되고 소정의 제2기준전압이 출력되는 제2출력노드와; 상기 제1 및 제2전류경로상에 각각 대응하여 접속되도록 형성하되 상기 제1전원단자에 접으로 접속되는 전류미러로 구성되고, 자체의 제1전류경로를 통과한 상기 제1전원의 전류량에 응답하여 동작하는 제1풀엎수단과; 상기 제1풀업수단과 상기 출력노드들 사이의 제1 및 제2전류 경로에 대응하여 접속되는 전류미터로 구성되고, 상기 제2출력노드의 전압레벨에 응답하여 상기 제1 및 제2출력노드에 상기 제1 및 제2기준전압을 각각 대응하여 공급하는 제2풀업수단과; 상기 제1 및 제2출력노드에 대응하여 접속되는 전류싱크로 구성되고, 상기 제1출력노드의 전압레벨에 응답하여 상기 제1 및 제2출력노드의 전압을 각각 풀다운시키기 위한 제1풀다운수단과; 상기 제1풀다운수단과 상기 제2전원단자와의 사이에 대응하여 접속되는 전류싱크로 구성되고, 상기 제1풀다운수단을 통과한 제2전류경로상의 전류량에 응답하여 동작하는 제2풀다운 수단을 구비하여, 상기 제1전원 또는 상기 제2전원의 전압변동을 대응하여 상기 제1출력노드 또는 상기 제2출력노드 중 하나를 선택적으로 사용할 수 있음을 특징으로 하는 기준전압발생회로.
  2. 제1항에 있어서, 상기 제1 및 제2전원이 각각 공급전원전압 및 접지전압임을 특징으로 하는 기준전압발생회로.
  3. 제2항에서 있어서, 상기 제1 및 제2풀엎수단을 구성하는 전류미러들이 피모스트랜지터쌍으로 이루어지는 전류미러로 각각 이루어짐을 특징으로 하는 기준전압발생회로.
  4. 제3항에 있어서, 상기 제1 및 제2풀다운수단을 구성하는 전류싱크들이 엔모스트랜지스터쌍으로 이루어지는 전류싱크로 각각 이루어짐을 특징으로 하는 기준전압발생회로.
  5. 제1항에 있어서; 상기 제1 또는 제2출력노드에 연결되어 출력저항이 낮아진 최종기준전압을 출력하는 수단을 더 포함하여 이루어지는 것을 특징으로 하는 기준전압발생회로.
  6. 제5항에 있어서; 상기 제1 또는제2출력노드에서 연결되어 출력저항을 낮아진 최종기준전압을 출력하는 수단은 비반전증폭기로 이루어지는 것을 특징으로 하는 기준전압발생회로.
  7. 제5항에 있어서; 상기 제1 또는 제2출력노드에 연결되어 출력저항이 낮아진 최종기준전압을 출력하는 수단은 직류전압폴로워로 이루어지는 것으로 특징으로 하는 기준전압발생회로.
KR1019950005642A 1994-09-06 1995-03-17 기준전압 발생 회로 KR0143575B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19940022348 1994-09-06
KR22348 1994-09-06

Publications (2)

Publication Number Publication Date
KR960011999A KR960011999A (ko) 1996-04-20
KR0143575B1 true KR0143575B1 (ko) 1998-08-17

Family

ID=19392102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005642A KR0143575B1 (ko) 1994-09-06 1995-03-17 기준전압 발생 회로

Country Status (1)

Country Link
KR (1) KR0143575B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780209B1 (ko) * 2006-05-26 2007-11-27 삼성전기주식회사 공급전압 변환 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065308A (ko) * 1998-01-12 1999-08-05 윤종용 기준 전압 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780209B1 (ko) * 2006-05-26 2007-11-27 삼성전기주식회사 공급전압 변환 장치

Also Published As

Publication number Publication date
KR960011999A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
JP4844619B2 (ja) 半導体メモリ装置
KR940018864A (ko) 반도체 장치
KR900010531A (ko) 정전류원 회로
JP2804162B2 (ja) 定電流定電圧回路
KR970060220A (ko) 부하 변동에 대해 출력 레벨을 안정하게 유지할 수 있는 내부 전원 회로를 구비한 반도체 집적 회로 장치
KR20020072041A (ko) 기준전압 발생회로
KR100848740B1 (ko) 기준 전압 회로
JP4477373B2 (ja) 定電流回路
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR930024281A (ko) 중간전위 발생회로
KR0143575B1 (ko) 기준전압 발생 회로
JP2004355523A (ja) 定電圧回路
JPH07176187A (ja) 基板電位検知回路
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
JP3227711B2 (ja) 基準電圧発生回路
KR100253289B1 (ko) 기준전압 발생기
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR100462371B1 (ko) 밴드갭기준전압발생장치
KR0121102B1 (ko) 정전압장치
KR980004951A (ko) 오판독 동작을 방지할 수 있는 감지 증폭기 회로
KR0123837B1 (ko) 기준전압 발생장치
KR20030091296A (ko) 반도체 메모리 장치의 내부 전원 전압 발생회로
KR100273211B1 (ko) 기준전압발생기
JP4820183B2 (ja) 安定化電圧出力回路
KR100190372B1 (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 17

EXPY Expiration of term