KR0142953B1 - 반도체 메모리 장치의 백바이어스 전압 발생회로 - Google Patents

반도체 메모리 장치의 백바이어스 전압 발생회로

Info

Publication number
KR0142953B1
KR0142953B1 KR1019950007521A KR19950007521A KR0142953B1 KR 0142953 B1 KR0142953 B1 KR 0142953B1 KR 1019950007521 A KR1019950007521 A KR 1019950007521A KR 19950007521 A KR19950007521 A KR 19950007521A KR 0142953 B1 KR0142953 B1 KR 0142953B1
Authority
KR
South Korea
Prior art keywords
bias voltage
back bias
level
mode operation
refresh mode
Prior art date
Application number
KR1019950007521A
Other languages
English (en)
Other versions
KR960035625A (ko
Inventor
유제환
유승문
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950007521A priority Critical patent/KR0142953B1/ko
Publication of KR960035625A publication Critical patent/KR960035625A/ko
Application granted granted Critical
Publication of KR0142953B1 publication Critical patent/KR0142953B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 백바이어스 전압 발생회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
셀프 리프레쉬 모드에서 소모되는 전류를 감소시키고, 일정 레벨의 백바이어스 전압을 발생하며, 셀프 리프레쉬 모드에서 노말 모드로의 동작을 수행할 시 백바이어스 전압레벨을 용이하게 셋업시키는 백바이어스 전압 발생회로를 구현한다.
3. 발명의 해결방법의 요지
리프레쉬 활성화 신호에 응답하여 리프레쉬 모드 동작시 비활성화되고, 노말모드 동작시 활성화되어 충전 펌프 클럭을 발생하는 발진수단과; 상기 충전펌프 클럭에 응답하여 노말모드 동작시 정상레벨의 백바이어스 전압을 발생하고, 리프레쉬 모드 동작시 기준레벨의 백바이어스 전압을 발생하는 충전 펌핑 수단으로 구성한다.
4. 발명의 중요한 용도
셀프 리프레쉬 모드에서 소모되는 전류의 양을 감소시킬 수 있다.

Description

반도체 메모리 장치의 백바이어스 전압 발생회로
제1도는 종래의 백바이어스 전압 발생회로의 구성도.
제2도는 제1도의 구성에 따른 타이밍도.
제3도는 본 발명에 따른 백바이어스 전압 발생회로의 구성도.
제4도는 제3도의 구성에 따른 타이밍도.
제5도는 본 발명에 따른 셀프 리프레쉬 활성화신호()를 발생하기 위한 원리를 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명
30:발진기 40:충전 펌핑 회로
60:전압레벨 검출회로
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 백바이어스 전압 발생회로에 관한 것이다.
일반적으로 반도체 메모리 장치, 특히 다이내믹 랜덤 억세스 메모리(Dynamic Random Access Memory:이하 DRAM이라 칭함)를 저전력화하는 것은 커다란 장점이며, 최근에 이러한 추세가 강해지고있다. 이를 위한 방안으로 현재 DRAM에는 데이타 보유(Data Retention)모드(혹은 셀프 리프레쉬(Self Refresh)모드)가 설정되어 이용되고 있는데, 이는 메모리 셀(Cell)의 정보유지를 위한 최소의 동작만을 수행함으로써 DRAM이 억세스되지 않을 때의 전력소모를 최소화하고자 하는 것이다.
예를 들어, 메모리 셀의 데이타 보존시간이 250ms이고, 리프레쉬 사이클(Cycle)이 1kHz라 가정할 때 칩의 셀프 리프레쉬 동작이 250μs(250ms÷1kHz≒250μs)마다 수행되도록 하면 보존되어 있는 데이타의 손실을 방지할 수 있다. 이 때 동작여유(Operation Margin)를 고려하여 200μs마다 셀프 리프레쉬 동작을 수행하면 셀의 데이타를 거의 완전하게 보존할 수 있다. 한편, 메모리 셀의 데이타를 1회 리드 혹은 라이트하는 동안, 예를 들어 200ns 동안의 소비전류가 100mA라 가정하면 데이타의 리프레쉬 사이클인 200μs 동안에는 100μA((200ns÷200μs)×100mA)의 전류만을 소모하여도 데이타를 보존할 수 있다.
그러나 실제로 200ns 동안의 소비전류 100mA에는 칩의 동작과 관계없이 항상 흐르는 전류, 일명 대기전류(Standby Current)가 존재한다. 만일 대기전류가 50μA라 가정할 때 셀프 리프레쉬 모드에서의 소비전류 ISELF는 하기의 식(1)과 같이 나타낼 수 있다.
ISELF=50μA+(100mA-50μA)×(200ns÷200μs)≒150μA ……(1)
상기 식(1)을 살펴보면, 셀프 리프레쉬 모드에서의 소비전류 ISELF에서 대기전류 50μA가 차지하는 부분은 상당한 양이다. 이러한 대기전류의 대부분은 칩내에 존재하는 기준전압 발생기, 특히 칩에 백바이어스(Back Bias) 전압을 인가하는 백바이어스 전압 발생회로에 의한 영향에 기인한다.
한편, 현재 DRAM에서는 비트라인 접합 캐패시턴스의 감소, 엔모오스 트랜지스터의 드레쉬홀드 전압 안정화 및 칩의 래치업 방지등을 위한 백바이어스 전압 발생회로가 필수적으로 이용되고 있다.
제1도는 종래에 있어서 이러한 백바이어스 전압 발생회로의 구성을 도시한 것으로, 백바이어스 인에이블 신호E가 인가됨에 따라 소정 주파수의 구형파를 발생하는 발진기(10)와, 발진기(10)에서 발생되는 구형파의 논리상태에 따라 충전 펌핑용 캐패시터(22)에 충전되는 전하를 펌핑하여 백바이어스 전압 VBB를 발생하는 충전 펌핑회로(20)로 구성된다.
제2도는 제1도와 같은 백바이어스 전압 발생회로의 타이밍도로서, 제2도(A)는 백바이어스 인에이블 신호E를 도시한 것이고, 제2(B)는 발진기(10)의 출력노드(N1)에 나타나는 구형파를 도시한 것이고, 제2도(C)는 충전 펌핑회로(20)의 출력노드(N3)로 출력되는 백바이어스 전압 VBB를 도시한 것이다.
제1도 및 제2도를 참조하면,초기에 로우레벨의 백바이어스 인에이블 신호E가 인가되면 낸드게이트(12)에는 하이레벨의 신호가 출력되며, 두 개의 반전기(14,16)는 이 하이레벨의 신호를 완충한 후 하이레벨의 신호를 출력한다. 이 때 로우레벨의 백바이어스 인에이블 신호E가 하이레벨로 천이되면, 낸드게이트(12)의 두 입력단자에는 모두 하이레벨의 신호가 입력되므로 로우 레벨의 신호가 출력되고, 이에 따라 발진기(10)의 출력노드(N1)에는 로우레벨의 신호가 출력된다. 다음에 하이레벨의 백바이어스 인에이블 신호E가 계속 인가되면 낸드게이트(12)의 한 입력단자에는 하이레벨의 신호가 인가되고, 다른 입력단자에는 로우레벨의 신호가 인가되므로 발진기(10)의 출력노드(N1)에는 다시 하이레벨의 신호가 출력된다. 이와 같이 발진기(10)의 출력노드(N1)에는 하이레벨 및 로우레벨의 신호, 즉 제2도(B)와 같은 구형파가 반복적으로 나타난다. 그러면 충전 펌프회로(20)의 충전 펌핑용 캐패시터(22)에는 제2도(B)의 구형파가 인가된다.
한편, 충전 펌핑용 캐패시터(22)에 입력되는 신호가 구형파의 상승변이(Rising Edge)이면, 캐패시터(22)는 충전을 시작한다. 이 시점에서 노드(N2)에는 하이레벨의 신호가 나타나기 때문에 엔모오스 트랜지스터(24)는 턴온되고, 엔모오스 트랜지스터(26)는 턴오프된다. 이에 따라 노드(N2)의 전하는 엔모오스 트랜지스터(24)를 통해 바이패스된다.
다른 한편, 충전 펌핑용 캐패시터(22)에 입력되는 신호가 구형파의 하강변이(Falling Edge)이면, 캐패시터(22)는 방전을 시작한다. 이 시점에서 노드(N2)에는 음의 전압이 나타나기 때문에 엔모오스 트랜지스터(24)는 턴오프된다. 이 때 노드(N3)의 전압이 노드(N2)의 전압보다 엔모오스 트랜지스터(26)의 드레쉬홀드 전압 이상 높게 되면 엔모오스 트랜지스터(26)는 턴온된다. 이에 따라 노드(N2)의 음의 전하는 엔모오스 트랜지스터(26)를 통해 노드(N3)로 전달되어 -2볼트 내지 -3볼트의 백바이어스 전압 VBB로서 반도체 메모리 장치의 기판으로 인가된다.
상기와 같은 백바이어스 전압 발생회로는 칩에 인가되는 전원에 의해 동작을 시작하여 통상적으로 백바이어스 전압 발생회로에 연결되는 전압레벨 검출회로(도시하지 않았음)에 의해 발진기(10)의 동작이 정지될 때까지 동작한다. 이러한 백바이어스 전압 발생회로는 DRAM의 셀프 리프레쉬 모드에서의 소비전류, 특히 대기전류의 형성에 커다란 영향을 미친다.
백바이어스 전압 발생회로에 의해 소모되는 전류를 감소시키기 위하여 셀프 리프레쉬 모드에서 실제로 칩의 동작에 관여되는 시간동안에만 백바이어스 전압 발생회로를 동작시키는 방법이 종래에 제안되었다. 상기 방법은 1990년 10월에 발행된 IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL 25, NO.5의 페이지 1112 내지 1117에서 제목 A 38-ns 4-Mb DRAM with a Battery-Backup Mode하에 개시되어 있다. 그러나 상기 방법은 주어진 시간동안에만 백바이어스 전압 발생회로를 동작시키므로 일정한 백바이어스 전압레벨의 유지가 용이하지 않은 문제점이 있었다. 또한 셀프 리프레쉬 모드에서 데이타를 리드 혹은 라이트하는 모드(이하 노말 모드라 칭함)를 시작할 때 백바이어스 전압레벨을 셋업(Setup)시키기가 용이하지 않은 문제점이 있었다.
따라서 본 발명의 목적은 반도체 메모리 장치의 셀프 리프레쉬 모드에서 소모되는 전류를 감소시키는 백바이어스 전압 발생회로를 제공함에 있다.
본 발명의 다른 목적은 반도체 메모리 장치의 셀프 리프레쉬 모드에서 백바이어스 전압레벨을 일정하게 유지하는 백바이어스 전압 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 반도체 메모리 장치의 셀프 리프레쉬 모드에서 노말 모드의 동작을 수행할 시 백바이어스 전압 레벨을 용이하게 셋업시키는 백바이어스 전압 발생회로를 제공함에 있다.
상기와 같은 목적들에 따라, 반도체 메모리 장치의 노말모드 동작시에는 정상적인 레벨의 백바이어스 전압을 발생하고, 셀프-리프레쉬 모드 동작시에는 상기 노말모드 동작시의 백바이어스 전압의 절대값보다 작은 크기의 백바이어스 전압을 발생하여 소모전류를 감소시키는 백바이어스 전압 발생회로를 향한 것이다.
또한 본 발명에 따른 백바이어스 전압 발생회로는,
리프레쉬 활성화 신호에 응답하여 리프레쉬 모드 동작시 비활성화되고, 노말모드 동작시 활성화되어 충전 펌프 클럭을 발생하는 발진수단과,
상기 충전 펌프 클럭에 응답하여 노말모드 동작시 정상레벨의 백바이어스 전압을 발생하고, 리프레쉬 모드 동작시 기준레벨의 백바이어스 전압을 발생하는 충전 펌핑 수단으로 구성된다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면을 참조하여 설명될 것이다.
본 발명에 따른 백바이어스 전압 발생회로는 노말모드 동작시에는 정상적인 레벨의 백바이어스 전압을 발생하고, 셀프 리프레쉬 모드 동작시에는 노말모드 동작시의 백바이어스 전압의 절대값보다 작은 크기의 백바이어스 전압을 발생한다. 그러나 하기의 설명에 있어서 백바이어스 전압발생회로는 노말모드 동작시에는 -2볼트 내지 -3볼트의 백바이어스 전압을 발생하고, 셀프 리프레쉬 모드 동작시에는 접지레벨의 백바이어스 전압을 발생하는 것을 예로 하여 설명함에 유의하여야 한다.
제3도는 본 발명에 따른 백바이어스 전압 발생회로의 구성도로서, 반전된 리프레쉬 활성화 신호()에 응답하여 리프레쉬 모드 동작시 비활성화되고, 노말모드 동작시 활성화되어 소정 주파수의 충전 펌프 클럭을 발생하는 발진기(30)와; 상기 충전 펌프 클럭에 응답하여 노말모드 동작시 정상레벨(-2볼트 내지 -3볼트)의 백바이어스 전압을 발생하고, 리프레쉬 모드 동작시 접지레벨의 백바이어스 전압을 발생하는 충전 펌핑 회로(40)와; 충전 펌핑 회로(40)에서 출력되는 백바이어스 전압레벨을 검출하여 정상레벨의 이하의 전압레벨이 검출될 시 발진기(30)의 동작을 차단하는 전압 검출회로(60)로 구성된다.
제4도는 제3도의 구성에 따른 타이밍도로서, 제4도(A)는 리프레쉬 활성화 신호(SR)를 도시한 것이고, 제4도(B)는 반전된 리프레쉬 활성화 신호()를 도시한 것이고, 제4도(C)는 '발진기(30)의 출력노드(N4)에 나타나는 소정 주파수의 구형파인 충전 펌프 클럭을 도시한 것이고, 제4도(C)는 노드(N7)에 나타나는 신호의 파형을 도시한 것이고, 제4도(E)는 충전펌핑 회로(40)의 출력노드(N6)에 나타나는 백바이어스 전압을 도시한 것이고, 제4도(F)는 스위칭 제어신호()를 도시한 것이다. 상기 제4도에서 참조부호 T1은 백바이어스 전압 발생회로의 노말 모드동작시 백바이어스 레벨이 타겟값보다 높아 백바이어스 회로의 출력이 로우 레벨이 되어 백바이어스 회로가 동작하지 않는 구간이며, T2는 백바이어스 전압 발생회로의 노말 모드시의 동작에 따른 구간을 나타낸다. 그리고 참조부호 T3는 셀프리프레쉬모드 구간을 나타낸다.
지금, 제3도 내지 제4도를 참조하여 본 발명에 따른 백바이어스 전압발생회로의 노말 모드시의 동작과, 리프레쉬 모드시의 동작을 설명한다.
먼저, 백바이어스 전압 발생회로의 노말 모드에 해당하는 구간 T2에서의 동작을 설명한다.
노말 모드에서는 로우레벨의 리프레쉬 활성화 신호(SR) 및 하이레벨의 반전된 리프레쉬 활성화 신호()가 발진기(30)의 낸드게이트(32)의 한 입력단자(32a)로 입력된다. 낸드게이트(32)의 다른 한 입력단자(32b)에는 전압레벨 검출회로(60)의 노드(N7)로부터 하이레벨의 신호가 인가된다. 왜냐하면, VBB레벨이 충분히 로우레벨로가 있지 못해 백바이어스 회로의 출력이 저항비(62)의 저항값64의 저항값)에 의해 하이레벨이 되기 때문이다. 이 때 낸드게이트(32)의 또 다른 한 입력단자(32c)에는 하이레벨의 신호가 인가되는 것으로 가정한다. 그러면, 낸드게이트(32)의 출력단자에는 로우레벨의 신호가 출력되고, 발진기(30)의 출력노드(N4)에는 두 개의 반전기(34,36)를 거쳐 완충된 로우레벨의 신호가 출력된다.
다음 단계의 노말모드 동작에서 낸드게이트(32)의 입력단자(32a)에는 하이레벨의 신호가 인가되고, 낸드게이트(32)의 다른 입력단자(32b)에도 하이레벨의 신호가 인가되고, 낸드게이트(32)의 또 다른 입력단자(32c)에도 로우레벨의 신호가 인가된다. 그러면, 낸드게이트(32)의 출력단자에는 하이레벨의 신호가 출력되고, 발진기(30)의 출력노드(N4)에는 두 개의 반전기(34,36)를 거쳐 완충된 하이레벨의 신호가 출력된다.
이와 같이 노말모드의 발진기(30)의 출력노드(N4)에는 하이레벨 및 로우레벨의 신호, 즉 제2도(c)와 같은 충전 펌핑 클럭이 반복적으로 나타난다. 그리고 이 충전 펌핑 클럭은 충전 펌핑 회로(40)의 충전 펌핑용 캐패시터(42)로 인가된다.
한편, 충전 펌핑용 캐패시터(42)로 인가되는 신호가 충전 펌핑 클럭의 상승변이(Rising Edge)이면, 캐패시터(42)는 충전을 시작한다. 이 시점에서 노드(N5)에는 하이레벨의 신호가 나타나기 때문에 엔모오스 트랜지스터(44)는 턴온되고, 엔모오스 트랜지스터(46)는 턴오프된다. 이에 따라 노드(N4)의 전하는 엔모오스 트랜지스터(44)를 통해 바이패스된다.
다른 한편, 충전 펌핑용 캐패시터(42)로 인가되는 신호가 충전 펌핑클럭의 하강변이(Falling Edge)이면, 캐패시터(42)는 방전을 시작한다. 이 시점에서 노드(N5)에는 음의 전압이 나타나기 때문에 엔모오스 트랜지스터(44)는 턴오프된다. 이 때 노드(N6)의 전압이 노드(N3)의 전압보다 엔모오스 트랜지스터(46)의 드레쉬홀드 전압 이상 높게 되면, 엔모오스 트랜지스터(46)는 턴온된다. 이에 따라 노드(N5)의 음의 전하는 엔모오스 트랜지스터(46)를 통해 노드(N6)에 음의 백바이어스 전압으로서 출력된다. 이 때 제4도(F)와 같은 스위칭 제어신호()는 하이레벨의 신호이므로, 피모오스 트랜지스터(54)는 턴오프되고, 엔모오스 트랜지스터(52)는 턴온되며, 엔모오스 트랜지스터(56)의 게이트단자로는 음의 백바이어스 전압이 인가되어 엔모오스 트랜지스터(56)는 턴오프된다.
결과적으로 충전 펌핑 회로(40)의 출력노드(N6)에 나타나는 백바이어스 전압은 발진기(30)에 의한 노드(N5)의 커플링에 의하여 낮아지게 되며 백바이어스 전압레벨이 어느 타겟값(Target Value)인 구간 T1에 도달하게 되면, 전압레벨 검출회로(60)에 의해 발진기(30)의 동작이 차단된다. 구간 T1에 도달하게 되면 전압레벨 검출회로(60)의 피모오스 트랜지스터(64) 및 엔모오스 트랜지스터(66)의 턴온 저항값이 낮아져서 노드(N7)에는 로우레벨의 신호가 나타난다. 이에 따라 낸드게이트(32)의 입력단자(32b)에는 로우레벨의 신호가 인가되므로, 낸드게이트(32)의 출력단자에는 하이레벨의 신호가 출력된다. 이 하이레벨의 신호는 두 개의 반전기(34,36)를 거쳐 완충된 후 노드(N4)에 하이레벨의 신호로서 출력된다. 상기 노드(N4)에는 전압레벨 검출회로(60)의 출력이 하이 레벨이 될 때까지 즉 백바이어스 전압레벨이 어느 타겟값 이상이 될 때까지 하이레벨의 신호가 계속적으로 나타난다.
백바이어스 전압레벨이 어느 타겟값 이상이 되면, 발진기(30)는 다시 동작을 재개하여 충전 펌핑 클럭을 반복적으로 발생한다. 이에 따라 충전펌핑 회로(40)의 출력노드(N6)에는 -2볼트 내지 -3볼트의 백바이어스 전압 VBB가 출력되고, 이 백바이어스 전압은 반도체 메모리 장치의 기판으로 인가된다.
다음에, 백바이어스 전압 발생회로의 리프레쉬 모드에 해당하는 구간 T3에서의 동작을 설명한다.
리프레쉬 모드에서는 하이레벨의 리프레쉬 활성화 신호(SR) 및 로우레벨의 반전된 리프레쉬 활성화 신호()가 발진기(30)의 낸드게이트(32)의 한 입력단자(32a)로 입력된다. 그러면, 낸드게이트(32)의 출력단자에는 하이레벨의 신호가 출력되고, 발진기(30)의 출력노드(N4)에는 두 개의 반전기(34,36)를 거쳐 완충된 하이레벨의 신호가 출력된다.
이와 같이 리프레쉬 모드에서 발진기(30)의 출력노드(N4)에는 하이레벨의 신호가 제2도(C)와 같이 계속 나타난다. 하이레벨의 충전 펌핑 클럭이 충전 펌핑 회로(40)의 충전 펌핑용 캐패시터(42)로 인가되면, 이 시점에서 노드(N5)에는 하이레벨의 신호가 나타나기 때문에 엔모오스 트랜지스터(44)는 턴온되고, 엔모오스 트랜지스터(46)는 턴오프된다. 이에 따라 노드(N4)의 전하는 엔모오스 트랜지스터(44)를 통해 바이패스된다. 이 때 제4도(F)와 같은 하이 레벨의 스위칭 제어신호()는 로우레벨의 신호이므로 엔모오스 트랜지스터(52)는 턴오프되고, 피모오스 트랜지스터(54)는 턴온된다. 그러면, 엔모오스 트랜지스터(56)의 게이트 단자에는 하이레벨의 신호가 인가되고 엔모오스 트랜지스터(56)는 턴온되어 충전 펌핑 회로(40)의 출력노드(N6)에 접지단의 전위가 나타난다.
상기 리프레쉬 모드에서 충전 펌핑 회로(40)의 출력노드(N6)에 나타나는 백바이어스 전압의 절대값이 엔모오스 트랜지스터(52)의 드레쉬홀드 전압보다 크게 되면 피모오스 트랜지스터(54) 및 엔모오스 트랜지스터(52)를 통한 전류경로를 형성하여 백바이어스 전압레벨을 작게하며, 백바이어스 전압의 절대값이 엔모오스 트랜지스터(52)의 드레쉬홀드 전압과 같게 되면 엔모오스 트랜지스터(52)를 통한 전류경로는 차단된다.
상기와 같이 DRAM의 리프레쉬모드에서 셀프 리프레쉬 활성화 신호(SR) 및 스위칭 제어신호()를 이용하여 백바이어스 전압 발생회로의 동작을 제어하여 기판에 접지전위를 인가함으로써 전류소모량을 감소시킬 수 있다.
상기의 DRAM의 리프레쉬모드에서 백바이어스 전압 발생회로는 기판에 접지전위를 인가하는 것으로 설명되었지만, 본 발명은 접지전위 혹은 접지전위에 근접한 백바이어스 전압을 기판에 인가하여도 성립함에 유의하여야 한다.
제5도는 본 발명에 따른 리프레쉬 활성화신호(SR)를 발생하기 위한 원리를 나타낸 도면으로, 제5도(A)는 반도체 메모리 장치에서 일반적으로 이용되는 로우 어드레스 신호(Row Address Signal:RAS)를 도시한 것이고, 제5도(B)는 컬럼 어드레스 신호(Column Address Signal:CAS)를 도시한 것이다.
제5도(A) 및 제5도(B)를 참조하면, 로우 어드레스 신호의 하강 이전에 컬럼 어드레스 신호가 먼저 하강하는 씨비알(CBR:CAS Before RAS) 타이밍인데, 이를 이용함으로써 셀프 리프레쉬 동작수행을 위한 리프레쉬 활성화신호(SR)를 발생할 수 있다. 즉, 씨비알 타이밍에서 일정시간 T4(바람직하게 125μs)만큼 억세스가 이루어지지 않으면, 셀프 리프레쉬 모드가 시작되면서 리프레쉬 활성화신호(SR)를 발생한다.
상술한 바와 같이 셀프 리프레쉬 모드에서 백바이어스 전압 레벨을 접지레벨에 근접하도록 하면 백바이어스 전압 발생회로에 의한 전류감소량 및 메모리 셀의 접합(Junction)누설전류량을 감소시킬 수 있어 셀 자체의 데이타 보존시간을 증가시킬 수 있는 잇점이 있다. 또한 셀프 리프레쉬 모드의 경우에는 칩의 동작을 매우 간헐적으로 수행시킬 수 있으므로 백바이어스 전압 발생회로에서의 래치업의 발생을 방지할 수 있는 잇점이 있다.

Claims (3)

  1. 반도체 메모리 장치의 기판에 백바이어스 전압을 공급하는 백바이어스 전압 발생회로에 있어서, 리프레쉬 활성화 신호에 응답하여 리프레쉬 모드 동작시 비활성화되고, 노말모드 동작시 활성화되어 충전 펌프 클럭을 발생하는 발진수단과, 상기 충전 펌프 클럭에 응답하여 상기 노말모드 동작시 정상레벨의 백바이어스 전압을 발생하고, 상기 리프레쉬 모드 동작시 기준레벨의 백바이어스 전압을 발생하는 충전 펌핑 수단으로 구성됨을 특징으로 하는 백바이어스 전압 발생회로.
  2. 제1항에 있어서, 상기 충전 펌핑 수단은, 상기 노말모드 동작시 상기 정상레벨의 백바이어스 전압을 발생하고, 상기 리프레쉬 모드 동작시 상기 정상레벨의 백바이어스 전압의 절대값보다 작은 레벨의 상기 기준레벨의 백바이어스 전압을 발생하는 것을 특징으로 하는 백바이어스 전압 발생회로.
  3. 제1항에 있어서, 상기 충전 펌핑 수단은, 접지전압의 상기 기준레벨의 백바이어스 전압을 발생하는 것을 특징으로 하는 백바이어스 전압 발생회로.
KR1019950007521A 1995-03-31 1995-03-31 반도체 메모리 장치의 백바이어스 전압 발생회로 KR0142953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007521A KR0142953B1 (ko) 1995-03-31 1995-03-31 반도체 메모리 장치의 백바이어스 전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007521A KR0142953B1 (ko) 1995-03-31 1995-03-31 반도체 메모리 장치의 백바이어스 전압 발생회로

Publications (2)

Publication Number Publication Date
KR960035625A KR960035625A (ko) 1996-10-24
KR0142953B1 true KR0142953B1 (ko) 1998-08-17

Family

ID=19411305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007521A KR0142953B1 (ko) 1995-03-31 1995-03-31 반도체 메모리 장치의 백바이어스 전압 발생회로

Country Status (1)

Country Link
KR (1) KR0142953B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
KR100700331B1 (ko) * 2005-08-17 2007-03-29 주식회사 하이닉스반도체 셀프 리프레쉬 전류 제어 장치
KR100833587B1 (ko) * 2001-12-22 2008-05-30 주식회사 하이닉스반도체 리프레시 특성 향상을 위한 반도체 메모리 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833587B1 (ko) * 2001-12-22 2008-05-30 주식회사 하이닉스반도체 리프레시 특성 향상을 위한 반도체 메모리 장치
KR100700331B1 (ko) * 2005-08-17 2007-03-29 주식회사 하이닉스반도체 셀프 리프레쉬 전류 제어 장치
US7327626B2 (en) 2005-08-17 2008-02-05 Hynix Semiconductor Inc. Self refresh control device
US7580310B2 (en) 2005-08-17 2009-08-25 Hynix Semiconductor, Inc. Self refresh control device
KR100649973B1 (ko) * 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치
US7292483B2 (en) 2005-09-14 2007-11-06 Hynix Semiconductor Inc. Back-bias voltage generator for decreasing a current consumption of a self-refresh operation

Also Published As

Publication number Publication date
KR960035625A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US5297104A (en) Word line drive circuit of semiconductor memory device
KR100570425B1 (ko) 메모리 장치를 위한 저전력 전원 시스템 및 메모리 장치에 전압을 공급하기 위한 방법
KR100518399B1 (ko) 내부 전압 레벨 제어 회로 및 반도체 기억 장치 및 그들의제어 방법
US4585954A (en) Substrate bias generator for dynamic RAM having variable pump current level
KR0158485B1 (ko) 본딩옵션용 워드라인전압 승압회로
US6525972B2 (en) Semiconductor memory device with boosting control circuit and control method
US20040001386A1 (en) Deep power down control circuit
JPH10199244A (ja) 複合モード型基板電圧発生回路
KR100266117B1 (ko) 반도체 기억장치
KR100510484B1 (ko) 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
US5687128A (en) Power supply voltage boosting circuit of semiconductor memory device
KR100468718B1 (ko) 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법
KR960006377B1 (ko) 반도체 메모리장치의 워드라인 로딩 보상 회로
US5754075A (en) Integrated circuits including power supply boosters and methods of operating same
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
US6882215B1 (en) Substrate bias generator in semiconductor memory device
JP3315130B2 (ja) 半導体集積回路
KR20050021643A (ko) 고전압 공급 회로 및 고전압 공급 방법
US3943496A (en) Memory clocking system
KR0142953B1 (ko) 반도체 메모리 장치의 백바이어스 전압 발생회로
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
KR100244837B1 (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
US5805519A (en) Semiconductor memory device
JP2911918B2 (ja) 半導体記憶装置
US5771198A (en) Source voltage generating circuit in semiconductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee