KR0141591B1 - 증폭장치 - Google Patents

증폭장치

Info

Publication number
KR0141591B1
KR0141591B1 KR1019900010045A KR900010045A KR0141591B1 KR 0141591 B1 KR0141591 B1 KR 0141591B1 KR 1019900010045 A KR1019900010045 A KR 1019900010045A KR 900010045 A KR900010045 A KR 900010045A KR 0141591 B1 KR0141591 B1 KR 0141591B1
Authority
KR
South Korea
Prior art keywords
amplifier
voltage
transistor
coupled
output
Prior art date
Application number
KR1019900010045A
Other languages
English (en)
Other versions
KR910003918A (ko
Inventor
보에젠 헨드릭
뷔텐디예크 피에테르
빌헬무스 마티예쎈 루돌프
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔.브이. filed Critical 프레데릭 얀 스미트
Publication of KR910003918A publication Critical patent/KR910003918A/ko
Application granted granted Critical
Publication of KR0141591B1 publication Critical patent/KR0141591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음

Description

증폭 장치
제1도는 본 발명에 따른증폭 장치의기본 회로도.
제2도는 본 발명에 따른증폭 장치의 제1실시예를 도시한 도면.
제3도는 본 발명에 따른증폭 장치의 제2실시예를 도시한 도면.
제4도는 본 발명에 따른증폭 장치의 상기 실시예의 확장 부분을 도시한 도면.
제5도는 본 발명에 따른증폭 장치에 대한 전류 조정기의 한 예를 도시한 도면.
*도면의 주요부분에 대한 부호의 설명
A1:제1증폭기 A2:제2증폭기
I1:입력 단자 u1:출력 단자
Vin:입력 신호 Vuit:출력 신호
본 발명은 제1 공급 전압 단자의 제2 공급 전압 단자 사이에 결합되고, 한 출력에서 제1 출력 전압을 최대 제1 전압값으로 발생하는 제1트랜지스터를 갖는 제1증폭기를 포함하는증폭 장치에 관한 것이다.
이러한증폭 장치는 집적된 오디오증폭 회로 처럼, 전자 회로에서 신호를증폭하는데 이용될 수 있다.
특히, 이러한 형태의증폭 장치는 피.그레이 및 알.메이어에 의해, 아날로그 집적 회로의 분석 및 설계의 제2 간행복에 공지되어 있다. 이 간행본의 175 페이지에 도시된 제3,8a도에는 제어 전극 및 두 개의 메인 전극을 갖는트랜지스터가 도시되어 있는데, 그 제어 전극에는 입력 신호가 인가되고, 메인 전극에는 공급 전압 단자가 결합되어 있다. 그 출력 전압은 저항기에 의해 연결된 공급-전압 단자에 결합된 상기 메인 전극중 한 전극으로부터 얻는다. 이러한 공지된증폭 장치의 결함은,트랜지스터의 최대 출력 전압이 제조 공정에 의해 지정되는 집적화에서 존재한다. 상기 최대 전압값이 초과된다면,증폭기는 저해될 것이다. 그러므로,증폭기의 출력전압은 최대 전압값으로 제한된다. 일반적으로, 두 공급-전압 단자 사이의 전압 차이가 상기 최대 전압값보다 작게 되도록 선택되기 때문에, 그 출력 전압은증폭기에 손상을 일으키지 않는다. 그러나, 전압 차이가 최대 전압값보다 크게 선택된다면, 제조 공정에서증폭 장치의 출력 전압을 제한해야 할 것이다.
본 발명의 목적은, 제조 공정에 의해증폭기의 출력 전압에 이용된 최대 전압값보다 더 큰 출력 전압을 공급할 수 있고, 두 공급-전압 단자 사이의 전압 차이가 보다 큰 출력 전압을 얻을 수 있도록 선택증폭 장치를 제공하는 것이다.
본 발명에 따른증폭 장치는, 직렬로 접속된 제2 및 제3트랜지스터를 가지고 최대 제2 전압값 이상으로 제2 출력 전압을 출력에 발생시키면서, 제1 과 제2 공급 전압 단자 사이에도 결합된 제2증폭기와, 제1 및 제2 신호의 합이 한 입력 신호롸 비례하고, 제1 및 제2 신호 사이의 비율이 제1 전압값에 대해 주로 출력 전압에 관계되는 각각 제1 과 제2 신호를 갖는 제1 및 제2증폭기를 구동시키는 수단을 더 포함하는 것을 특징으로 한다.
본 발명은 결과로 나타나는 출력 전압이 제1증폭기의 최대 전압값을 초과할 때 제2증폭기에 의해 제1 입력 신호의증폭을 얻을 수 있다는 사실을기초로 한다. 이것은 제1 과 제2증폭기 사이의 점차2적인 크로스-오버를 보장함을 의미한다. 제1증폭기는 큰 전류에서 비교적 작은 출력은 전압을 공급하는데 적용되고, 제2증폭기는 큰 전압에서 비교적 작은 출력 전류를 공급하는데 적용된다. 이러한 목적을 위해, 제2증폭기는, 작은 전류에서 비교적 큰 출력 전압을 발생할 수 있도록 직렬로 결합된 두트랜지스터를 포함한다. 그러므로, 그증폭 장치는 두 공급-전압 단자 사이의 전압 차이에 관련된 최대 출력 전압을 공급할 수 있다.
본 발명에 따른증폭 장치의 한 실시예에서, 상기 수단은, 출력 전압 및 제1기준 전압 각각의 제1 측정치를 수신하기 위한 제어 전극을 각각 갖고, 입력 신호의 측정치를 수신하기 위해 상호 결합된 제1 메인 전극을 가지며, 제1증폭기 및 제2증폭기 각각을 구동시키기 위해 제2 메인 전극을 각각 갖는 제4 및 제5트랜지스터를 구비한 차동쌍(differential pair)을 포함하는 것을 특징으로 한다. 상기 차동 쌍은 제1기준 전압에 대한 출력 전압의 비율을 비교하는데, 그 비교 결과는 , 예를 들어, 각각 제1 및 제2 신호인 입력 신호의 두 상보적 표현(complementary representation)을 나타낸다. 그후, 제1기준 전압은 테이크-오버(take-over) 순간을 조정한다.
본 발명에 따른증폭 장치에 다른 실시예에서는 전류 조정기를 더 포함하는 것을 특징으로 한다. 그 전류 조정기는 신호의 크로스-오버 왜곡을 최소화하기 위하여 제공된다. 상기는 그들증폭기가 동작될 때 제1 및 제2증폭기의 바이어스 전류를 일정하게 유지하여 얻을 수 있다. 상기 목적을 위하여, 전류 조정기는 제1과 제2트랜지스터의 제1 메인 전극으로부터 전류를 추출하게 되는데, 그 전류는 상기트랜지스터의 전도율에 역비례 하게 된다.
본 발명에 따른증폭 장치의 또 다른 실시예에서는, 제2 및 제3트랜지스터는 각각 제어 전극을 갖는 것을 특징으로 하는데, 그 제어 전극은 상기 수단과, 출력 전압의 제3 측정치를 수신하기 위한 단자에 각각 결합된다. 한트랜지스터는 상기 수단을 통해 그 구동 신호를 수신하고, 다른트랜지스터는 출력 전압으로부터 그 구동 신호를 수신한다. 캐스코딩(cascoding)은 두트랜지스터 양단에서 보다 높은 전압을 얻도록 할 수 있기 때문에 보다 큰 신호 출력이 가능한다. 상기 경우에 있어서, 제1증폭기의 단일트랜지스터는 상기예에서 설명된 것처럼, 큰 전류에서 낮은 전압을 공급하고, 제2증폭기의 캐스코드된트랜지스터는 작은 전류에서 보다 높은 전압을 공급할 것이다.
본 발명은 첨부된 도면을 참조하여 실시예를 통해 보다 상세히 설명한다. 도면에 있어서 동일한 참고 부호는 동일한 부분을 나타낸다.
제1 도는 본 발명에 따른증폭 장치의기본 도면을 나타낸다. 상기증폭 장치는 입력 신호(Vin)을 수신하기 위한 입력 단자(I) 및 출력 신호(Vuit)를 공급하기 위한 출력 단자 (U), 입력 단자(i1), 및 출력 단자(u1)를 갖는 제1증폭기(A1), 입력 단자(i2) 및 출력 단자(u2)를 갖는 제2증폭기(A2)와, 출력 단자(u3) 및 출력 단자(u4)를 갖는 수단(M)으로 구성된다. 상기증폭기(A1)는 최대 제1 전압값 이상으로 입력 신호(Vin)를증폭하도록 구성되고,증폭기(A2)는 최대 제2 전압값 이상으로 입력 신호(Vin)를증폭하도록 구성된다. 상기(M)은 입력 단자(I) 및 출력 단자(U)에 접속되어 있고, 또한 그 출력 단자(U)에는 출력 단자(u1 및 u2)가 접속되어 있다. 출력 단자(u3 및 u4)는 입력 단자(i1 및 i2)에 각각 결합되어 있다. 상기 수단(M)은 출력 단자(u3)에 제1 신호를 발생하고, 출력 단자(u4)에 제2 신호를 발생하는데, 그들 신호는 서로 상보적이고,증폭기(A1 및 A2)를 각각 구동시키기 위해 제공된다. 그들 신호는 입력 신호(Vin)의 측정치이고, 또한, 그들 신호는증폭기(A1 및 A2)의 출력 신호의 최대 전압값에 관계하여 출력 신호(Vuit)에 좌우된다. 그들 출력 신호는 출력 신호(Vuit)를 함께 구성된다. 상기 수단(M)에는 입력 신호(Vin)가 인가되는데, 그결과, 제1 신호로서증폭기(A1)에 대한 제1 최대 전압값보다 더 작은 출력 신호(Vuit)를 나타낸다. 그러면증폭기(A2)는 구동 신호를 수신하지 못하게 되어, 제2 신호는 제로가 된다. 따라서, 그 출력 신호는증폭기(A1)의 출력 신호에 의해 구성된다. 입력 신호(Vin)가증가함에 따라 출력 신호(Vuit)가 제1 최대 전압을 초과하는 경향이 있기 때문에,증폭기(A1)에 대한 구동 신호는 감소하게 되고,증폭기(A2)에 대한 구동 신호는증가하게 될 것이다. 지금, 두증폭기(A1 및 A2)의 출력 신호는 출력 신호(Vuit)를 형성 한다. 입력 신호(Vin)가증폭기(A1)에 대한 구동 신호를 더증가시키면, 예를 들어, 제1 신호는 출력 신호(Vuit)가 제1 최대 전압값을 초과하기 전에 제로가 될 것이다. 그러면, 상기 수단(M)은증폭기(A2)를 구동시키는 데 제2 신호만을 발생시킨다. 결과적으로, 출력 신호(Vuit)는증폭기(A2)의 출력 신호에 의해 형성된다.증폭기(A2)와 관련된 제2 최대 전압값이 공급 전압 차이보다 더 크게 될 때,증폭기가 손상되지 않도록 보장한다.
제2 도는 본 발명에 따른증폭 장치의 제1 실시예를 나타낸다. 제1증폭기(A1)는 입력단자(i1)에 결합된 제어 전극, 공급-전압 단자(Vas)에 결합된 제1 메인 전극과, 출력 단자(u1)에 결합된 제2 메인 전극을 갖는트랜지스터(N1)를 구비한다. 제2증폭기(A2)는 압력 단자(i2)에 결합된 제어 전극 및 공급-전압 단자(Vas)에 결합된 제1 메인 전극을 갖는트랜지스터(N2)와, 출력 전압(Vuit)의 측정치(Vuit2)를 수신하기 위해 단자(3)에 결합된 제어 전극,트랜지스터(N2)의 메인 전극에 결합된 제1 메인 전극과, 출력 단자(u2)에 결합된 제2 메인 전극을 갖는트랜지스터(N3)를 구비한다. 다른 소자들은 제1도에서 도시된 것과 유사한 방법으로 두 개의증폭기(A1 및 A2)에 결합된 수단(M)을 구성한다. 상기 수단(M)의 일부를 형성하는트랜지스터(P1 및 P2)는 축퇴(degenerate)차동 쌍을 구성하는데, 이러한 구성을 위해, 그들을 단자(4 및 5) 각각에 결합된 제1 메인 전극을 가지며, 그들 단자는 다이오드(D2) 및 저항기(R2)의 다른 병렬 장치와 직렬로 다이오드(D1) 및 저항기(R1)의 병렬 장치에 의해 서로 결합된다. 두 개의 병렬 장치에 대한 노드 공통(node common)은 제1 메인 전극이 공급-전압 단자(Vdd)에 결합되고, 그 제어 전극이 입력 단자(I)에 결합되는트랜지스터(P3)의 제2 메인 전극에 결합되고, 또한,트랜지스터(P1)의 출력 전압(Vuit)의 측정치(Vuit1)를 수신하기 위해 단자(1)에 결합된 제어 전극과 저항기(R3)에 이해 공급-전압 단자(Vss)에도 접속된 제2 메인 전극을 갖는다, 상기트랜지스터(P2)는기준 전압(Vref1)을 수신하기 위해 단자(2)에 결합된 제어 전극과, 저항기(R4)에 의해 공급-전압 단자(Vss)에도 접속된 출력 단자(u4)에 결합된 제2 메인 전극을 더 갖는다. 상기 수단(M)은 단자 (4 및 5)와 출력 단자(u3 및 u4)에 결합된 전류 조정기(S)를 더 구비한다. 상기 조정기(S)의기능은 바이어스 전류를 일정하게 유지시켜, 그들이 동작할 때증폭기(A1 및 A2)의 상호 콘덕턴스를 유지시킨다. 상기는 필요치 않은 크로스-오버 왜곡을 방지한다. 저항기(R1 및 R2)는트랜지스터(P1 및 P2) 사이의 점차적인 크로스-오버를 제공하고, 다이오드(D1 및 D2)는 그들 저항기 양단의 전압 강하를 제한한다. 이들 저항기(R3 및 R4)는트랜지스트(N1 및) N2)의 제어-전극 전류를 제한한다. 이 회로는 입력 단자(I)에 인가된 입력 신호(Vin)에 의해 구동된다. 상기 입력 신호(Vin)는트랜지스터(P3)를 통해 차동 쌍(P1 및 P2)으로 이동된다.기준 전압(Vref1)에 관련된 출력 신호(Vuit)의 측정치((Vuit1)의 크기는트랜지스터(P1 및 P2)의 전도율을 조정한다. 공급- 전압 단자(Vss)와 관련된 출력 신호((Vuit)의 측정치(Vuit1)로 결과는 나타나는 입력 신호(Vin)가기준 전압(Vref1)보다 작게되는 경우에 있어서,트랜지스터(P1)는 전도 되고,트랜지스터(P2)는 차단 될 것이다. 측정치(Vuit1)가 어떻게 얻어질 수 있는가는 제4 도를 참조로기술될 것이다. 제조 공정의기초에 따라,기준(Vref1)은 제1증폭기의 출력 신호가 제1 전압 값을 초과하지 않고, 제2증폭기의 출력 신호가 제2 전압값을 초과하지 않는 방식으로 선택된다. 그러면, 입력 신호(Vin)는트랜지스터(P3), 다이오드(D1), 저항기(R1) 및트랜지스터(P1)를 통해 출력 단자(u3)에 제1 신호를 발생하게 될 것이다. 이 신호는트랜지스터(N1)의 제어 전극을 통해증폭기(A1)를 구동 시킨다. 제2증폭기(A2)는트랜지스터(N2)에 제어 전극을 통해 어떤 구동 신호도 수신되지 않기 때문에, 이트랜지스터는 전도되지 않는다. 따라서,트랜지스터(N3)는, 비록, 상기트랜지스터가 제어 전극을 통해 출력 신호(Vuit)의 측정치(Vuit2), 예를들어, 전압 분리기에 의해 얻어진 측정치에 의해 구동된다 할지라도 결코 전도되지 않는다, 입력 신호(Vin1)가증가하고, 그 측정치(Vuit1)가기준 전압(Vref1)과 동일하게되는 경향이 있을 때,트랜지스터(P2)는 전도되고,트랜지스터(P2)는 보다 적게 전도될 것이다. 또한, 출력 단자(u4)에서 제2 신호는증가하게 되어, 제2증폭기를트랜지스터(N2)의 제어 전극을 통해 구동되도록 할 것이다.
이러한 상태에서, 전류 조정기(S)는 두증폭기가 동일한 바이어스 전류를 갖도록 한다. 입력 신호 (Vin)가증가할 때트랜지스터(P1)는 차단되는 반면에,트랜지스터(P2)는 완전히 전도될 것이다. 따라서,트랜지스터(N1)는 더 이상 어떤 구동 신호를 수신하지 못하게 되어, 그트랜지스터의 전류는 제로가 될 것이다. 역으로, 지금,트랜지스터(N1 및 N3)는 전도된다. 그후,트랜지스터(N2)가 제2 신호에 의해 구동되는데, 그 제2 신호는트랜지스터(P2), 다이오드(D2), 저항기(R2) 및트랜지스터(P3)를 통해 입력 신호(Vin)으로부터 유도된다.트랜지스터(N3)가 출력신호(Viut)의 측정치(Viut2)에 의해 계속 구동되면,트랜지스터(N2)가 전도되기 때문에 턴-온된다. 본 장치의 동작은 두증폭기의 다음과 같은 설명으로부터 명백히 알 수 있을 것이다.증폭기(A1)는 낮은 전압에서 비교적 큰 출력 전류를 제공할 수 있고, 선택된 제조 공정에 의해 조정된 최대 전압값을 갖는트랜지스터(N1)를 포함한다.증폭기(A2)는 작은 전류에서 비교적 높은 전력 전압을 제공할 수 있는트랜지스터(N2 및 N3)로 구성된 캐스코드(cascode)쌍을 포함한다. 두증폭기는 전체의증폭 장치가 개개의증폭기 보다 큰 출력 스위칭(swing)을 갖는 방식으로 서로 보완된다.
제3 도는 본 발명에 따른증폭 장치의 제2 실시예를 나타낸다. 본 장치는, 예를 들어, 다이오드(D1 및 D2), 저항기(R1 및 R2) 및트랜지스터(P3)가 배치되어 제2 도에 도시된 장치와 동일한 장치이다. 지금, 단자(4 및 5)는 다이오드(D3), 다이오드(D4) 및 저항기(R5)의 병렬 자치에 의해 서로 결합되어 있다. 또한, 두트랜지스터(P4 및 P5)가 부가되는데, 그 제어 전극은 입력 단자(I)에 결합되고, 그 제1 메인 전극은 공급-전압 단자(Vdd)에 결합되며, 그 제2 메인 전극은 단자(4 및 5)에 각각 결합되어 있다. 본 실시예에서는 적분 가능한 저항기 없이도 가능하며, 제2 도에기술된 장치와 동일한 방법으로 동작한다. 입력 신호(Vin)는 저항기(R5)에 의해 축퇴 차동 쌍(P1 및 P2)을 동작시키는트랜지스터(P4 및 P5)를 구동시킨다. 다이오드(D3 및 D4)는 저항기(R5) 양단의 전압을 제한하기 위해 제공된다.
제4 도는 본 발명에 따른증폭 장치의 상기 실시예의 범위를 도시한 도면이다.트랜지스터(N4 및 N5)는 병렬로 배열되는데, 그들 제1 메인 전극은 저항기(R6)에 의해 공급-전압 단자(Vss) 및 단자(1)에 결합되고, 그들 제2 메인 전극은 공급-전압 단자(Vdd)에 접속된다.트랜지스터(N4)의 제어 전극은 출력 전압(Vuit)의 측정치(Vuit3)를 수신하기 위한 단자(6)와, 제너 다이오드(Dz)를 통해 공급 전압(Vss)에 결합된다. 상기 측정치(Vuit3)는 전압 분리기에 의해 얻어질 수 있다.트랜지스터(N5)의 제어 전극은기준 전압(Vref2)을 위한 단자(7)에 접속된다. 상기 장치는증폭기(A1)를 구동시키기 위해 포화 이외의 상태를트랜지스터(P1)가 유지하기 위해 실제기준 전압(Vref2)으로 출력 신호(Vuit)의 측정치(Vuit1)를 제한한다. 또한, 출력 전압(Vuit)의 측정치(Vuit3)는 매우 큰 신호의 발생을 방지하기 위해 제너 다이오드(Dz)에 위해 제공된다.
제5 도는 본 발명에 따른증폭 장치에 대한 전류 조정기의 한 실시예를 나타낸다.트랜지스터(N6) 및트랜지스터(N7)는 그들 제1 메인 전극 및 그들 제어 전극을 통해 서로 결합되어 있고, 그들 제어 전극은기준-전압 회로에 결합되어 있다.트랜지스터(N6 및 N7)의 제2 메인 전극은 단자(4 및 5) 각각에 결합되어 있다.트랜지스터(P6) 및트랜지스터(P7)는 차동 쌍을 구성하는데, 그들 제1 메인 전극은 서로 결합되고, 저항기(R7)에 의해트랜지스터(N6 및 N7)의 제1 메인 전극에 접속되며, 제2 메인 전극은 공급-전압 단자(Vss)에 결합되고, 제어 전극은 출력 단자(u3 및 u4) 각각에 결합되어 있다. 공급 전압(Vdd및 Vss) 사이에 결합된기준-전압 회로는 전류원(J1) 및 3 개의 다이오드-접속된트랜지스터(N8, N9 및 P8) 각각의 직렬 장치를 포함한다.트랜지스터(N6)는 그 제어 전극 및 전류원(J1)과트랜지스터(N6 및 N7)의 제어 전극에 결합된 제2 메인 전극을 갖고, 또한트랜지스터(N9)의 제2 메인 전극 및 제어 전극에 결합된 제1 메인 전극을 갖는데, 그 제1 메인 전극은트랜지스터(P8)의 제1 메인 전극에 접속된다.기준-전압 회로는트랜지스터(N6 및 N7)에 대한 바이어스 전압을 제공하고, 차동 쌍(P6 및 P7)은 출력 단자(u3 및 u4)의 전압에 따른 전류 크기를 조정한다. 이들 전류는증폭기(A1 및 A2)의 동작증폭기에 인가된 바이어스 전류가 그에 상당하는 상호 콘덕턴스의 안정화를 위해 실제로 일정한 값을 갖도록 한다. 이것은 크로스오버 왜곡을 최소화한다. 출력 단자(u3 및 u4)의 동일한 전압은트랜지스터(N6 및 P6) 및트랜지스터(N7 및 P7)를 통해 흐르는 동일한 전류를 일으킬 것이다. 그러나, 출력 단자(u3 및 u4)의 동일하지 않은 전압은,트랜지스터(P6 및 P7)를 통해 흐르는 동일하지 않은 전류를 발생하지만,트랜지스터(N6 및 N7)를 통해 흐르는 전류는 서로 동일하게 유지한다. 이 전류의 크기는 한편으로트랜지스터(N6 및 N7)의 제어 전극 사이의 전압 차이에 의해 조정되고, 다른 한편으로는 출력 단자(u3 및 u4)에 의해 조정된다.
본 발명은 본 명세서에기술된 실시예에 한정되지 않는다. 본 발명의 범위내에 여러 수정안이 본 기술에 숙련된 사람들에 의해 얻어질 수 있다. 예를 들어, 두증폭기는 선택된 제조 공정 및 요구된 명세서에 따라 여러 방법으로 구성될 수 있다. 또한, 쌍극성트랜지스터를 이용할 수 있으며, 전류 조정기를 포함하여 여러 수단의 상이한 구성을 이용할 수도 있다.

Claims (7)

  1. 최대 제1전류값으로 제1출력 전압을 출력에 발생시키기 위한 제1트랜지스터를 구비하고, 제1공급 전압 단자와 제2공급 전압 단자 사이에 결합된 제1증폭기를 포함하는증폭 장치에 있어서, 상기증폭 장치는, 최대 제2전압값 이상의 제2출력 전압을 출력에 발생시키기 위해 직렬로 결합된 제2트랜지스터 및 제3트랜지스터를 가지며, 제1공급 전압 단자와 제2공급 전압 단자사이에도 결합된 제2증폭기와, 제1신호와 제2신호의 합이 입력 신호와 비례하고, 제1신호와 제2신호 사이의 비율이 제1전압값에 대하여 주로 출력 전압에 관계되는 각각의 제1신호와 제2신호로 제1증폭기와 제2증폭기를 구동시키는 수단을 포함하는 것을 특징으로 하는증폭 장치.
  2. 제1항에 있어서, 상기 수단은, 출력 전압의 제1 측정치와 제1기준 전압을 각각 수신하기 위한 제어 전극을 각각 갖고, 입력 신호의 측정치를 수신하기 위한 상호 결합된 제1 메인 전극을 가지며, 제1증폭기와 제2증폭기 각각을 구동시키기 위한 제2 메인 전극을 각각 갖는 제4트랜지스터와 제5트랜지스터로 구성된 차동 쌍을 포함하는 것을 특징으로 하는증폭 장치.
  3. 제2항에 있어서, 상기 수단은, 출력 전압의 제2 측정치와 제2기준 전압을 각각 수신하기 위한 제어 전극을 각각 갖고, 출력 전압의 제1 측정치를 공급하기 위해 서로 결합된 그들 제1 메인 전극을 갖는 제6트랜지스터와 제7트랜지스터를 구비한 차동 쌍을 더 포하하는 것을 특징으로 하는증폭 장치.
  4. 제1항 또는 제2항에 있어서, 상기 수단은 전류 조정기를 더 구비하는 것을 특징으로 하는증폭 장치.
  5. 제4항에 있어서, 상기 전류 조정기는 제4트랜지스터와 제5트랜지스터의 메인 전극에 최소화 결합된 것을 특징으로 하는증폭 장치.
  6. 제5항에 있어서, 상기 전류 조정기는 제1 메인 전극이 서로 결합 되면서기준 전압 회로에 결합된 차동 쌍을 구비하는 것을 특징으로 하는증폭 장치.
  7. 제6항에 있어서, 상기 제2트랜지스터와 제3트랜지스터는 제어 전극을 각각 갖는데, 그 제어 전극은 상기 수단에 각각 결합되면서 출력 전압의 제3 측정치를 수신하기 위한 단자에 결합된 것을 특징으로 하는증폭 장치.
KR1019900010045A 1989-07-06 1990-07-04 증폭장치 KR0141591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8901725 1989-07-06
NL8901725A NL8901725A (nl) 1989-07-06 1989-07-06 Versterkerschakeling.

Publications (2)

Publication Number Publication Date
KR910003918A KR910003918A (ko) 1991-02-28
KR0141591B1 true KR0141591B1 (ko) 1998-07-15

Family

ID=19854978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010045A KR0141591B1 (ko) 1989-07-06 1990-07-04 증폭장치

Country Status (7)

Country Link
US (1) US5065113A (ko)
EP (1) EP0406964B1 (ko)
JP (1) JP2869670B2 (ko)
KR (1) KR0141591B1 (ko)
DE (1) DE69024711T2 (ko)
HK (1) HK170296A (ko)
NL (1) NL8901725A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0509113B1 (de) * 1991-04-16 1998-10-07 Siemens Aktiengesellschaft Ausgangspufferverstärker mit grossem Signalhub
US5311143A (en) * 1992-07-02 1994-05-10 Motorola, Inc. RF amplifier bias control method and apparatus
JP3390272B2 (ja) * 1994-11-10 2003-03-24 沖電気工業株式会社 同期検波回路
US6529059B1 (en) * 2000-07-26 2003-03-04 Agere Systems Inc. Output stage ESD protection for an integrated circuit
WO2003019774A2 (en) * 2001-08-23 2003-03-06 Koninklijke Philips Electronics N.V. High frequency power amplifier circuit
US10476457B2 (en) * 2015-07-30 2019-11-12 Circuit Seed, Llc Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL237518A (ko) * 1958-04-08
DE2304162C3 (de) * 1973-01-29 1976-01-08 Robert 5300 Bonn Sczech Elektronischer Verstärker mit hohem Wirkungsgrad bzw. geringer elektrischer Verlustleistung
US3863170A (en) * 1973-02-21 1975-01-28 Bendix Corp Thermally stable power amplifier
US4779057A (en) * 1987-08-06 1988-10-18 Tektronix, Inc. Cascode amplifier with nonlinearity correction and improve transient response

Also Published As

Publication number Publication date
DE69024711T2 (de) 1996-07-25
KR910003918A (ko) 1991-02-28
US5065113A (en) 1991-11-12
DE69024711D1 (de) 1996-02-22
EP0406964A1 (en) 1991-01-09
NL8901725A (nl) 1991-02-01
EP0406964B1 (en) 1996-01-10
JPH0345003A (ja) 1991-02-26
JP2869670B2 (ja) 1999-03-10
HK170296A (en) 1996-09-20

Similar Documents

Publication Publication Date Title
KR0131334B1 (ko) 증폭기 회로
US5475343A (en) Class AB complementary output stage
US4963837A (en) Amplifiers
KR100324452B1 (ko) 조절된캐스코드이득증대를위한궤환증폭기
US5847556A (en) Precision current source
US5150076A (en) Emitter-grounded amplifier circuit with bias circuit
CN116009641B (zh) 一种电流镜电路、保护电路、偏置电路及电子设备
US5115206A (en) Merged differential amplifier and current source
KR0141591B1 (ko) 증폭장치
EP0173370A1 (en) Amplifier arrangement
US5754066A (en) Output stage for buffering an electrical signal and method for performing the same
US20050275464A1 (en) Transistor amplifying stage
US4757275A (en) Wideband closed loop amplifier
KR0159938B1 (ko) 증폭기 장치
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
JPH0626287B2 (ja) 増幅装置
US6404285B1 (en) Transistor amplifier that accommodates large input signals
US5122759A (en) Class-A differential amplifier and method
US6542034B2 (en) Operational amplifier with high gain and symmetrical output-current capability
US7554402B2 (en) High CMR amplifier topology
US4262261A (en) Amplifier circuit
JPH06276037A (ja) オーディオ用パワーアンプ
JPH09219629A (ja) 演算増幅器
JPH05199045A (ja) 増幅回路
KR950005462Y1 (ko) 내부 전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee