KR0141106B1 - Semiconductor device and making method thereof - Google Patents
Semiconductor device and making method thereofInfo
- Publication number
- KR0141106B1 KR0141106B1 KR1019940013502A KR19940013502A KR0141106B1 KR 0141106 B1 KR0141106 B1 KR 0141106B1 KR 1019940013502 A KR1019940013502 A KR 1019940013502A KR 19940013502 A KR19940013502 A KR 19940013502A KR 0141106 B1 KR0141106 B1 KR 0141106B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- trench
- field
- semiconductor device
- silicon substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, LOCOS 기술에 의해 형성된 필드 산화막의 양측에 형성되는 버즈 비크의 발생을 방지하기 위하여 실리콘 기판 상부에 소정 깊이의 트렌치(Trench)를 형성시키고 상기 트렌치내에 질화막(Si3N4)을 증착시켜 필드 영역(Field Region)과 활성영역(Active Region)을 분리(Isolation)시킨 후 상기 필드영역을 산화시켜 필드산화막(Field Oxide)을 형성시키므로써 버즈 비크의 형성의 방지될수 있는 반도체 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, wherein a trench having a predetermined depth is formed on a silicon substrate in order to prevent the occurrence of a buzz be formed on both sides of a field oxide film formed by LOCOS technology. Formation of a buzz beet by depositing a nitride film (Si 3 N 4 ) to isolate a field region and an active region, and then oxidizing the field region to form a field oxide layer. A semiconductor device capable of being prevented and a method for manufacturing the same.
Description
도 1a 및 도 1b는 종래 반도체 소자 및 그 제조 방밥을 설명하기 위한 소자의 단면도.1A and 1B are cross-sectional views of a conventional semiconductor device and a device for explaining the manufacturing method thereof.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자 및 제조 방법을 설명하기 위한 소자의 단면도.2A to 2G are cross-sectional views of a device for explaining a semiconductor device and a manufacturing method according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1: 실리콘 기판 2및2A: 패드 산화막1: silicon substrate 2 and 2A: pad oxide film
3: 질화막 4 및 4A: 필드 산화막3: nitride films 4 and 4A: field oxide film
5: 감광막 6 내지 8: 제 1 내지 제 3 질화막5: photosensitive films 6 to 8: first to third nitride films
8A: 스페이스 질화막 20: 트렌치8A: Space Nitride 20: Trench
D: 필드 영역 E: 활성 영역D: field area E: active area
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 실리콘 기판 상부에 소정 깊이의 트렌치(trench)를 형성시키고 상기 트렌치 내에 질화막(Si3N4)을 증착시켜 필드 영역(Field Region)과 활성 영역(Active Region)을 분리(Isolation)시킨 후 상기 필드 영역을 산화시켜 필드 산화막(Field Oxide)을 형성시키므로써 버즈빅(Bird's Beak)의 형성을 방지할 수 있도록한 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. In particular, a trench having a predetermined depth is formed on a silicon substrate, and a nitride film (Si 3 N 4 ) is deposited in the trench to produce a field region and an active region ( The present invention relates to a method of fabricating a semiconductor device capable of preventing formation of a bird's beak by isolating an active region and then oxidizing the field region to form a field oxide film.
일반적으로 반도체 소자의 제조 공정에서 소자와 소자 사이를 분리시키기 위하여 소자 분리막 즉, 필드 산화막을 형성시키는데, LOCOS(LOCal Oxidation of Silicon)기술에 의해 형성된 필드 산화막의 양측에는 버즈빅이 형성된다. 그러면, 종래 반도체 소자 및 그 제조 방법을 제 1a 및 제 1b 도를 통해 설명하면 다음과 같다.In general, a device isolation film, that is, a field oxide film, is formed to separate the device from the device in the process of manufacturing a semiconductor device. Buzz big is formed on both sides of the field oxide film formed by LOCOS (LOCal Oxidation of Silicon) technology. Then, a conventional semiconductor device and a method of manufacturing the same will be described with reference to FIGS. 1A and 1B.
종래 반도체 소자 및 그 제조 방법은 제 1a 도에 도시된 바와 같이, 실리콘기판(1) 상에 패드 산화막(pad coxide)(2) 및 질화막(Si3N4)을 순차적으로 형성시킨 후 마스크(mask)를 사용하여 사진 및 식각 공정에 의해 상기 질화막(3)을 패터닝(patterning)한 상태에서 산화(oxidation) 공정을 실시하여 제 1b 도와 같은 필드 산화막(4)을 형성시키는데, 이때 필드 산화막(4)의 양측에는 산화 공정시 산화제가 상기 패드 산화막(2)을 따라 측면 확산되어 A부분과 같은 버즈빅이 형성된다. 이 버즈빅은 B만큼 활성 영역(C)쪽으로 확산되어 활성 영역(C)의 면적이 감소되는 문제점이 있다.In the conventional semiconductor device and a method of manufacturing the same, a mask is formed after sequentially forming a pad oxide film 2 and a nitride film Si 3 N 4 on the silicon substrate 1, as shown in FIG. Is subjected to an oxidation process in the state where the nitride film 3 is patterned by a photolithography and an etching process to form a field oxide film 4 as shown in FIG. 1B, wherein the field oxide film 4 On both sides of the oxidizing agent is laterally diffused along the pad oxide film 2 during the oxidation process, thereby forming a buzz like the A portion. This buzzvik has a problem in that the area of the active region C is reduced by diffusing toward the active region C by B.
따라서, 본 발명은 실리콘 기판 상부에 소정 깊이의 트렌치(trench)를 형성시키고 상기 트렌치 내에 질화막(Si3N4)을 증착시켜 필드 영역과 활성 영역을 분리시킨 후 상기 필드 영역을 산화시켜 필드 산화막을 형성시키므로써 활성 영역쪽으로 형성되는 버즈빅의 발생을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.Therefore, in the present invention, a trench having a predetermined depth is formed on a silicon substrate, and a nitride layer (Si 3 N 4 ) is deposited in the trench to separate a field region and an active region, and then oxidize the field region to form a field oxide layer. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can prevent the occurrence of buzz big formed toward the active region.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 실리콘 기판상의 확정된 필드 영역 양측부를 소정깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 전체 구조 상부에 제 1 질화막을 증착하는 단계와, 상기 트렌치 내부에만 제 1 질화막이 잔류하도록 기판 상부의 상기 제 1 질화막을 식각한 후 패드 산화막 및 제 2 질화막을 순차적으로 형성하는 단계와, 상기 필드 영역의 제 2 질화막 및 패드 산화막을 패터닝하는 단계와, 전체 구조 상부에 제 3 질화막을 형성하는 단계와, 상기 제 3 질화막을 식각하여 상기 패터닝된 제 2 질화막 측벽 및 상기 트렌치 상부에 스페이서 질화막을 형성하고 상기 필드 영역의 실리콘 기판을 노출시키는 단계와, 상기 노출된 실리콘 기판의 필드 영역에 산화 공정을 실시하여 필드 산화막을 형성시키는 단계와, 상기 제 2 질화막 및 스페이서 질화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to the present invention for achieving the above object is to form a trench by etching a predetermined depth of both sides of a predetermined field region on a silicon substrate, and depositing a first nitride film on the entire structure of the trench formed Forming a pad oxide film and a second nitride film sequentially after etching the first nitride film over the substrate such that the first nitride film remains only in the trench, and forming the second nitride film and the pad oxide film in the field region. Patterning, forming a third nitride film over the entire structure, etching the third nitride film to form a spacer nitride film over the sidewall of the patterned second nitride film and the trench, and exposing a silicon substrate in the field region. And performing an oxidation process on the exposed region of the silicon substrate to perform field oxidation. Including the steps of removing the second nitride film and the nitride film to form a spacer is characterized in that formed.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
본 발명에 따른 반도체 소자는 실리콘 기판의 필드 영역 양측부에 소정 깊이로 형성되는 트렌치와 상기 필드 영역에 형성되는 필드 산화막으로 구성되는데, 그 제조 방법을 도 2a 내지 도 2g를 참조하여 설명하면 다음과 같다.The semiconductor device according to the present invention comprises a trench formed at both sides of a field region of a silicon substrate and a field oxide film formed in the field region. A method of manufacturing the semiconductor device will be described below with reference to FIGS. 2A to 2G. same.
도 2a에 도시된 바와 같이, 실리콘 기판(1) 상부에 감광막(5)을 도포하고 패터닝한 후, 이 패터닝된 감광막(5)을 마스크로 이용한 식각 공정으로 실리콘 기판(1)을 소정깊이 식각하여 트렌치(10)를 형성시킨다.As shown in FIG. 2A, after the photoresist film 5 is applied and patterned on the silicon substrate 1, the silicon substrate 1 is etched to a predetermined depth by an etching process using the patterned photoresist 5 as a mask. Trench 10 is formed.
도 2b에 도시된 바와 같이, 상기 감광막(5)을 제거하고 필드 영역(D)과 활성 영역(E)을 분리시키기 위해 전제 구조 상부에 질화막(Si3N4)을 증착(deposition)하되, 상기 트렌치(10) 내부에까지 질화막이 매립되도록 하여 제 1 질화막(6)을 형성한다.As shown in FIG. 2B, a nitride film Si 3 N 4 is deposited on the entire structure to remove the photosensitive film 5 and separate the field region D and the active region E. The nitride film is embedded in the trench 10 to form the first nitride film 6.
도 2c는 상기 트렌치(10) 내부에만 제 1 질화막(6)이 남도록 식각 공정에 의해 기판 상부의 상기 제 1 질화막(6)을 식각한 후 패드 산화막(2A) 및 제 2 질화막(7)을 순차적으로 형성시킨 다음, 상기 제 2 질화막(7) 및 패드 산화막(2A)을 패터닝한 상태의 소자의 단면도이다.FIG. 2C illustrates that the first nitride film 6 is etched on the substrate 10 by the etching process such that only the first nitride film 6 remains inside the trench 10, and then the pad oxide film 2A and the second nitride film 7 are sequentially formed. Next, it is sectional drawing of the element in the state which patterned the said 2nd nitride film 7 and the pad oxide film 2A.
도 2d는 제 2 질화막(7) 및 패드 산화막(2A)을 패터닝한 전체 구조에 제 3 질화막(8)을 형성시킨 상태의 소자의 단면도이다.FIG. 2D is a cross-sectional view of the device in a state in which the third nitride film 8 is formed in the entire structure in which the second nitride film 7 and the pad oxide film 2A are patterned.
도 2e는 에치 백(Etch Back) 식각 공정에 의해 상기 제 3 질화막(8)을 식각하여 상기 패터닝된 제 2 질화막(7) 측벽에 스페이서 질화막(8A)을 형성한 상태의 소자의 단면도이다.2E is a cross-sectional view of a device in which a spacer nitride film 8A is formed on a sidewall of the patterned second nitride film 7 by etching the third nitride film 8 by an etch back etching process.
도 2f에 도시된 바와 같이, 산화 공정을 진행하여 실리콘 기판(1)의 노출된 필드 영역(제 2b 도의 D부분)에 필드 산화막(4A)을 성장시킨다.As shown in FIG. 2F, an oxidation process is performed to grow the field oxide film 4A in the exposed field region (part D of FIG. 2B) of the silicon substrate 1.
이후, 도 2g에 도시된 것처럼, 실리콘 기판(1) 상의 상기 제 2 질화막(7) 및 스페이서 질화막(8A)을 식각 공정에 의해 제거하여 활성 영역(C)으로 버즈빅이 발생하지 않는 필드 산화막(4A)을 형성 공정을 완료한다.After that, as shown in FIG. 2G, the second nitride film 7 and the spacer nitride film 8A on the silicon substrate 1 are removed by an etching process, so that a field oxide film (buzz free) does not occur in the active region C. 4A) completes the formation process.
상술한 바와 같이 본 발명에 의하면 실리콘 기판 상부에 소정 깊이의 트렌치를 형성시키고 상기 트렌치 내에 질화막을 증착시켜 필드 영역과 활성 영역을 분리시킨 후 상기 필드 영역을 산화시켜 필드 산화막을 형성시키므로써 버즈빅의 발생을 방지할 수 있는 탁월한 효과가 있다.As described above, according to the present invention, a trench having a predetermined depth is formed on the silicon substrate, and a nitride film is deposited in the trench to separate the field region from the active region, and then oxidize the field region to form a field oxide film. Excellent effect to prevent the occurrence.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013502A KR0141106B1 (en) | 1994-06-15 | 1994-06-15 | Semiconductor device and making method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013502A KR0141106B1 (en) | 1994-06-15 | 1994-06-15 | Semiconductor device and making method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002640A KR960002640A (en) | 1996-01-26 |
| KR0141106B1 true KR0141106B1 (en) | 1998-07-15 |
Family
ID=19385347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940013502A KR0141106B1 (en) | 1994-06-15 | 1994-06-15 | Semiconductor device and making method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0141106B1 (en) |
-
1994
- 1994-06-15 KR KR1019940013502A patent/KR0141106B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002640A (en) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110797A (en) | Process for fabricating trench isolation structure for integrated circuits | |
| KR0141106B1 (en) | Semiconductor device and making method thereof | |
| KR100241517B1 (en) | Method of forming device isolation film in semiconductor device | |
| KR20000042870A (en) | Forming method of trench of semiconductor device | |
| KR100245075B1 (en) | Method of forming an element field oxide film in a semiconductor device | |
| KR100256812B1 (en) | Semiconductor elenent isolation layer manufacturing method | |
| KR0166835B1 (en) | Method for forming isolation on a semiconductor device | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| JP3042804B2 (en) | Element isolation method and semiconductor device | |
| KR100198600B1 (en) | Method of forming planar isolation area for semiconductor device | |
| KR100256269B1 (en) | Semiconductor element field oxidation layer manufacturing method | |
| KR100311172B1 (en) | Method for isolating semiconductor device | |
| KR0168148B1 (en) | Method of forming field oxide film in a semiconductor device | |
| KR100249167B1 (en) | Isolating film manufacturing method | |
| KR0166489B1 (en) | Method of element isolation on a semiconductor device | |
| KR100422960B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR0124480B1 (en) | Method for forming field oxid film of semiconductor device | |
| KR0146526B1 (en) | Method of forming insulating film for semiconductor device | |
| KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
| KR100198673B1 (en) | Semiconductor integrated circuit device | |
| KR100282338B1 (en) | Device Separation Method of Semiconductor Device | |
| KR100382551B1 (en) | Method for Forming Dual Deep Trench of a Semiconductor Device | |
| KR100227188B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR0186194B1 (en) | Isolation method of semiconductor device | |
| KR100204022B1 (en) | Method for forming an element isolation region in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |