JP3042804B2 - Element isolation method and semiconductor device - Google Patents
Element isolation method and semiconductor deviceInfo
- Publication number
- JP3042804B2 JP3042804B2 JP4133623A JP13362392A JP3042804B2 JP 3042804 B2 JP3042804 B2 JP 3042804B2 JP 4133623 A JP4133623 A JP 4133623A JP 13362392 A JP13362392 A JP 13362392A JP 3042804 B2 JP3042804 B2 JP 3042804B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- side wall
- forming step
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、素子分離方法に関する
ものであり、特にその素子分離領域の縮小化に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device isolation method, and more particularly, to a reduction in the device isolation region.
【０００２】[0002]
【従来の技術】半導体装置の製造において、半導体基板
に複数の素子を形成した時に個々の素子を独立して制御
できるように初めの工程で素子分離が行われる。素子分
離が施された基板表面では、素子形成予定領域が素子分
離領域で取囲れた配置をとる。素子分離領域形成法とし
ては、ＬＯＣＯＳ（Local Oxidation of Silicon）法が
広くよく知られている。以下にＬＯＣＯＳ法を用いた素
子分離方法について説明する。2. Description of the Related Art In manufacturing a semiconductor device, when a plurality of elements are formed on a semiconductor substrate, element isolation is performed in an initial step so that each element can be controlled independently. On the surface of the substrate on which the element isolation has been performed, the area where the element is to be formed is surrounded by the element isolation area. The LOCOS (Local Oxidation of Silicon) method is widely and well known as an element isolation region forming method. Hereinafter, an element isolation method using the LOCOS method will be described.
【０００３】図４のＡからＣ及び図５にこの素子分離の
工程を示す為の半導体基板の断面図を示す。図４のＡに
示すように、準備されたＰ形シリコンウエーハ１を900
〜1000℃で熱酸化し、約0.1μｍのシリコン酸化膜２３
を形成し、次いでＣＶＤ法によりシリコン窒化膜（Ｓi3
Ｎ4）２５を約0.1μｍ形成する。FIGS. 4A to 4C and FIG. 5 are cross-sectional views of a semiconductor substrate for illustrating the element isolation process. As shown in FIG. 4A, the prepared P-type silicon wafer 1 is
Thermally oxidized at about 1000 ° C. to form a silicon oxide film 23 of about 0.1 μm
Is formed, and then a silicon nitride film (Si 3
N 4 ) 25 is formed to a thickness of about 0.1 μm.
【０００４】次に、図４のＢに示すように、シリコン窒
化膜２５の上面にレジストパタン２７を形成する。この
レジストパタン２７は、素子形成予定領域の位置を確定
する為のものである。形成されたレジストパタン２７を
マスクとしてシリコン窒化膜２５をエッチングする。さ
らに、レジストパタン２７をマスクとしてボロン（Ｂ
+）を打込む。なお、ボロンを打込むのは、以下の工程
で形成される素子分離領域による素子分離を確実なもの
とする為である。ここで、レジストパタン２７を形成す
る為には、写真技術を用いたリソグラフィという技術が
用いられるが、以下にリソグラフィを用いたパタン形成
方法について図６に基づいて説明する。[0006] Next, as shown in FIG. 4B, a resist pattern 27 is formed on the upper surface of the silicon nitride film 25. This resist pattern 27 is for determining the position of the region where the element is to be formed. The silicon nitride film 25 is etched using the formed resist pattern 27 as a mask. Further, using the resist pattern 27 as a mask, boron (B
+). Here, boron is implanted to ensure element isolation by element isolation regions formed in the following steps. Here, in order to form the resist pattern 27, a technique called lithography using a photographic technique is used. Hereinafter, a pattern forming method using lithography will be described with reference to FIG.
【０００５】図６のＡに示すように、基板上面に形成さ
れた加工すべき材料３５の上面にフォトレジストと呼ば
れる感光材料３７を全面に塗布する。次に、図６のＢに
示すようにそのフォトレジスト３７の上面に、材料３５
の除去したい部分をぬいた遮光パタン３９が描かれたガ
ラスマスク４１を重ね合わせた後、紫外線照射によって
焼き付けが行われる。これにより、材料３５には、露光
部分４３及び非露光部分４５が形成される。As shown in FIG. 6A, a photosensitive material 37 called a photoresist is applied to the entire surface of a material 35 to be processed formed on the upper surface of the substrate. Next, as shown in FIG. 6B, on the upper surface of the photoresist 37, a material 35 is formed.
After overlapping the glass mask 41 on which the light-shielding pattern 39 in which the portion to be removed is removed is drawn, baking is performed by irradiation with ultraviolet rays. Thus, an exposed portion 43 and a non-exposed portion 45 are formed on the material 35.
【０００６】このように露光されたウエーハを現像液に
付けると、図６Ｃに示すように露光部分４３のレジスト
だけが溶解して、非露光部分４５を残しつつ材料３５の
除去したい部分の表面だけが露出することになる。When the wafer thus exposed is applied to a developing solution, only the resist in the exposed portion 43 dissolves as shown in FIG. 6C, leaving only the surface of the portion of the material 35 to be removed while leaving the unexposed portion 45. Will be exposed.
【０００７】図４に戻って、レジストパタン２７をＯ2
プラズマ処理によって取り除いた後、このウエーハを10
00℃の水蒸気（Ｈ2０）雰囲気で約６〜７時間酸化する
ことによって基板上面のうちシリコン酸化膜２３が露出
した部分は、膜厚約１μｍのシリコン酸化膜２９に成長
する。なお、シリコン窒化膜２５は酸化材であるＨ2０
の拡散に対してバリアとなる為、シリコン窒化膜２５で
覆われている部分のシリコン酸化膜２３はほぼ成長せ
ず、シリコン酸化膜２１となる。しかしながら、この酸
化成長はシリコン基板内では各方向に進行するから、シ
リコン酸化膜２９はシリコン窒化膜２５に覆われた基板
部分にまで食込むように成長する。また、この時、図４
のＢの工程で打込まれたボロンイオンはシリコン酸化層
２９の下位に位置し、Ｐ-形ストップ層３１を形成する
（図４のＣ参照）。Returning to FIG. 4, the resist pattern 27 is changed to O 2
After removal by plasma treatment, the wafer
By oxidizing for about 6 to 7 hours in a water vapor (H 2 0) atmosphere at 00 ° C., a portion of the upper surface of the substrate where the silicon oxide film 23 is exposed grows into a silicon oxide film 29 having a thickness of about 1 μm. The silicon nitride film 25 is made of H 2 O
The silicon oxide film 23 in the portion covered with the silicon nitride film 25 hardly grows, and becomes a silicon oxide film 21 because it becomes a barrier against the diffusion of the silicon nitride film 25. However, since this oxidative growth proceeds in each direction in the silicon substrate, the silicon oxide film 29 grows so as to penetrate the substrate portion covered with the silicon nitride film 25. At this time, FIG.
Boron ions implanted in the step B are located below the silicon oxide layer 29 and form the P − type stop layer 31 (see FIG. 4C).
【０００８】最後に、残ったシリコン窒化膜２５及びシ
リコン酸化膜２１を順次除去する（図５参照）。Finally, the remaining silicon nitride film 25 and silicon oxide film 21 are sequentially removed (see FIG. 5).
【０００９】上記の様に、シリコン酸化膜２９により素
子分離領域を形成することによって、基板上面を、完全
に独立した制御を行うことの出来る複数の素子形成予定
領域３３に分割することが出来る。As described above, by forming the device isolation region by the silicon oxide film 29, the upper surface of the substrate can be divided into a plurality of device formation regions 33 which can be controlled completely independently.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、ＬＯＣ
ＯＳ法を用いた従来の素子分離方法には、次のような問
題点があった。SUMMARY OF THE INVENTION However, LOC
The conventional device isolation method using the OS method has the following problems.
【００１１】半導体産業の発展に伴う集積化の要望に応
えて、半導体装置における各種素子形成領域の集積化が
図られるようになった。この状況のもとで、半導体装置
の基板上面における素子形成領域と素子分離領域との面
積比は、素子形成領域の縮小化にともない１対１程度に
までになってきた。従って、さらなる半導体装置の集積
化を考える上で、素子形成領域の縮小化だけでなく素子
分離領域の縮小化を考えることが重要となってきた。In response to the demand for integration with the development of the semiconductor industry, integration of various element formation regions in a semiconductor device has been attempted. Under these circumstances, the area ratio between the element formation region and the element isolation region on the upper surface of the substrate of the semiconductor device has been reduced to about one to one with the reduction in the element formation region. Therefore, when considering further integration of a semiconductor device, it has become important to consider not only the reduction of the element formation region but also the reduction of the element isolation region.
【００１２】ところが、ＬＯＣＯＳ法を用いた従来の素
子分離では、以下に述べるような理由により素子分離領
域の縮小化には限界があった。However, in the conventional device isolation using the LOCOS method, there is a limit in reducing the device isolation region for the following reasons.
【００１３】基板上面に形成される素子分離領域の幅
は、レジストパタン２７の幅ｄ（図４のＢ参照）により
決定される。しかし、この幅ｄを小さくするには、精度
の問題から限界があり、0.5μｍ以下にすることは不可
能であった。The width of the element isolation region formed on the upper surface of the substrate is determined by the width d of the resist pattern 27 (see FIG. 4B). However, there is a limit in reducing the width d due to the problem of accuracy, and it is impossible to reduce the width d to 0.5 μm or less.
【００１４】本発明は、上記の問題点を解決し、素子分
離領域の縮小化を図ることが出来る素子分離方法を提供
することを目的とする。An object of the present invention is to solve the above-mentioned problems and to provide an element isolation method capable of reducing the element isolation region.
【００１５】[0015]
【課題を解決するための手段】請求項１に係る素子分離
方法は、半導体基板を複数の素子形成予定領域に分離す
る素子分離方法であって、前記半導体基板の上面に耐酸
化性を有する成膜を堆積させた後、成膜を選択的に除去
することにより成形される第一成膜を形成する第一成膜
形成工程と、前記成形された第一成膜の上面及び前記基
板上面の露出面に絶縁膜を堆積させる絶縁膜形成工程
と、前記成形された第一成膜の側面部に位置する前記絶
縁膜を素子分離用側壁として残して前記絶縁膜を除去す
る側壁成形工程と、前記側壁成形工程により露出した前
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ耐酸化性を有する第二成膜を堆積させる第二成膜形成
工程と、第一成膜形成工程により形成された第一成膜及
び第二成膜形成工程により形成された第二成膜とを残し
て素子分離用側壁を除去し、基板上面を露出させる側壁
除去工程と、前記側壁除去工程により露出した前記基板
上面を酸化することによって酸化層を形成し、複数の素
子形成予定領域に分離する酸化層形成工程とを備えたこ
とを特徴としている。According to a first aspect of the present invention, there is provided an element isolation method for isolating a semiconductor substrate into a plurality of element formation regions, wherein the upper surface of the semiconductor substrate has oxidation resistance. After depositing the film, a first film formation forming step of forming a first film formed by selectively removing the film, and the upper surface of the formed first film and the upper surface of the substrate An insulating film forming step of depositing an insulating film on the exposed surface, and a sidewall forming step of removing the insulating film while leaving the insulating film located on the side surface of the formed first film as an element isolation side wall, A second film forming step of depositing a second film having oxidation resistance on the upper surface of the substrate exposed in the side wall forming step while exposing a part of the element isolation side wall; and a first film forming step Film forming process and second film forming process Forming an oxide layer by removing the element isolation side wall while leaving the second film formed, and exposing the upper surface of the substrate exposed in the side wall removal step, and exposing the upper surface of the substrate. And an oxide layer forming step of separating into a plurality of element formation planned regions.
【００１６】請求項２に係る素子分離方法は、半導体基
板を複数の素子形成予定領域に分離する素子分離方法で
あって、前記半導体基板の上面に酸化膜を形成する酸化
膜形成工程と、前記酸化膜の上面に耐酸化性を有する成
膜を堆積させた後、成膜を選択的に除去することにより
成形される第一成膜を形成する第一成膜形成工程と、前
記成形された第一成膜の上面及び前記酸化膜の露出面に
絶縁膜を堆積させる絶縁膜形成工程と、前記成形された
第一成膜の側面部に位置する前記絶縁膜を素子分離用側
壁として残して前記絶縁膜を除去する側壁成形工程と、
前記側壁成形工程により露出した前記酸化膜上面に、前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させる第二成膜形成工程と、第一成膜
形成工程により形成された第一成膜及び第二成膜形成工
程により形成された第二成膜とを残して素子分離用側壁
を除去し、基板上面を露出させる側壁除去工程と、前記
側壁除去工程により露出した前記基板上面を酸化するこ
とによって酸化層を形成し、複数の素子形成予定領域に
分離する酸化層形成工程とを備えたことを特徴としてい
る。An element isolation method according to a second aspect of the present invention is an element isolation method for isolating a semiconductor substrate into a plurality of element formation planned regions, wherein an oxide film forming step of forming an oxide film on an upper surface of the semiconductor substrate; A first film forming step of forming a first film formed by selectively removing the film after depositing a film having oxidation resistance on the upper surface of the oxide film; and An insulating film forming step of depositing an insulating film on the upper surface of the first film and the exposed surface of the oxide film, and leaving the insulating film located on the side surface of the formed first film as an element isolation side wall; A sidewall forming step of removing the insulating film;
A second film forming step of depositing a second film having oxidation resistance on the upper surface of the oxide film exposed in the side wall forming step while exposing a part of the element isolation side wall; Removing the element isolation side wall while leaving the first film formed by the step and the second film formed by the second film formation step, and exposing the upper surface of the substrate; Forming an oxide layer by oxidizing the upper surface of the substrate exposed by the method, and separating the oxide layer into a plurality of element formation planned regions.
【００１７】請求項３に係る素子分離方法は、前記絶縁
膜に選択性のあるエッチング用溶液に対して非選択性で
ある前記耐酸化性を有する成膜を用いるとともに、前記
側壁形成工程における除去方法として異方性エッチング
を用いること、前記第二成膜形成工程により形成される
耐酸化性膜の形成方法として前記基板全面に一旦耐酸化
性膜を堆積させた後にエッチングによって素子分離用側
壁の一部を露出させること、前記側壁除去工程における
除去方法として前記絶縁膜に選択性のあるエッチング用
溶液によるエッチングを用いること、を備えたことを特
徴としている。請求項４に係る半導体装置は、半導体基
板の上面に耐酸化性を有する成膜を堆積させた後、成膜
を選択的に除去することにより成形される第一成膜を形
成し、前記成形された第一成膜の上面及び前記基板上面
の露出面に絶縁膜を堆積させ、前記成形された第一成膜
の側面部に位置する前記絶縁膜を素子分離用側壁として
残して前記絶縁膜を除去し、露出した前記基板上面に前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させ、第一成膜及び第二成膜とを残し
て前記素子分離用側壁を除去し基板上面を露出させ、露
出した前記基板上面を酸化することによって酸化層を形
成し複数の素子形成予定領域に分離することを特徴とし
ている。According to a third aspect of the present invention, in the element isolation method, the oxidation-resistant film which is non-selective to the etching solution having a selectivity for the insulating film is used, and the film is removed in the side wall forming step. Anisotropic etching is used as a method, and as a method of forming an oxidation-resistant film formed in the second film formation step, an oxidation-resistant film is once deposited on the entire surface of the substrate and then etched to form a sidewall for element isolation. The method is characterized in that a part of the insulating film is exposed and etching with a selective etching solution is used for the insulating film as a removing method in the side wall removing step. 5. The semiconductor device according to claim 4, wherein a first film formed by depositing a film having oxidation resistance on the upper surface of the semiconductor substrate is formed by selectively removing the film, and forming the first film. Depositing an insulating film on the upper surface of the formed first film and the exposed surface of the upper surface of the substrate, and leaving the insulating film located on the side surface of the formed first film as an element isolation side wall; Is removed, and a second film having oxidation resistance is deposited on the exposed upper surface of the substrate while exposing a part of the device isolation side wall, and the first film and the second film are left, and the device is removed. The separation sidewall is removed to expose the upper surface of the substrate, and the exposed upper surface of the substrate is oxidized to form an oxide layer, thereby separating the substrate into a plurality of element formation regions.
【００１８】[0018]
【作用】請求項１及び請求項４に係る素子分離方法及び
半導体装置では、耐酸化性を有する前記第一成膜を形成
した後に、前記絶縁膜形成工程によって前記第一成膜の
上面及び前記基板上面の露出面に一旦絶縁膜を堆積さ
せ、次の前記側壁形成工程によって前記絶縁膜を選択的
に除去し、第一成膜の側面部に位置する部分の絶縁膜を
素子分離用側壁として残すようにしている。この素子分
離用側壁の幅は、堆積された絶縁膜の膜厚により調整す
ることが出来る。In the device isolation method and the semiconductor device according to claim 1 and claim 4, after forming the first film having oxidation resistance, the upper surface of the first film and the semiconductor film are formed by the insulating film forming step. An insulating film is temporarily deposited on the exposed surface of the upper surface of the substrate, and the insulating film is selectively removed by the next side wall forming step, and the insulating film in a portion located on the side surface of the first film is used as an element isolation side wall. I try to leave. The width of the element isolation side wall can be adjusted by the thickness of the deposited insulating film.
【００１９】次に、前記側壁成形工程により露出した前
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ第二成膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口部を形成するとともに前記開口部以外の
基板上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。Next, after forming a second film on the upper surface of the substrate exposed in the side wall forming step while exposing a part of the element isolation side wall, the element isolation side wall is removed. Thus, an opening having the same width as the element isolation side wall can be formed on the upper surface of the substrate, and the upper surface of the substrate other than the opening can be covered with the first and second oxidation-resistant films.
【００２０】次に、前記酸化層形成工程により酸化する
ことによって、前記開口部の幅に応じた素子分離領域を
前記基板上面に形成することが出来る。Next, by oxidizing in the oxide layer forming step, an element isolation region corresponding to the width of the opening can be formed on the upper surface of the substrate.
【００２１】請求項２に係る素子分離方法では、前記酸
化膜形成工程により形成された酸化膜は、素子分離工程
の間基板領域を保護する。According to the second aspect of the present invention, the oxide film formed in the oxide film forming step protects a substrate region during the element separating step.
【００２２】また、耐酸化性を有する前記第一成膜を形
成した後に、前記絶縁膜形成工程によって前記第一成膜
の上面及び前記酸化膜の露出面に一旦絶縁膜を堆積さ
せ、次の前記側壁形成工程によって前記絶縁膜を選択的
に除去し、第一成膜の側面部に位置する部分の絶縁膜を
素子分離用側壁として残すようにしている。この素子分
離用側壁の幅は、堆積された絶縁膜の膜厚により調整す
ることが出来る。After the first film having oxidation resistance is formed, an insulating film is temporarily deposited on the upper surface of the first film and the exposed surface of the oxide film by the insulating film forming step. The insulating film is selectively removed by the side wall forming step, and a portion of the insulating film located on the side surface of the first film is left as a side wall for element isolation. The width of the element isolation side wall can be adjusted by the thickness of the deposited insulating film.
【００２３】次に、前記側壁成形工程により露出した前
記酸化膜に、前記素子分離用側壁の一部を露出させつつ
第二成膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口部を形成するとともに前記開口部以外の
基板上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。Next, after forming a second film on the oxide film exposed in the side wall forming step while exposing a part of the element isolation side wall, the element isolation side wall is removed. Thus, an opening having the same width as the element isolation side wall can be formed on the upper surface of the substrate, and the upper surface of the substrate other than the opening can be covered with the first and second oxidation-resistant films.
【００２４】次に、前記酸化層形成工程により酸化する
ことによって、前記開口部の幅に応じた素子分離領域を
前記基板上面に形成することが出来る。Next, by oxidizing in the oxide layer forming step, an element isolation region corresponding to the width of the opening can be formed on the upper surface of the substrate.
【００２５】請求項３に係る素子分離方法では、前記絶
縁膜に選択性のあるエッチング用溶液に対して非選択性
である耐酸化性を有する成膜を用いて前記側壁形成工程
及び前記側壁除去工程の除去方法として一般的な方法で
あるエッチングを用いることにより製造工程を容易とす
ることが出来る。According to a third aspect of the present invention, in the device isolation method, the side wall forming step and the side wall removal are performed by using a film having oxidation resistance which is non-selective to an etching solution having selectivity for the insulating film. The manufacturing process can be facilitated by using etching, which is a general method, as a method of removing the process.
【００２６】また、前記第二成膜形成工程において前記
素子分離用側壁の一部を露出させる為に一般的な方法で
あるエッチングを用いることにより製造工程を容易とす
ることが出来る。In the second film formation step, the manufacturing process can be simplified by using etching, which is a general method, to expose a part of the element isolation side wall.
【００２７】さらに、前記側壁形成工程における除去方
法として異方性エッチングを用いることにより、前記絶
縁膜を垂直方向に均等に除去することが出来る。従っ
て、前記形成された絶縁膜の膜厚により、素子分離用側
壁の幅を調整することが出来る。Further, by using anisotropic etching as a removing method in the side wall forming step, the insulating film can be uniformly removed in the vertical direction. Therefore, the width of the element isolation side wall can be adjusted by the thickness of the formed insulating film.
【００２８】[0028]
【実施例】本発明に係る素子分離方法を用いた素子分離
の一実施例について説明する。図１のＡからＣ、図２の
ＡからＣ、図３のＡからＣは、上記一実施例の製造工程
を示す為の断面構成略図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of element isolation using the element isolation method according to the present invention will be described. 1A to 1C, 2A to 2C, and 3A to 3C are schematic cross-sectional views showing the manufacturing process of the above-described embodiment.
【００２９】図１のＡに示すように、半導体基板として
準備されたシリコンウエーハ１を900〜1000℃で熱酸化
し、約0.1μｍの酸化膜であるシリコン酸化膜３を形成
する。次に、図１のＢに示すようにシリコン酸化膜３上
面全面に減圧ＣＶＤ（ＬＰ−ＣＶＤ）法より耐酸化性を
有する成膜である減圧シリコン窒化（ＳｉＮ）膜を300
ｎｍ堆積させた後、レジストパターン７をマスクとして
用いることによりシリコン窒化膜をエッチングし、第一
成膜となる減圧シリコン窒化成膜９に成形する。次に、
図１のＣに示すようにレジスト７を除去した後、ＣＶＤ
法により絶縁膜であるシリコン酸化膜１１を300ｎｍ程
度堆積させる。次に、図２のＡに示すようにシリコン酸
化膜１１に対して異方性である反応性イオンエッチング
（ＲＩＥ）によりエッチバックを行い、シリコン窒化成
膜９の側面に幅ｒが約0.1μｍである素子分離用側壁１
３を形成する。なお、素子分離用側壁１３の幅ｒは、シ
リコン酸化膜１１の膜厚により決定され、その膜厚に比
例する。また、シリコン酸化膜１１の膜厚は正確に制御
できる。従って、素子分離用側壁１３の幅ｒは正確に制
御することが出来る。As shown in FIG. 1A, a silicon wafer 1 prepared as a semiconductor substrate is thermally oxidized at 900 to 1000 ° C. to form a silicon oxide film 3 of about 0.1 μm. Next, as shown in FIG. 1B, a low-pressure silicon nitride (SiN) film, which is a film having oxidation resistance by a low-pressure CVD (LP-CVD) method, is formed on the entire upper surface of the silicon oxide film 3 by 300.
After depositing nm, the silicon nitride film is etched by using the resist pattern 7 as a mask to form a low-pressure silicon nitride film 9 to be the first film. next,
After removing the resist 7 as shown in FIG.
A silicon oxide film 11 as an insulating film is deposited to a thickness of about 300 nm by a method. Next, as shown in FIG. 2A, the silicon oxide film 11 is etched back by reactive ion etching (RIE) which is anisotropic, and the width r of the silicon nitride film 9 is about 0.1 μm on the side surface. Element isolation side wall 1
Form 3 The width r of the isolation sidewall 13 is determined by the thickness of the silicon oxide film 11, and is proportional to the thickness. Further, the thickness of the silicon oxide film 11 can be accurately controlled. Therefore, the width r of the isolation sidewall 13 can be accurately controlled.
【００３０】次に、図２のＢに示すように減圧ＣＶＤ
（ＬＰ−ＣＶＤ）法により耐酸化性を有する成膜である
シリコン窒化（ＳｉＮ）膜１５を250ｎｍ堆積させる。
次に、図２のＣに示すように高温（約150℃）のリン酸
によりエッチングを行うことにより、素子分離用側壁１
３の上部１４を露出させる。この様に、一旦基板全面に
シリコン酸化膜１５を堆積させた後エッチングすること
により、素子分離用側壁１３の一部を露出させつつシリ
コン酸化膜３の露出面に第二成膜であるシリコン窒化膜
１６を形成することが出来る。Next, as shown in FIG.
A silicon nitride (SiN) film 15 which is a film having oxidation resistance is deposited to a thickness of 250 nm by an (LP-CVD) method.
Next, as shown in FIG. 2C, etching is performed with phosphoric acid at a high temperature (about 150 ° C.) to thereby form the side wall 1 for element isolation.
The upper part 14 of 3 is exposed. As described above, the silicon oxide film 15 is once deposited on the entire surface of the substrate and then etched to expose a part of the side wall 13 for element isolation, thereby forming a second silicon nitride film on the exposed surface of the silicon oxide film 3. The film 16 can be formed.
【００３１】次に、図３のＡに示すようにシリコン酸化
膜である素子分離用側壁１３をＨＦ溶液を用いたエッチ
ングにより除去する。この様にして、図３のＡからもわ
かるように表面に酸化膜が施された基板上面に従来より
幅の小さい開口部５をもったシリコン窒化膜９、１６を
形成することが出来る。なお、この後、素子分離が不十
分にならないようにストッパーとしてのＢ（ボロン）の
打込み・拡散をする場合もある。Next, as shown in FIG. 3A, the element isolation side wall 13 which is a silicon oxide film is removed by etching using an HF solution. In this manner, as can be seen from FIG. 3A, the silicon nitride films 9 and 16 having the openings 5 having a smaller width than the conventional one can be formed on the upper surface of the substrate having the oxide film formed on the surface. After that, B (boron) as a stopper may be implanted or diffused so that the element isolation is not insufficient.
【００３２】次に、図３のＢに示すように熱酸化（950
℃で100分）により、素子分離領域としてシリコン酸化
層１７を成長させる。なお、シリコン窒化膜９、１６は
耐酸化性を有する為、開口部５において素子分離領域が
形成される。Next, as shown in FIG. 3B, thermal oxidation (950
(100 ° C. for 100 minutes) to grow the silicon oxide layer 17 as an element isolation region. Since the silicon nitride films 9 and 16 have oxidation resistance, an element isolation region is formed in the opening 5.
【００３３】最後に、図３のＣに示すようにＣＤＥ（Ch
emical Dry Etching）法によりシリコン窒化膜９、１６
を除去し、さらにシリコン酸化膜３を除去する。Finally, as shown in FIG. 3C, the CDE (Ch
silicon nitride films 9, 16 by emical dry etching) method.
Is removed, and the silicon oxide film 3 is further removed.
【００３４】この様にして形成された素子分離領域の幅
Ｗは、素子分離用側壁１３の幅ｒによって決定される。
そして幅ｒはシリコン酸化膜１１の膜厚により正確に制
御することが出来る。従って、素子分離領域の縮小化を
図ることが出来る。The width W of the element isolation region formed in this manner is determined by the width r of the element isolation side wall 13.
The width r can be accurately controlled by the thickness of the silicon oxide film 11. Therefore, the size of the element isolation region can be reduced.
【００３５】なお、上記実施例では、初めにシリコン酸
化膜３を設けている。これにより、素子分離工程の間シ
リコン基板領域を保護することが出来る。In the above embodiment, the silicon oxide film 3 is provided first. Thereby, the silicon substrate region can be protected during the element isolation process.
【００３６】また、上記実施例では、耐酸化性を有する
成膜としてシリコン窒化（ＳｉＮ）膜を用いているが、
耐酸化性を有する成膜であれば他のものを用いてもよ
い。In the above embodiment, a silicon nitride (SiN) film is used as a film having oxidation resistance.
Any other film may be used as long as the film has oxidation resistance.
【００３７】また、上記実施例では、前記絶縁膜として
シリコン酸化膜を用いているが、耐酸化性を有する成膜
と選択的にエッチング出来る膜なら他のものを用いても
よい。In the above embodiment, a silicon oxide film is used as the insulating film. However, any other film may be used as long as the film has oxidation resistance and can be selectively etched.
【００３８】また、上記実施例では、前記絶縁膜１１に
選択性のあるエッチング用溶液に対して非選択性である
シリコン窒化成膜９、１６を用いるとともに、素子形成
用側壁１３を除去する方法として前記絶縁膜１１に選択
性のあるエッチング用溶液によるエッチングを用いてい
る。しかし、第一成膜９及び第二成膜１６とを残して素
子分離用側壁１３を除去することが出来る方法ならば他
の方法を用いてもよい。In the above embodiment, the method of using the silicon nitride films 9 and 16 which are non-selective with respect to the etching solution having the selectivity for the insulating film 11 and removing the element-forming side walls 13 is employed. The etching using an etching solution having selectivity for the insulating film 11 is used. However, another method may be used as long as the element isolation side wall 13 can be removed while leaving the first film 9 and the second film 16.
【００３９】[0039]
【発明の効果】請求項１及び請求項４に係る素子分離方
法及び半導体装置では、基板上面に容易に幅を調整する
ことの出来る前記素子分離用側壁を形成するとともに前
記素子分離用側壁以外の基板上面を耐酸化性を有する第
一成膜及び第二成膜で覆うことが出来る。よって、次に
酸化することにより前記開口部の幅に応じた幅を有する
素子分離領域を前記基板上面に形成することが出来る。According to the element isolation method and the semiconductor device according to the first and fourth aspects, the element isolation side wall whose width can be easily adjusted is formed on the upper surface of the substrate, and the element isolation side wall other than the element isolation side wall is formed. The upper surface of the substrate can be covered with the first film and the second film having oxidation resistance. Therefore, an element isolation region having a width corresponding to the width of the opening can be formed on the upper surface of the substrate by the subsequent oxidation.
【００４０】従って、従来より縮小された素子分離領域
を形成することが出来る。Therefore, it is possible to form a device isolation region which is smaller than the conventional device.
【００４１】請求項２に係る素子分離方法では、前記酸
化膜形成工程によって形成された酸化膜により、素子分
離の工程の間基板領域を保護する。また、前記酸化膜上
面に容易に幅を調整することの出来る前記素子分離用側
壁を形成するとともに前記素子分離用側壁以外の前記酸
化膜上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。よって、次に酸化することにより前記
開口部の幅に応じた幅を有する素子分離領域を前記基板
上面に形成することが出来る。In the device isolation method according to the second aspect, the substrate region is protected during the device isolation process by the oxide film formed in the oxide film forming process. In addition, the device isolation side wall whose width can be easily adjusted is formed on the oxide film upper surface, and the upper surface of the oxide film other than the device isolation side wall is formed by oxidation-resistant first film formation and second film formation. Can be covered with a membrane. Therefore, an element isolation region having a width corresponding to the width of the opening can be formed on the upper surface of the substrate by the subsequent oxidation.
【００４２】従って、従来より縮小された素子分離領域
を形成することが出来る。Accordingly, it is possible to form a device isolation region which is smaller than the conventional device.
【００４３】請求項３に係る素子分離方法では、前記絶
縁膜に選択性のあるエッチング用溶液に対して非選択性
である前記耐酸化性を有する成膜を用いて、前記側壁形
成工程及び前記側壁除去工程の除去方法として一般的な
方法であるエッチングを用いている。また、前記第二成
膜形成工程においても前記素子分離用側壁の一部を露出
させる為に一般的な方法であるエッチングを用いてい
る。よって、製造工程を容易とすることが出来る。According to a third aspect of the present invention, in the element isolation method, the side wall forming step and the side wall forming step are performed by using the oxidation-resistant film which is non-selective to an etching solution having a selectivity for the insulating film. Etching, which is a general method, is used as a removing method in the side wall removing step. Also, in the second film formation step, etching, which is a general method, is used to expose a part of the element isolation side wall. Therefore, the manufacturing process can be facilitated.
【００４４】従って、素子分離領域の縮小化を図ること
の出来る素子分離方法を容易に実施できる。Accordingly, it is possible to easily implement an element isolation method capable of reducing the element isolation region.
【００４５】また、前記側壁形成工程における除去方法
として異方性エッチングを用いることによって、前記形
成された絶縁膜の膜厚による素子分離用側壁の幅の調整
が可能となる。Further, by using anisotropic etching as a removing method in the side wall forming step, it is possible to adjust the width of the element isolation side wall according to the thickness of the formed insulating film.
【００４６】従って、前記耐酸化性を有する成膜に従来
より幅の小さい開口部を容易に形成できる。Therefore, an opening having a smaller width than the conventional one can be easily formed in the oxidation-resistant film.
【図１】本発明の一実施例による素子分離方法を示す為
の製造工程図である。FIG. 1 is a manufacturing process diagram for illustrating a device isolation method according to an embodiment of the present invention.
【図２】本発明の一実施例による素子分離方法を示す為
の製造工程図である。FIG. 2 is a manufacturing process diagram showing a device isolation method according to an embodiment of the present invention.
【図３】本発明の一実施例による素子分離方法を示す為
の製造工程図である。FIG. 3 is a manufacturing process diagram for illustrating an element isolation method according to an embodiment of the present invention.
【図４】従来の素子分離方法を示す為の製造工程図であ
る。FIG. 4 is a manufacturing process diagram showing a conventional element isolation method.
【図５】従来の素子分離方法を示す為の製造工程図であ
る。FIG. 5 is a manufacturing process diagram showing a conventional element isolation method.
【図６】リソグラフィ技術を説明する為の図である。FIG. 6 is a diagram for explaining a lithography technique.
１・・・Ｐ形シリコンウエーハ ３・・・シリコン酸化膜 ９・・・シリコン窒化膜 11・・・シリコン酸化膜 13・・・素子分離用側壁 16・・・シリコン窒化膜 17・・・シリコン酸化膜 19・・・素子形成予定領域 DESCRIPTION OF SYMBOLS 1 ... P-type silicon wafer 3 ... Silicon oxide film 9 ... Silicon nitride film 11 ... Silicon oxide film 13 ... Side wall for element isolation 16 ... Silicon nitride film 17 ... Silicon oxide Film 19: Device formation area
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/316 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/76 H01L 21/316
Claims (4)
離する素子分離方法であって、 前記半導体基板の上面に耐酸化性を有する成膜を堆積さ
せた後、成膜を選択的に除去することにより成形される
第一成膜を形成する第一成膜形成工程と、 前記成形された第一成膜の上面及び前記基板上面の露出
面に絶縁膜を堆積させる絶縁膜形成工程と、 前記成形された第一成膜の側面部に位置する前記絶縁膜
を素子分離用側壁として残して前記絶縁膜を除去する側
壁成形工程と、 前記側壁成形工程により露出した前記基板上面に、前記
素子分離用側壁の一部を露出させつつ耐酸化性を有する
第二成膜を堆積させる第二成膜形成工程と、 第一成膜形成工程により形成された第一成膜及び第二成
膜形成工程により形成された第二成膜とを残して素子分
離用側壁を除去し、基板上面を露出させる側壁除去工程
と、 前記側壁除去工程により露出した前記基板上面を酸化す
ることによって酸化層を形成し、複数の素子形成予定領
域に分離する酸化層形成工程と、 を備えたことを特徴とする素子分離方法。1. An element isolation method for isolating a semiconductor substrate into a plurality of element formation planned regions, wherein an oxidation-resistant film is deposited on an upper surface of the semiconductor substrate, and the film is selectively removed. A first film forming step of forming a first film formed by performing, an insulating film forming step of depositing an insulating film on an exposed surface of the upper surface of the formed first film and the upper surface of the substrate, A side wall forming step of removing the insulating film while leaving the insulating film located on a side surface of the formed first film formation as a side wall for element isolation; and forming the element on the upper surface of the substrate exposed by the side wall forming step. A second film formation step of depositing a second film having oxidation resistance while exposing a part of the separation side wall; and a first film formation and a second film formation formed by the first film formation step Separation of elements while leaving the second film formed by the process Removing a sidewall and exposing a top surface of the substrate; and an oxide layer forming step of oxidizing the top surface of the substrate exposed in the sidewall removal process to form an oxide layer and separating it into a plurality of element formation planned regions. A device isolation method, comprising:
離する素子分離方法であって、 前記半導体基板の上面に酸化膜を形成する酸化膜形成工
程と、 前記酸化膜の上面に耐酸化性を有する成膜を堆積させた
後、成膜を選択的に除去することにより成形される第一
成膜を形成する第一成膜形成工程と、 前記成形された第一成膜の上面及び前記酸化膜の露出面
に絶縁膜を堆積させる絶縁膜形成工程と、 前記成形された第一成膜の側面部に位置する前記絶縁膜
を素子分離用側壁として残して前記絶縁膜を除去する側
壁成形工程と、 前記側壁成形工程により露出した前記酸化膜上面に、前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させる第二成膜形成工程と、 第一成膜形成工程により形成された第一成膜及び第二成
膜形成工程により形成された第二成膜とを残して素子分
離用側壁を除去し、基板上面を露出させる側壁除去工程
と、 前記側壁除去工程により露出した前記基板上面を酸化す
ることによって酸化層を形成し、複数の素子形成予定領
域に分離する酸化層形成工程と、 を備えたを特徴とする素子分離方法。2. An element isolation method for isolating a semiconductor substrate into a plurality of element formation regions, comprising: an oxide film forming step of forming an oxide film on an upper surface of the semiconductor substrate; After depositing a film having a first film forming step of forming a first film formed by selectively removing the film, and forming an upper surface of the first film formed and An insulating film forming step of depositing an insulating film on an exposed surface of the oxide film; and a side wall forming step of removing the insulating film while leaving the insulating film located on a side surface of the formed first film as an element isolation side wall. A second film forming step of depositing a second film having oxidation resistance on the upper surface of the oxide film exposed by the side wall forming step while exposing a part of the element isolation side wall; The first film and the second film formed by the film forming process Removing a sidewall for element isolation while leaving the second film formed in the forming step, exposing a top surface of the substrate; and oxidizing the top surface of the substrate exposed in the sidewall removal step to form an oxide layer. An oxide layer forming step of forming an oxide layer to be separated into a plurality of element formation planned regions.
いて、 前記絶縁膜に選択性のあるエッチング用溶液に対して非
選択性である前記耐酸化性を有する成膜を用いるととも
に、 前記側壁形成工程における除去方法として異方性エッチ
ングを用いること、 前記第二成膜形成工程により形成される耐酸化性膜の形
成方法として、前記基板全面に一旦耐酸化性膜を堆積さ
せた後にエッチングによって素子分離用側壁の一部を露
出させること、 前記側壁除去工程における除去方法として、前記絶縁膜
に選択性のあるエッチング用溶液によるエッチングを用
いること、 を特徴とする素子分離方法。3. The device isolation method according to claim 1, wherein the oxidation-resistant film which is non-selective with respect to an etching solution having a selectivity for the insulating film is used. Anisotropic etching is used as a removing method in the side wall forming step. As an oxidation resistant film forming method formed in the second film forming step, etching is performed after temporarily depositing an oxidation resistant film on the entire surface of the substrate. Exposing a part of the side wall for element isolation by using an etching solution having a selectivity to the insulating film as a removing method in the side wall removing step.
を堆積させた後、成膜を選択的に除去することにより成
形される第一成膜を形成し、 前記成形された第一成膜の上面及び前記基板上面の露出
面に絶縁膜を堆積させ、 前記成形された第一成膜の側面部に位置する前記絶縁膜
を素子分離用側壁として残して前記絶縁膜を除去し、 露出した前記基板上面に、前記素子分離用側壁の一部を
露出させつつ耐酸化性を有する第二成膜を堆積させ、 第一成膜及び第二成膜とを残して前記素子分離用側壁を
除去し、基板上面を露出させ、 露出した前記基板上面を酸化することによって酸化層を
形成し、複数の素子形成予定領域に分離することにより
製造された半導体装置。4. A first film formed by depositing a film having oxidation resistance on the upper surface of the semiconductor substrate, and selectively removing the film to form a first film formed by the first method. Depositing an insulating film on the upper surface of the film and the exposed surface of the upper surface of the substrate, removing the insulating film while leaving the insulating film located on the side surface of the formed first film as an element isolation side wall, On the exposed upper surface of the substrate, a second film having oxidation resistance is deposited while exposing a part of the device isolation sidewall, and the device isolation sidewall is left except for the first film and the second film. A semiconductor device manufactured by removing an upper surface of the substrate, exposing the upper surface of the substrate, oxidizing the exposed upper surface of the substrate to form an oxide layer, and separating the oxidized layer into a plurality of element formation planned regions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133623A JP3042804B2 (en) | 1992-05-26 | 1992-05-26 | Element isolation method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133623A JP3042804B2 (en) | 1992-05-26 | 1992-05-26 | Element isolation method and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766277A JPH0766277A (en) | 1995-03-10 |
| JP3042804B2 true JP3042804B2 (en) | 2000-05-22 |
Family
ID=15109151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133623A Expired - Lifetime JP3042804B2 (en) | 1992-05-26 | 1992-05-26 | Element isolation method and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042804B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053410A (en) * | 1995-12-22 | 1997-07-31 | 김주용 | Device Separation Method of Semiconductor Device |
-
1992
- 1992-05-26 JP JP4133623A patent/JP3042804B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766277A (en) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (en) | ||
| US4398964A (en) | Method of forming ion implants self-aligned with a cut | |
| JPS6174350A (en) | Manufacture of semiconductor device | |
| JP3042804B2 (en) | Element isolation method and semiconductor device | |
| US4729816A (en) | Isolation formation process with active area protection | |
| JPH0555361A (en) | Semiconductor device and manufacture thereof | |
| JPS6242382B2 (en) | ||
| JP2788889B2 (en) | Separation forming method in semiconductor device | |
| JPH0613459A (en) | Element isolating method and semiconductor device | |
| JP3331798B2 (en) | Method for forming isolation region of impurity layer | |
| KR0161727B1 (en) | Element isolation method of semiconductor device | |
| KR0135068B1 (en) | Method of forming active well on the semiconductor device | |
| JPH02142117A (en) | Manufacture of semiconductor integrated circuit | |
| KR960014450B1 (en) | Method of isolation of a semiconductor device | |
| KR0141106B1 (en) | Semiconductor device and making method thereof | |
| JPS59177940A (en) | Manufacture of element isolation region | |
| JPH04267336A (en) | Manufacture of semiconductor device | |
| JPS59177941A (en) | Manufacture of element isolation region | |
| JPS60240131A (en) | Manufacture of semiconductor device | |
| JPH0547921A (en) | Manufacture of semiconductor device | |
| JPH0117256B2 (en) | ||
| JPH0389532A (en) | Manufacture of semiconductor device | |
| KR0148611B1 (en) | Formation method of element isolation layer for semiconductor devices | |
| JPH06163683A (en) | Manufacture of semiconductor integrated circuit | |
| KR980006043A (en) | Device isolation oxide film formation method of semiconductor device |