KR0140949B1 - 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 - Google Patents

반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치

Info

Publication number
KR0140949B1
KR0140949B1 KR1019940031863A KR19940031863A KR0140949B1 KR 0140949 B1 KR0140949 B1 KR 0140949B1 KR 1019940031863 A KR1019940031863 A KR 1019940031863A KR 19940031863 A KR19940031863 A KR 19940031863A KR 0140949 B1 KR0140949 B1 KR 0140949B1
Authority
KR
South Korea
Prior art keywords
pad
bipolar transistor
resistor
dummy bipolar
dummy
Prior art date
Application number
KR1019940031863A
Other languages
English (en)
Other versions
KR950015756A (ko
Inventor
마사까즈 구리스
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950015756A publication Critical patent/KR950015756A/ko
Application granted granted Critical
Publication of KR0140949B1 publication Critical patent/KR0140949B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/12—Measuring rate of change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2614—Circuits therefor for testing bipolar transistors for measuring gain factor thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

반도체 장치에 있어서, 제 1 저항기 ( R1) 는 더미 바이폴라 트랜지스터의 베이스와 콜렉터 사이에 연결되고, 제 2 저항기 ( R2) 는 더미 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결되고, 제 3 저항기 ( R3) 는 더미 바이폴라 트랜지스터의 콜렉터에 연결된다. 제 1 패드( P1) 와 제 2 패드( P2)는 각각 더미 바이폴라 트랜지스터위 베이스와 에미터에 연결되고, 제 3 패드( P3) 는 제 3 저항에 연결되고, 제 4 패드( P4)는 더미 바이폴라 트랜지스터의 콜렉터에 연결된다.

Description

반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치
제 1 도는 제 1 종래기술 더미 바이폴라 트랜지스터회로를 설명하는 회로도.
제 2 도는 제 2 종래기술 더미 바이폴라 트랜지스터회로를 설명하는 회로도.
제 3 도는 본 발명의 더미 바이폴라 트랜지스터회로의 실시예를 설명하는 회로도.
제 4 도는 제 3 도에서의 저항기의 일예를 나타내는 회로도.
제 5 도는 제 3 도의 더미 바이폴라 트랜지스터를 병합하는 반도체 장치의 회로도.
제 6 도는 제 3도의 더미 바이폴라 트랜지스터를 병합하는 또 다른 반도체 장치의 회로도.
본 발명은 반도체 장치에 관한 것으로, 특히, 전류 증폭율 ß를 매우 정확히 측정할 수 있는 반도체 기판에 형성된 바이폴라 트랜지스터에 관한 것이다.
바이폴라 트랜지스터를 포함하여 반도체 장치에 있어서, 전류 증폭율 ß는 제조 공정에서 초래되는 파라미터이다. 즉, 제조 공정이 정확하게 수행되었을 경우에도, 전류 증폭율 ß 는 크게 변동한다. 예를 들면, 전류 증폭율 ß는 자주 목표값의 두배까지 증가되거나 절반정도까지 감소될 수 있다.
따라서, 웨이퍼 테스트 단계에서, 전류 증폭율 ß 의 측정은 하나 이상의 더미 바이폴라 트랜지스터에 대하여 수행된다. 결과적으로, 만약 측정된 전류 증폭율 ß 가 적정 범위에서 벗어나면, 전체 웨이퍼는 결함이 있는 것으로 결정되고 지워지게된다. 이러한 관점에서, 더미 바이폴라 트랜지스터의 전류 증폭율을 정확하게 측정하는 것은 중요하다.
제 1 종래기술 더미 바이폴라 트랜지스터회로에 있어서, 더미 바이폴라 트랜지스터 각각의 베이스, 에미터, 콜렉터에 대하여 세 개의 패드가 제공되었다.
다음에, 패드에 프로우브를 접속시켜서 베이스와 콜렉터에 베이스 전압 V1과 전원 전압 Vcc 가 각각 인가된다. 따라서, 베이스 전류 IB와 콜렉터 전류 IC가 선택되어 전류 증폭율 ß 는
로 계산된다. 이에 대하여는 후술한다.
그러나. 제 1 더미 바이폴라 트랜지스터 회로에서, 콜렉터 전류 IC는 베이스 전압 V1에 대하여 지수적으로 종속되어있으므로, 베이스 전압 V1은 외부 필요에 의하여 매우 정확히 인가된다. 또한 바이폴라 트랜지스터의 고주파 동작으로 인하여 기생 발진이 발생할 수 있기 때문에, 전류 증폭율 ß 를 정확히 측정하는 것은 불가능하다. 이 경우에, 기생 발진 주파수 f 는 다음과 같이 표시되고,
여기에서, L 은 프로우브 한 개의 기생 인덕터이고, C 는 패드 한 개의 기생 용량이다. 예를들어, 만약 L = 10 nH , C = 1 pF 이면, 주파수 f 는 1.6 GHz 이며, 이것은 수십 GHz 의 컷-오프 주파수를 갖는 최신 바이폴라 트랜지스터에 있어서 발진을 가능하게 한다.
제 2 종래기술 더미 바이폴라 트랜지스터에 있어서, 제 1 및 제 2 저항기가 제 1 종래기술 더미 바이폴라 트랜지스터에 부가된다. 즉, 제 1저항기는 더미 바이폴라 트랜지스터의 베이스와 콜렉터 사이에 연결되고, 제 2저항기는 더미 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결된다. 따라서 베이스 전압은 외부로부터의 인가없이 제 1 및 제 2 저항기에 의하여 자기-바이어스된다. 이 경우에, 전류 증폭율 ß 는 다음과같이 계산되며,
여기서 R1은 제 1 저항기의 저항값이고,
R1는 제 2 저항기의 저항값이고,
VCC는 콜렉터에 연결된 패드의 전압이고,
V1은 베이스에 연결된 패드의 전압이고,
ICC는 제 3 패드를 통하여, 흐르는 전류이다. 이에 대한 것은 후술한다.
그러나, 제 2 종래기술 더미 바이폴라 트랜지스터회로에 있어서, 전류 증폭율 ß 는 정확도가 약 수십 % 인 제 2 저항기의 절대값에 종속되기 때문에, 전류 증폭율 ß 의 측정 오차는 매우크다. 또한, 콜렉터가 전원 공급 패드에 직접적으로 연결되어 있는 제 2 종래기술 더미 바이폴라 트랜지스터회로와 동일하게 기생 발진이 발생할 수 있다.
제 3 종래기술 더미 바이폴라 트랜지스터회로에 있어서, OP 앰프와 전류 미러 회로가 제공되었으며, 따라서 저항의 절대값에 종속되지않는 전류 증폭율 ß 의 측정이 가능하게 되었다(일본국 특개평 1-237466).
그러나 제 3 종래기술 더미 바이폴라 트랜지스터회로에 있어서, OP 앰프와 전류 미러 회로의 존재는 집적도를 감소시킨다. 또한, 디지털 반도체 집적회로내에 이렇게 정확한 OP 앰프를 도입하는 것은 어렵다. 따라서, 제 3 종래기술 더미 바이폴라 트랜지스터회로는 실질적으로 사용하기가 어렵다.
따라서, 본 발명의 목적은 기생 발진을 초래하지 않으면서 전류 증폭율을 정확하고 쉽게 측정할 수 있는 더미 바이폴라 트랜지스터회로를 제공하는 것이다
본 발명 반도체 장치에 있어서, 제 1 저항기는 더미 바이폴라 트랜지스터의 베이스와 콜렉터 사이에 연결되고, 제 2 저항기는 더미 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결되고, 제 3저항기는 더미 바이폴라 트랜지스터의 콜렉터에 연결된다. 제 1패드와 제 2 패드는 각각 더미 바이폴라 트랜지스터의 베이스와 에미터에 연결된다. 제 3패드는 제 3 저항기에 연결된다. 제 4패드는 더미 바이폴라 트랜지스터회로의 콜렉터에 연결된다. 따라서 전류 증폭율 ß 는 다음과 같이 계산되고,
ß=(R2/R3)(VCC-V2)-(R3/R1)(V2-V1)) / ((R2/R1)(V2-V1)-V1-GND)
여기서 R1, R2, R3는 각각 제 1, 제 2, 제 3 저항기의 저항값이고,
GND 는 제 2 패드의 전압이고,
VCC는 제 3 패드의 전압이고,
V1는 제 1 패드의 전압이고,
V2는 제 4 패드의 전압이다.
제안된 실시예를 설명하기 전에, 제 1 도 및 제 2 도와 관련하여 종래기술 더미 바이폴라 트랜지스터회로를 설명하겠다.
제 1 종래기술 더미 바이폴라 트랜지스터회로를 설명하는 제 1도에서, 패드 P1, P2, P3는 각각 더미 바이폴라 트랜지스터 Q 의 베이스, 에미터, 콜렉터에 연결되어 있다. 다음에 프로우브 B1, B2, B3는 각각 패드 P1, P2, P3연결되어있기 때문에, 베이스 전압 V1과 전원 공급 전압 VCC는 각각 더미 바이폴라 트랜지스터 Q 의 베이스와 콜렉터에 인가된다. 따라서, 베이스 전류 IB와 콜렉터 전류 IC는 전류계 M1과 M2에 의하여 계측되고, 전류 증폭율 ß 는 다음과같이 계산된다.
ß = IC/ IB
그러나, 상술한 제 1 도의 더미 바이폴라 트랜지스터회로에 있어서, 콜렉터 전류 IC는 베이스 전압 V1에 지수적으로 종속되기 때문에, 패드 P1에서 인가된 베이스 전압 V1은 매우 정확할 필요가 있다. 또한, 콜렉터는 패드 P3에 직접 연결되기 때문에, 바이폴라 트랜지스터 Q의 고주파 동작으로 기생 발진이 초래되어, 전류 증폭율 ß를 정확히 측정하는 것이 불가능하다.
제 2 종래기술 더미 바이폴라 트랜지스터회로를 설명하는 제 2 도에서, 저항기 R1, R2는 제 1 도의 더미 바이폴라 트랜지스터에 부가되었다. 즉, 저항기 R1은 더미 바이폴라 트랜지스터 Q 의 베이스와 콜렉터 사이에 연결되고, 저항기 R2는 더미 바이폴라 트랜지스터 Q 의 베이스와 에미터 사이에 연결된다. 따라서, 베이스 전압 V1은 외부에서의 인가없이 저항 R1, R2에 의하여 자기-바이어스된다. 이 경우에, 패드 P1에서의 전압 V1과 패드 P3를 통하여 흐르는 전류 ICC는 전압계 M3와 전류계 M4에 의하여 계측되고, 전류 증폭율 ß 는 다음과 같이 측정되며,
여기서 R1은 저항기 R1의 저항값이고,
R2은 저항기 R2의 저항값이고,
VCC는 패드 P3에서의 전압이다.
그러나, 상술한 제 2 도의 더미 바이폴라 트랜지스터회로에 있어서, 전류 증폭율 ß 는 정확도가 약 수십 % 인 저항 R1의 절대값에 종속되기 때문에, 전류 증폭율 ß 의 측정 오차는 매우 크다. 또한, 제 1도의 회로와 동일하게 기생 발진이 일어날 수 있다.
본 발명의 실시예를 설명하는 제 3 도에 있어서, 저항기 R3와 패드 P4가 제 2 도의 회로에 부가된다. 즉 저항기 R3는 더미 바이폴라 트랜지스터의 Q 의 콜렉터와 패드 P3사이에 연결되고, 패드 P4는 더미 바이폴라 트랜지스터 Q 의 콜렉터에 연결된다. 또한, 제 2 도의 전류계 M4가 제공되지 않는 대신에, 프로우브 B4에 의하여 전압계 M5는 패드 P4에 연결된다.
여기서, ICC는 패드 P3를 통하여 흐르는 전류이고, IB는 베이스 전류, IC는 콜렉터 전류이며, 패드 P1에서의 전압 V1은 다음과 같이 표시된다.
V1=R2(ICC-IC-IB) (1)
또한, 패드 P4에서의 전압 V2는 다음과같이 표시된다.
V2=V1+R1(ICC-IC) (2)
V2=VCC-R3ICC(3)
식 (1), (2), (3) 으로부터
ß = IC/ IB
ß=(R2/R3)(VCC-V2)-(R3/R1)(V2-V1))/((R2/R1)(V2-V1)-V1) (4)
만약 패드 P2에서의 전압 GND 가 제로가 아니면, 식(4)는 다음과같이 표시된다.
ß=(R2/R3)(VCC-V2)-(R3/R1)(V2-V1)/((R2/R1)(V2-V1)-V1+GND (5)
따라서, 전류 증폭율 ß 는 R2/R3, R3/R1, 및 R2/R1같은 상대적인 값에 종속되며, R1, R2, 및 R3의 절대값에 종속되지 않는다. 일반적으로 반도체 장치에 있어서, 두 저항의 상대적 값(비율 값)의 정확도는 1 % 또는 수 % 이기 때문에, 매우 높다. 따라서, 식(5) 또는 식(6)을 사용하여 계산된 전류 증폭율 ß 는 매우 정확하다. 또한, 더미 바이폴라 트랜지스터 Q 의 콜렉터는 저항기 R3를 경유하여 전원 공급 패드 P3에 연결되어 있기 때문에, 기생 발진이 일어나기 어렵다.
제 3 도의 저항 R1, R2, 및 R3의 일예를 나타내는 제 4 도에 있어서, 저항기 R1, R2, 및 R3는 단위 저항기 R0에 의하여 직렬 또는 병렬로 구성된다.
예를들면, 저항기 R1는 두 개의 단위 저항기 R0에 의하여 직렬로 구성되고, 저항기 R2는 세 개의 단위 저항기 R0에 의하여 직렬로 구성되고, 저항기 R3 는 두 개의 단위 저항기 R0에 의하여 병렬로 구성된다. 이 경우에,
R1=2 R0, R2=3 R0, R3=1/2·R0
일반적으로, 폭 W, 길이 L, 시트 저항 ρS인 확산 영역의 저항 값 R 는 다음과 같이 표시된다.
R =ρSL/W
예를들어, 만약 R0= ρSL0/W0이면,
R1= ρS( 2 L0)/W0
R2= ρS( 3 L0)/W0
R3= ρSL0/( 2W0)
따라서, 저항기 R1, R2, 및 R3각각은 단위 저항기 R0의 폭 또는 길이를 증가시켜 형성될 수 있다.
제 3 도의 더미 바이폴라 트랜지스터회로를 병합하는 반도체 장치를 나타내는 제 5 도에서, 도면부호 1 은 메모리 셀 어레이와 같은 메인 회로(2)를 포함하는 반도체 장치를 나타낸다. 더미 바이폴라 트랜지스터회로는 메인 회로(2)로부터 고립되어 있다. 접지 전압 GND 와 전원 공급 전압 VCC는 프로우브 B2, B3를 경유하여 패드 P2, P3에 각각 인가된다. 또하나 패드 P1, P4는 프로우브 B1, B4를 경유하여 마이크로 컴퓨터등으로 구성된 제어 회로(3)에 연결된다. 제어 회로(3)은 아날로그/디지털 (A/D) 컨버터(31), 중앙처리 장치(CPU)(32), 입력/출력 (I/O) 인터페이스(33) 등을 포함한다.
제어 회로(3)에 있어서, 패드 P1, P4에서의 전압 V1, V2는 A/D 컨버터에 의하여 페치된다. 다음에, CPU(32) 는 식 (4) 또는 (5)를 사용하여 전류 증폭율ß를 계산하고, 이것을 액정 디스플레이(LCD) 장치(4) 와 같은 출력 장치에 전달한다.
제 3 도의 더미 바이폴라 트랜지스터회로를 병합하는 반도체 장치를 나타내는 제 6 도에서, 패드 P2, P3는 메인 회로(2)내에 병합되었고, 따라서 패드의 수는 감소된다.
설명된 바와같이, 본 발명에 있어서, 전류 증폭율의 정확하고 쉬운 측정은 기생 발진을 초래함이 없이 더미 바이폴라 트랜지스터에 대하여 수행될 수 있다.

Claims (10)

  1. 전류 증폭율 (ß) 측정용 더미 바이폴라 트랜지스터와, 상기 더미 바이폴라 트랜지스터의 베이스와 콜렉터 사이에 연결된 제 1 저항기 (R1) 와, 상기 더미 바이폴라 트랜지스터의 상기 베이스와 에미터 사이에 연결된 제 2 저항기 (R2)와, 상기 더미 바이폴라 트랜지스터의 상기 콜렉터에 연결된 제 3 저항기(R3) 와, 상기 더미 바이폴라 트랜지스터의 상기 베이스에 연결된 제 1 패드(P1)와, 상기 더미 바이폴라 트랜지스터의 상기 에미터에 연결된 제 2 패드(P2) 와, 상기 제 3 저항기에 연결된 제 3 패드(P3) 와, 상기 더미 바이폴라 트랜지스터의 상기 콜렉터에 연결된 제 4 패드(P4) 로 이루어지는 것을 특징으로 하는 반도체 장치
  2. 제 1 항에 있어서, 상기 제 1, 제 2, 제 3 저항기 각각은 하나 이상의 단위 저항기 (R0) 를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 제 1, 제 2, 제3 저항중 하나의 상기 단위 저항기는 병렬로 연결되는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서, 상기 제 1, 제 2, 제 3 저항기중 하나의 상기 단위 저항기는 직렬로 연결되는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 제 1 패드는 제 1 전압계( M3)에 연결되고, 상기 제 2 패드는 제 1 외부 전원 공급 수단(GND)에 연결되고, 상기 제 3 패드는 제 2 외부 전원 공급 수단( VCC)에 연결되고, 상기 제 4 패드는 제 2 전압계 ( M5)에 연결되는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서, 상기 제 1, 제 2 패드는 각각 제 1, 제 2 외부 전원 공급 수단(GND, VCC)에 연결되고, 상기 제 1, 제 4 패드는 ß=(R2/R3)((VCC-GND-V2)-(R3/R1)(V2-V1))/((R2/R1)(V2-V1)-V1+GND 로 표시되는 전류 증폭율 ß 를 계산하기위하여 외부 제어 회로(3)에 연결되는 것을 특징으로하는 반도체 장치로서, 여기서, R1, R2, R3는 각각 제 1, 제 2, 제 3 저항기의 저항값이고, GND 는 제 1 전원 공급 수단의 전압이고, VCC는 제 2 전원 공급 수단의 전압이고, V1는 제 1 패드에서의 전압이고, V2는 제 4 패드에서의 전압이다.
  7. 제 1 항에 있어서, 메인 회로(2)를 더 구비하며, 상기 더미 바이폴라 트랜지스터는 상기 메인 회로로부터 고립되는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서, 메인 회로(2)를 더 구비하며, 상기 제 2, 제 3 패드는 상기 메인 회로에 병합되는 것을 특징으로 하는 반도체 장치.
  9. 반도체 기판에 형성된 더미 바이폴라 트랜지스터 (Q) 의 전류 증폭을 (ß) 측정용 장치에 있어서, 상기 반도체 기판은 상기 더미 바이폴라 트랜지스터의 베이스와 콜렉터 사이의 연결된 제 1 저항기 ( R1) 와, 상기 더미 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결된 제 2 저항기 ( R2) 와, 상기 더미 바이폴라 트랜지스터의 콜렉터에 연결된 제 3 저항기 ( R3) 와, 상기 더미 바이폴라 트랜지스터의 베이스에 연결된 제 1 패드( P1)와, 상기 더미 바이폴라 트랜지스터의 에미터에 연결된 제 2 패드( P2)와, 제 3 저항기에 연결된 제 3 패드( P1)와, 상기 더미 바이폴라 트랜지스터의 콜렉터에 연결된 제 4 패드( P4)를 포함하며, 상기 장치는 상기 제 2 패드에 연결된 제 1 전원 공급 수단(GND)과, 상기 제 3 패드에 연결된 제 2 전원 공급 수단 (VCC)과, 상기 제 1 패드에 연결된 제 1 전압계 (M3)와, 더미 바이폴라 트랜지스터(Q) 의 상기 제 4 패드에 연결된 제 2 전압계 (M5)를 구비함을 특징으로 하는 전류 증폭율(ß) 측정용 장치.
  10. 반도체 기판에 형성된 더미 바이폴라 트랜지스터 (Q) 의 전류 증폭을 (ß) 측정용 장치에 있어서, 상기 반도체 기판은 상기 더미 바이폴라 트랜지스터의 베이스와 콜렉터 사이에 연결된 제 1 저항기 ( R1) 와, 상기 더미 바이폴라 트랜지스터의 베이스와 에미터 사이에 연결된 제 2 저항기 ( R2) 와, 상기 더미 바이폴라 트랜지스터의 콜렉터에 연결된 제 3 저항기 ( R3) 와, 상기 더미 바이폴라 트랜지스터의 베이스에 연결된 제 1 패드( P1)와, 상기 더미 바이폴라 트랜지스터의 에미터에 연결된 제 2 패드( P2)와, 제 3 저항기에 연결된 제 3 패드( P3)와, 상기 더미 바이폴라 트랜지스터의 콜렉터에 연결된 제 4 패드( P4)를 포함하며, 상기 장치는 상기 제 2 패드에 연결된 제 1 전원 공급 수단(GND)과, 제 3 패드에 연결된 제 2 전원 공급 수단 (VCC)과, ß=(R2/R3)((VCC-V2)-(R3/R1)(V2-V1))/((R2/R1)(V2-V1)-V1+GND 로 표시되는 전류 증폭율 ß 를 계산하기 위하여 상기 제 1, 제 4 패드에 연결된 제어 회로(3)를 구비함을 특징으로 하는 전류 증폭율(ß) 측정용 장치이며, 여기서, R1, R2, R3는 각각 제 1, 제 2, 제 3 저항기의 저항값이고, GND 는 제 1 전원 공급 수단의 전압이고, VCC는 제 2 전원 공급 수단의 전압이고, V1는 제 1 패드에서의 전압이고, V2는 제 4 패드에서의 전압이다.
KR1019940031863A 1993-11-29 1994-11-29 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 KR0140949B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5320848A JP2661528B2 (ja) 1993-11-29 1993-11-29 半導体集積回路装置
JP93-320848 1993-11-29

Publications (2)

Publication Number Publication Date
KR950015756A KR950015756A (ko) 1995-06-17
KR0140949B1 true KR0140949B1 (ko) 1998-07-15

Family

ID=18125926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031863A KR0140949B1 (ko) 1993-11-29 1994-11-29 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치

Country Status (3)

Country Link
US (1) US5625295A (ko)
JP (1) JP2661528B2 (ko)
KR (1) KR0140949B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466984B1 (ko) * 2002-05-15 2005-01-24 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
CN111308304B (zh) * 2020-03-02 2022-06-28 上海料聚微电子有限公司 一种检测双极型晶体管电流放大倍数的电路和方法
US11988565B2 (en) * 2021-05-06 2024-05-21 Apple Inc. Process-insensitive sensor circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350641A (en) * 1963-04-10 1967-10-31 Digital Electronics Inc Transistor testing apparatus for measuring the beta, leakage and cutoff current parameters
US3348145A (en) * 1963-10-18 1967-10-17 Test Equipment Corp Apparatus for testing and measuring a. c. parameters of active elements connected incircuit
US3376568A (en) * 1964-09-29 1968-04-02 Gen Motors Corp Transistor switching circuit
JPS515751A (en) * 1974-07-03 1976-01-17 Mitsubishi Electric Corp Erebeetano kasaijiuntensochi
US4268798A (en) * 1977-12-19 1981-05-19 Motorola, Inc. High performance summing amplifier
JPS55175243U (ko) * 1979-06-01 1980-12-16
US4275453A (en) * 1980-01-25 1981-06-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Smoothing filter for digital to analog conversion
JPH01237466A (ja) * 1988-03-17 1989-09-21 Nec Corp トランジスタの電流増幅率計測回路
JPH02277263A (ja) * 1989-04-18 1990-11-13 Toyota Autom Loom Works Ltd 抵抗ネットワーク
US5286656A (en) * 1992-11-02 1994-02-15 National Semiconductor Corporation Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns

Also Published As

Publication number Publication date
JP2661528B2 (ja) 1997-10-08
US5625295A (en) 1997-04-29
KR950015756A (ko) 1995-06-17
JPH07151818A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
US6736540B1 (en) Method for synchronized delta-VBE measurement for calculating die temperature
Delahaye et al. Revised technical guidelines for reliable dc measurements of the quantized Hall resistance
US7461974B1 (en) Beta variation cancellation in temperature sensors
JP2004134472A (ja) 半導体装置および内部温度測定方法
DE102017208021A1 (de) System und Verfahren zur Temperaturerfassung
US6726361B2 (en) Arrangement for measuring the temperature of an electronic circuit
KR0140949B1 (ko) 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치
JPH06258384A (ja) 集積回路試験用電流測定装置および集積回路
CN113702710A (zh) 电阻测试电路及电阻测试方法
US20040257063A1 (en) System and method for measuring the power consumed by a circuit on a printed circuit board
US7003424B2 (en) Temperature detection cell, and method to determine the detection threshold of such a cell
US7429856B1 (en) Voltage source measurement unit with minimized common mode errors
Paulos et al. Measurement of minimum-geometry MOS transistor capacitances
US9429607B2 (en) Low gds measurement methodology for MOS
JP3019624B2 (ja) 電流検出装置
US20030098695A1 (en) Circuit and method for measuring capacitance
JPH06249825A (ja) Ｆｅｔセンサ
JPH0572243A (ja) 集積回路装置の計測方法
US7084648B2 (en) Semiconductor testing
CN218630072U (zh) 用于检测双极型晶体管的电流放大倍数的电路及电子设备
JP3143036B2 (ja) 抵抗率測定回路
US3204179A (en) Test circuit for determining impedance and related characteristics of an electrical element including transistor means operated with zero collector-to-base voltage
JPH11304877A (ja) 電圧印加電流測定回路
JP2948633B2 (ja) 半導体装置の電圧測定方法
US3436660A (en) Method and apparatus for determining the symmetry factor of a transistor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050309

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee