JPH02277263A - 抵抗ネットワーク - Google Patents
抵抗ネットワークInfo
- Publication number
- JPH02277263A JPH02277263A JP9851789A JP9851789A JPH02277263A JP H02277263 A JPH02277263 A JP H02277263A JP 9851789 A JP9851789 A JP 9851789A JP 9851789 A JP9851789 A JP 9851789A JP H02277263 A JPH02277263 A JP H02277263A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistors
- unit diffused
- resistance
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004479 Ta2N Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、半導体基板内に熱拡散又はイオン注入等の工
程により複数の単位拡散抵抗を等間隔で同時に並設して
形成し、さらにそれらの複数の単位拡散抵抗を第1の導
電性部材及び第2の導電性部材を介して直列又は並列に
接続することにより、それぞれ抵抗値精度の高い第1の
抵抗器、第2の抵抗器を形成したものであり、上記単位
拡散抵抗が同一のフォトリソグライエ工程により工程で
近接して形成されることから、各単位拡散抵抗の抵抗値
を抵抗値偏差を少なくかつ高精度に設定できると共に各
単位拡散抵抗の温度係数を非常に均一なものとなし得る
ので上記第1の抵抗器と上記第2の抵抗器の抵抗値比は
高精度でかつ非常に温度トラッキング特性に優れたもの
となる。また同一ウェハ上に多数の抵抗ネットワークの
チップを形成できるので量産性に優れており、高精度で
かつ温度トラッキング特性に優れた抵抗値比を有する抵
抗ネットワークを低コストで製造することが可能となる
。
程により複数の単位拡散抵抗を等間隔で同時に並設して
形成し、さらにそれらの複数の単位拡散抵抗を第1の導
電性部材及び第2の導電性部材を介して直列又は並列に
接続することにより、それぞれ抵抗値精度の高い第1の
抵抗器、第2の抵抗器を形成したものであり、上記単位
拡散抵抗が同一のフォトリソグライエ工程により工程で
近接して形成されることから、各単位拡散抵抗の抵抗値
を抵抗値偏差を少なくかつ高精度に設定できると共に各
単位拡散抵抗の温度係数を非常に均一なものとなし得る
ので上記第1の抵抗器と上記第2の抵抗器の抵抗値比は
高精度でかつ非常に温度トラッキング特性に優れたもの
となる。また同一ウェハ上に多数の抵抗ネットワークの
チップを形成できるので量産性に優れており、高精度で
かつ温度トラッキング特性に優れた抵抗値比を有する抵
抗ネットワークを低コストで製造することが可能となる
。
本発明はアナログ回路で広く用いられる抵抗ネットワー
クに係り、特に高精度でかつ温度トランキング特性に優
れた抵抗値比を得ることが可能な抵抗ネットワークに関
する。
クに係り、特に高精度でかつ温度トランキング特性に優
れた抵抗値比を得ることが可能な抵抗ネットワークに関
する。
反転増幅回路、非反転増幅回路、及び差動増幅回路、さ
らにはA/Dコンハ゛−タ(アナログ/デジタル・コン
バータ)などの前段におく利得切り替えアンプ等のよう
な高い利得精度を必要とする02771回路、さらには
A/Dコンバータ、D/Aコンバータ(デジタル/アナ
ログ・コンバータ)などに適用される正負基準電圧回路
等のような各抵抗素子間の相対精度が重要視されるアナ
ログ回路においては、調整時間や信頼性の点で大幅な改
善ができることから抵抗ネットワークが広く利用されて
いる。
らにはA/Dコンハ゛−タ(アナログ/デジタル・コン
バータ)などの前段におく利得切り替えアンプ等のよう
な高い利得精度を必要とする02771回路、さらには
A/Dコンバータ、D/Aコンバータ(デジタル/アナ
ログ・コンバータ)などに適用される正負基準電圧回路
等のような各抵抗素子間の相対精度が重要視されるアナ
ログ回路においては、調整時間や信頼性の点で大幅な改
善ができることから抵抗ネットワークが広く利用されて
いる。
この抵抗ネ・ノドワークは、複数の抵抗器を1つのパッ
ケージに収納したいわゆるチップ抵抗であり、従来厚膜
素子または薄膜素子を用いて得られていた。
ケージに収納したいわゆるチップ抵抗であり、従来厚膜
素子または薄膜素子を用いて得られていた。
厚膜抵抗は、印刷技術を利用してペースト状の材料をイ
ンク抵抗として回路パターンを作った後、約600〜7
00°Cで焼成して作成する。
ンク抵抗として回路パターンを作った後、約600〜7
00°Cで焼成して作成する。
一方、薄膜抵抗はアルミナ基板等の絶縁性基板上にNi
−Cr、Ta2N等の金属膜を真空蒸着法またはスパッ
タ法等により形成して作成するものである。
−Cr、Ta2N等の金属膜を真空蒸着法またはスパッ
タ法等により形成して作成するものである。
上記2種類の抵抗ネットワークのうち、上記薄膜抵抗素
子を用いたものは、一般に厚膜抵抗素子を用いたものよ
りも素子密度が高く、ノイズや高周波特性にも優れてお
り、さらに、温度係数が小さく、抵抗値偏差も小さいこ
とから、上記厚膜抵抗よりも高精度の抵抗器を作成する
ことができる。
子を用いたものは、一般に厚膜抵抗素子を用いたものよ
りも素子密度が高く、ノイズや高周波特性にも優れてお
り、さらに、温度係数が小さく、抵抗値偏差も小さいこ
とから、上記厚膜抵抗よりも高精度の抵抗器を作成する
ことができる。
しかも、レーザ・トリミングや陽極酸化法によるトリミ
ングにより、抵抗値精度の向上、TCP(温度係数)を
低下させることが可能であるという利点も有している。
ングにより、抵抗値精度の向上、TCP(温度係数)を
低下させることが可能であるという利点も有している。
特にTaz N抵抗素子を用いた抵抗ネットワークは陽
極酸化法によりきわめて高精度(±0.1%以下)のト
リミングが可能なうえに、スパッタリング時のN2の量
の制御により、TCRを変化させることができるので温
度係数が零のCR振回路の製造などに利用されている。
極酸化法によりきわめて高精度(±0.1%以下)のト
リミングが可能なうえに、スパッタリング時のN2の量
の制御により、TCRを変化させることができるので温
度係数が零のCR振回路の製造などに利用されている。
〔発明が解決しようとする課題]
しかしながら、従来の薄膜抵抗素子を用いた抵抗ネット
ワークは、スパッタリングや、フォトリソグラフィ法に
よるバターニング工程など、製造工程数が多いことから
量産化に限界があり、そのため製造コストが高くなると
いう欠点があった。
ワークは、スパッタリングや、フォトリソグラフィ法に
よるバターニング工程など、製造工程数が多いことから
量産化に限界があり、そのため製造コストが高くなると
いう欠点があった。
また、リソグラフィ・エツチング技術におけるパターン
幅(線幅)の制御精度及び位置合わせ精度の技術的制約
により、薄膜抵抗素子の線幅の微細化にも限界があり、
そのためチップサイズの小型化にも限界があるという欠
点もあった。さらに、Ni−Cr、Ta2Nの面積抵抗
値は低いことから薄膜抵抗素子の場合高抵抗化に限界が
あり(約10OKΩ程度まで)、そのため100にΩ以
上の高抵抗には抵抗値精度及び温度係数が薄膜抵抗より
も劣りしかも素子密度が低いことから小型化に難点があ
る厚膜抵抗を用いざるを得ないという問題があった。
幅(線幅)の制御精度及び位置合わせ精度の技術的制約
により、薄膜抵抗素子の線幅の微細化にも限界があり、
そのためチップサイズの小型化にも限界があるという欠
点もあった。さらに、Ni−Cr、Ta2Nの面積抵抗
値は低いことから薄膜抵抗素子の場合高抵抗化に限界が
あり(約10OKΩ程度まで)、そのため100にΩ以
上の高抵抗には抵抗値精度及び温度係数が薄膜抵抗より
も劣りしかも素子密度が低いことから小型化に難点があ
る厚膜抵抗を用いざるを得ないという問題があった。
本発明の課題は、高精度でかつ温度トラッキング特性に
優れた抵抗値比が得られ、さらに製造工程が容易で量産
化による低コスト化が可能な抵抗ネットワークを提供す
ることを目的とする。
優れた抵抗値比が得られ、さらに製造工程が容易で量産
化による低コスト化が可能な抵抗ネットワークを提供す
ることを目的とする。
前記課題を解決するため、本発明の抵抗ネットワークは
、複数個の抵抗器を同一基板上に形成して成る抵抗ネッ
トワークにおいて、 第1の導電型の半導体基板と、 該半導体基板内に等間隔で並設された同一工程で形成さ
れる前記第1の導電型とは逆の第2の導電型を有する複
数の同一形状の単位拡散抵抗と、該複数の単位拡散抵抗
の一部を第1の導電性部。
、複数個の抵抗器を同一基板上に形成して成る抵抗ネッ
トワークにおいて、 第1の導電型の半導体基板と、 該半導体基板内に等間隔で並設された同一工程で形成さ
れる前記第1の導電型とは逆の第2の導電型を有する複
数の同一形状の単位拡散抵抗と、該複数の単位拡散抵抗
の一部を第1の導電性部。
材を介して直列又は並列に接続して成る抵抗器を複数個
有することを特徴とする。
有することを特徴とする。
前記複数の各抵抗器は、例えば前記複数の単位拡散抵抗
をそれぞれ任意の列おきに前記導電性部材を介して直列
接続又は並列接続して成る。
をそれぞれ任意の列おきに前記導電性部材を介して直列
接続又は並列接続して成る。
本発明の手段の作用は次の通りである。
第1の導電型の半導体基板内に、熱拡散又はイオン注入
等により上記第1の導電型とは逆の第2の導電型の複数
の同一形状の単位拡散抵抗を等間隔で並設して形成する
。そして、絶縁膜の形成やコンタクトホール形成等の周
知の半導体プロセス工程を行った後、スパッタ法、真空
蒸着法等により例えばAl、Aj!−3i等から成る導
電性部材を形成し、その導電性部材を介し前記複数の単
位拡散抵抗を直列又は並列に接続して成る抵抗器を同時
に形成する。
等により上記第1の導電型とは逆の第2の導電型の複数
の同一形状の単位拡散抵抗を等間隔で並設して形成する
。そして、絶縁膜の形成やコンタクトホール形成等の周
知の半導体プロセス工程を行った後、スパッタ法、真空
蒸着法等により例えばAl、Aj!−3i等から成る導
電性部材を形成し、その導電性部材を介し前記複数の単
位拡散抵抗を直列又は並列に接続して成る抵抗器を同時
に形成する。
このように、抵抗器を構成する複数の単位拡散抵抗は同
一工程で形成され、さらに上記各抵抗器を構成する各単
位拡散抵抗間を電気的に接続する導電性部材も全ての抵
抗器において同一工程で形成される。
一工程で形成され、さらに上記各抵抗器を構成する各単
位拡散抵抗間を電気的に接続する導電性部材も全ての抵
抗器において同一工程で形成される。
したがって、複数の抵抗器の温度係数はほぼ均一となり
、各抵抗器間の抵抗値比の温度トラッキング特性は非常
に良好なものとなる。
、各抵抗器間の抵抗値比の温度トラッキング特性は非常
に良好なものとなる。
また、単位拡散抵抗は半導体プロセス工程により形成さ
れるため、各単位拡散抵抗の抵抗値を非常に高精度に形
成でき、各単位拡散抵抗の抵抗値偏差を非常に小さなも
のとすることができる。したがって、複数の抵抗器間の
抵抗値比が非常に高精度でかつ温度トラッキング特性が
非常に優れた抵抗ネットワークを同一ウェハ上に多数作
成することが可能となる。
れるため、各単位拡散抵抗の抵抗値を非常に高精度に形
成でき、各単位拡散抵抗の抵抗値偏差を非常に小さなも
のとすることができる。したがって、複数の抵抗器間の
抵抗値比が非常に高精度でかつ温度トラッキング特性が
非常に優れた抵抗ネットワークを同一ウェハ上に多数作
成することが可能となる。
以下、図面を参照しながら本発明の実施例について説明
する。
する。
第1図は、本発明に係る一実施例を示す概略平面図であ
る。
る。
同図において、単位拡散抵抗2.2°は、所定の抵抗値
を有するp型の拡散抵抗であり、熱拡散又はイオン注入
等によりn型の半導体基板内に不純物を添加・拡散する
ことにより形成される。上記単位拡散抵抗2.2゛は、
所定長dの等間隔で交互に複数個並設して配列されてい
る。
を有するp型の拡散抵抗であり、熱拡散又はイオン注入
等によりn型の半導体基板内に不純物を添加・拡散する
ことにより形成される。上記単位拡散抵抗2.2゛は、
所定長dの等間隔で交互に複数個並設して配列されてい
る。
また、上記単位拡散抵抗2は1個おきに配線用コンタク
トホール3を介して、A1、Aj!−3i等から成る導
電性部材4により接続されている。
トホール3を介して、A1、Aj!−3i等から成る導
電性部材4により接続されている。
すなわち、任意の個数nの単位拡散抵抗2がコンタクト
ホール3及び導電性部材4を介して直列接続されている
。
ホール3及び導電性部材4を介して直列接続されている
。
一方、上記単位拡散抵抗2.2間に配設されている任意
の個数nの単位拡散抵抗2′はコシタクトホール3°
3′及び各単位拡散抵抗2“の両端に設けられた/l
、A1−3i等から成る導電性部材4゛を介して並列接
続されている。
の個数nの単位拡散抵抗2′はコシタクトホール3°
3′及び各単位拡散抵抗2“の両端に設けられた/l
、A1−3i等から成る導電性部材4゛を介して並列接
続されている。
さらに、上記直列接続されている単位拡散抵抗2.2、
・・・の中で両端に配設された単位拡散抵抗2 (2
−1) 、2 (2−n)は、電極用コンタクトホール
5.5を介してA1、A1−3i等から成る外部接続用
の電極6.6に接続されている。
・・・の中で両端に配設された単位拡散抵抗2 (2
−1) 、2 (2−n)は、電極用コンタクトホール
5.5を介してA1、A1−3i等から成る外部接続用
の電極6.6に接続されている。
また、上記並列接続されている単位拡散抵抗2”2゛
・・・の図中向かって左側端部の単位拡散抵抗2’
(2−n)の両端は、電極用コンタクトホール5゛
5゛を介して、外部接続用の電極6′6′に接続されて
いる。
・・・の図中向かって左側端部の単位拡散抵抗2’
(2−n)の両端は、電極用コンタクトホール5゛
5゛を介して、外部接続用の電極6′6′に接続されて
いる。
上記構成において、例えば単位拡散抵抗2及び単位拡散
抵抗2′の抵抗値をX〔Ω〕とし、単位拡散抵抗2.2
、・・・及び単位拡散抵抗2゛2′ ・・・をどちら
でもn個配設した場合、直列接続されたn個の単位拡散
抵抗2 (2−1)、2(2−2)、・・・2 (2
−n)(便宜上、直列抵抗器R,と表現する)の総抵抗
値はnx(Ω〕となり、また並列接続されたn個の単位
拡散抵抗2° (2°−1)、2’ (2′−2)・
・・2゛(2’−n)(便宜上、並列抵抗器R2と表現
する)の総抵抗値はX/n(Ω〕となる。
抵抗2′の抵抗値をX〔Ω〕とし、単位拡散抵抗2.2
、・・・及び単位拡散抵抗2゛2′ ・・・をどちら
でもn個配設した場合、直列接続されたn個の単位拡散
抵抗2 (2−1)、2(2−2)、・・・2 (2
−n)(便宜上、直列抵抗器R,と表現する)の総抵抗
値はnx(Ω〕となり、また並列接続されたn個の単位
拡散抵抗2° (2°−1)、2’ (2′−2)・
・・2゛(2’−n)(便宜上、並列抵抗器R2と表現
する)の総抵抗値はX/n(Ω〕となる。
したがって、直列抵抗器R1と並列抵抗器R2の抵抗値
比R+/Rzは、 となる。
比R+/Rzは、 となる。
このことにより、直列接続する単位拡散抵抗2及び並列
接続する単位拡散抵抗2”の数nを、任意の個数に設定
することにより、任意の抵抗値比n2を有するペア抵抗
器を得ることが可能となる。
接続する単位拡散抵抗2”の数nを、任意の個数に設定
することにより、任意の抵抗値比n2を有するペア抵抗
器を得ることが可能となる。
しかも、単位抵抗器となる単位拡散抵抗2.2゛を半導
体基板上に同一工程で形成するため、各単位拡散の抵抗
値もほぼ均一なものとなり、また温度係数もほぼ均一な
ものとなる。
体基板上に同一工程で形成するため、各単位拡散の抵抗
値もほぼ均一なものとなり、また温度係数もほぼ均一な
ものとなる。
したがって、高精度の抵抗値比を有するペア抵抗チップ
を得ることが可能となる。
を得ることが可能となる。
さらに、本実施例においては、直列接続される単位拡散
抵抗2と並列接続される単位拡散抵抗2゛とを交互に配
設しているため、リソグラフィ工程等において各単位拡
散抵抗の配設位置が異なることに起因して発生する各単
位拡散抵抗2.2′の線幅のバラツキによる抵抗値及び
温度係数のバラツキが直列抵抗器R1と並列抵抗器R2
において相殺されるようになっており、非常に高精度の
抵抗値比と非常に優れた温度トラッキング特性を有する
ペア抵抗チップが得られる。
抵抗2と並列接続される単位拡散抵抗2゛とを交互に配
設しているため、リソグラフィ工程等において各単位拡
散抵抗の配設位置が異なることに起因して発生する各単
位拡散抵抗2.2′の線幅のバラツキによる抵抗値及び
温度係数のバラツキが直列抵抗器R1と並列抵抗器R2
において相殺されるようになっており、非常に高精度の
抵抗値比と非常に優れた温度トラッキング特性を有する
ペア抵抗チップが得られる。
また、単位拡散抵抗2.2゛は半導体プロセスにより形
成されるため、単位拡散抵抗2.2′の微細化も通常の
半導体プロセスにより容易に可能であり、非常に小さな
ペア抵抗チップを作成することができる。また、同一ウ
ェハ上に多数のペア抵抗チップを作製できるので、量産
効果による低価格化が可能となる。
成されるため、単位拡散抵抗2.2′の微細化も通常の
半導体プロセスにより容易に可能であり、非常に小さな
ペア抵抗チップを作成することができる。また、同一ウ
ェハ上に多数のペア抵抗チップを作製できるので、量産
効果による低価格化が可能となる。
尚、上記実施例では半導体基板としてn型Si基板を用
い、そのn型Si基板内にp型の単位拡散抵抗を形成す
るようにしているが、本発明は上記実施例に限定される
ものではなく、n型Si基板にn型の拡nt抵抗を形成
するようにして抵抗ネットワークを形成するようにして
もよく、また半導体基板も、Si基板に限定されること
なく、ゲルマニウム(Ge)等の他の半導体基板を用い
るようにすることも可能である。また、第1の抵抗器及
び第2の抵抗器はどちらも単位拡散抵抗を直列接続又は
並列接続することにより形成するようにしてもよい。
い、そのn型Si基板内にp型の単位拡散抵抗を形成す
るようにしているが、本発明は上記実施例に限定される
ものではなく、n型Si基板にn型の拡nt抵抗を形成
するようにして抵抗ネットワークを形成するようにして
もよく、また半導体基板も、Si基板に限定されること
なく、ゲルマニウム(Ge)等の他の半導体基板を用い
るようにすることも可能である。また、第1の抵抗器及
び第2の抵抗器はどちらも単位拡散抵抗を直列接続又は
並列接続することにより形成するようにしてもよい。
されに、本発明は上記実施例のようなペア抵抗器に限定
されるものではなく、複数の単位拡散抵抗を任意の列お
きに直列又は並列に接続して成る3個以上の複数の抵抗
器を有するブリッジ回路やフィルタ等に利用可能な抵抗
ネットワークにも容易に適用できるものである。
されるものではなく、複数の単位拡散抵抗を任意の列お
きに直列又は並列に接続して成る3個以上の複数の抵抗
器を有するブリッジ回路やフィルタ等に利用可能な抵抗
ネットワークにも容易に適用できるものである。
本発明によれば、半導体基板内に等間隔で並設された同
一工程で形成される複数の同一形状の単位拡散抵抗と、
さらにそれらの単位拡散抵抗を同一工程で形成される複
数の導電性部材を介して直列又は並列に接続して成る複
数個の抵抗器を有するので、各抵抗器を同一工程で形成
することが可能となり、高精度でかつ温度トラッキング
特性の非常に優れた抵抗値比を有するペア抵抗並びに抵
抗値の温度依存性が非常に均一な複数の抵抗器を有する
抵抗ネットワークを得ることが可能となる。
一工程で形成される複数の同一形状の単位拡散抵抗と、
さらにそれらの単位拡散抵抗を同一工程で形成される複
数の導電性部材を介して直列又は並列に接続して成る複
数個の抵抗器を有するので、各抵抗器を同一工程で形成
することが可能となり、高精度でかつ温度トラッキング
特性の非常に優れた抵抗値比を有するペア抵抗並びに抵
抗値の温度依存性が非常に均一な複数の抵抗器を有する
抵抗ネットワークを得ることが可能となる。
また、半導体プロセスにより、上記抵抗ネットワークチ
ップを同一ウェハ上に多数作製できるので、非常に高い
スループットで大量の抵抗ネットワークチップを生産す
ることができ、量産効果により製造コストを著しく低減
することが可能となる。
ップを同一ウェハ上に多数作製できるので、非常に高い
スループットで大量の抵抗ネットワークチップを生産す
ることができ、量産効果により製造コストを著しく低減
することが可能となる。
また、請求項2記載のように複数の単位拡散抵抗を任意
の列おきに導電性部材を介して直列又は並列に接続して
複数の抵抗器を形成するようにすれば、各抵抗器の抵抗
値がさらに高精度で、しがち各抵抗器の抵抗値の温度依
存性が非常に均一で温度トラッキング特性がより優れた
抵抗ネットワークを得ることが可能となる。
の列おきに導電性部材を介して直列又は並列に接続して
複数の抵抗器を形成するようにすれば、各抵抗器の抵抗
値がさらに高精度で、しがち各抵抗器の抵抗値の温度依
存性が非常に均一で温度トラッキング特性がより優れた
抵抗ネットワークを得ることが可能となる。
第1図は本発明に係る抵抗ネットワークの一実施例を説
明する概略平面図である。 2.2° ・・・単位拡散抵抗、 3.3゛ ・・・配線用コンタクトホール4.4” ・
・・導電性部材、 5.5゛ ・・・電極用コンタクトホール、6・・・電
極。 特許出願人 株式会社豊田自動織機製作所I 図
明する概略平面図である。 2.2° ・・・単位拡散抵抗、 3.3゛ ・・・配線用コンタクトホール4.4” ・
・・導電性部材、 5.5゛ ・・・電極用コンタクトホール、6・・・電
極。 特許出願人 株式会社豊田自動織機製作所I 図
Claims (1)
- 【特許請求の範囲】 1)複数個の抵抗器を同一基板上に形成して成る抵抗ネ
ットワークにおいて、 第1の導電型の半導体基板と、 該半導体基板内に等間隔で並設された同一工程で形成さ
れる前記第1の導電型とは逆の第2の導電型を有する複
数の同一形状の単位拡散抵抗と、該複数の単位拡散抵抗
の一部を導電性部材を介して直列又は並列に接続して成
る抵抗器を複数個有することを特徴とする抵抗ネットワ
ーク。 2)前記複数の各抵抗器は、前記複数の単位拡散抵抗を
それぞれ任意の列おきに前記導電性部材を介して直列接
続又は並列接続して成ることを特徴とする請求項1記載
の抵抗ネットワーク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9851789A JPH02277263A (ja) | 1989-04-18 | 1989-04-18 | 抵抗ネットワーク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9851789A JPH02277263A (ja) | 1989-04-18 | 1989-04-18 | 抵抗ネットワーク |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02277263A true JPH02277263A (ja) | 1990-11-13 |
Family
ID=14221845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9851789A Pending JPH02277263A (ja) | 1989-04-18 | 1989-04-18 | 抵抗ネットワーク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02277263A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07151818A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体集積回路装置 |
JP2006210664A (ja) * | 2005-01-28 | 2006-08-10 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
-
1989
- 1989-04-18 JP JP9851789A patent/JPH02277263A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07151818A (ja) * | 1993-11-29 | 1995-06-16 | Nec Corp | 半導体集積回路装置 |
JP2006210664A (ja) * | 2005-01-28 | 2006-08-10 | Toppan Printing Co Ltd | プリント配線板およびその製造方法 |
JP4720194B2 (ja) * | 2005-01-28 | 2011-07-13 | 凸版印刷株式会社 | プリント配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5206623A (en) | Electrical resistors and methods of making same | |
JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
US3680013A (en) | Film attenuator | |
JPH0320041B2 (ja) | ||
JPH02277263A (ja) | 抵抗ネットワーク | |
JPH09129825A (ja) | 厚膜抵抗を形成する方法 | |
JP4073673B2 (ja) | 抵抗器の製造方法 | |
JPS6269601A (ja) | 抵抗回路網およびその製作方法 | |
JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
JP2847102B2 (ja) | チップ型サーミスタおよびその製造方法 | |
JP3525673B2 (ja) | 抵抗器およびその製造方法 | |
JP2612100B2 (ja) | 半導体圧力センサ | |
JP2540440Y2 (ja) | チップ形サーミスタセンサ | |
JP2860799B2 (ja) | 感温抵抗器の製造方法 | |
EP0398364B1 (en) | Thick-film element having flattened resistor layer | |
JPH03257986A (ja) | 電子回路装置 | |
JPS61229302A (ja) | 並置型抵抗体装置 | |
JPH0132363Y2 (ja) | ||
JPH01155601A (ja) | 薄膜抵抗素子の製造方法 | |
JP3288241B2 (ja) | 抵抗材料および抵抗材料薄膜 | |
JP2567550Y2 (ja) | 測温マッチング抵抗体 | |
JPS63283102A (ja) | サ−ミスタ | |
JPS63169058A (ja) | 薄膜集積回路 | |
JPS6149455A (ja) | 集積回路装置 | |
JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 |