JPH02277263A - 抵抗ネットワーク - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　　要〕 本発明は、半導体基板内に熱拡散又はイオン注入等の工
程により複数の単位拡散抵抗を等間隔で同時に並設して
形成し、さらにそれらの複数の単位拡散抵抗を第１の導
電性部材及び第２の導電性部材を介して直列又は並列に
接続することにより、それぞれ抵抗値精度の高い第１の
抵抗器、第２の抵抗器を形成したものであり、上記単位
拡散抵抗が同一のフォトリソグライエ工程により工程で
近接して形成されることから、各単位拡散抵抗の抵抗値
を抵抗値偏差を少なくかつ高精度に設定できると共に各
単位拡散抵抗の温度係数を非常に均一なものとなし得る
ので上記第１の抵抗器と上記第２の抵抗器の抵抗値比は
高精度でかつ非常に温度トラッキング特性に優れたもの
となる。また同一ウェハ上に多数の抵抗ネットワークの
チップを形成できるので量産性に優れており、高精度で
かつ温度トラッキング特性に優れた抵抗値比を有する抵
抗ネットワークを低コストで製造することが可能となる
。

〔産業上の利用分野〕

本発明はアナログ回路で広く用いられる抵抗ネットワー
クに係り、特に高精度でかつ温度トランキング特性に優
れた抵抗値比を得ることが可能な抵抗ネットワークに関
する。

〔従来の技術〕

反転増幅回路、非反転増幅回路、及び差動増幅回路、さ
らにはＡ／Ｄコンハ゛−タ（アナログ／デジタル・コン
バータ）などの前段におく利得切り替えアンプ等のよう
な高い利得精度を必要とする０２７７１回路、さらには
Ａ／Ｄコンバータ、Ｄ／Ａコンバータ（デジタル／アナ
ログ・コンバータ）などに適用される正負基準電圧回路
等のような各抵抗素子間の相対精度が重要視されるアナ
ログ回路においては、調整時間や信頼性の点で大幅な改
善ができることから抵抗ネットワークが広く利用されて
いる。

この抵抗ネ・ノドワークは、複数の抵抗器を１つのパッ
ケージに収納したいわゆるチップ抵抗であり、従来厚膜
素子または薄膜素子を用いて得られていた。

厚膜抵抗は、印刷技術を利用してペースト状の材料をイ
ンク抵抗として回路パターンを作った後、約６００〜７
００°Ｃで焼成して作成する。

一方、薄膜抵抗はアルミナ基板等の絶縁性基板上にＮｉ
−Ｃｒ、Ｔａ２Ｎ等の金属膜を真空蒸着法またはスパッ
タ法等により形成して作成するものである。

上記２種類の抵抗ネットワークのうち、上記薄膜抵抗素
子を用いたものは、一般に厚膜抵抗素子を用いたものよ
りも素子密度が高く、ノイズや高周波特性にも優れてお
り、さらに、温度係数が小さく、抵抗値偏差も小さいこ
とから、上記厚膜抵抗よりも高精度の抵抗器を作成する
ことができる。

しかも、レーザ・トリミングや陽極酸化法によるトリミ
ングにより、抵抗値精度の向上、ＴＣＰ（温度係数）を
低下させることが可能であるという利点も有している。

特にＴａｚ　Ｎ抵抗素子を用いた抵抗ネットワークは陽
極酸化法によりきわめて高精度（±０．１％以下）のト
リミングが可能なうえに、スパッタリング時のＮ２の量
の制御により、ＴＣＲを変化させることができるので温
度係数が零のＣＲ振回路の製造などに利用されている。

〔発明が解決しようとする課題］ しかしながら、従来の薄膜抵抗素子を用いた抵抗ネット
ワークは、スパッタリングや、フォトリソグラフィ法に
よるバターニング工程など、製造工程数が多いことから
量産化に限界があり、そのため製造コストが高くなると
いう欠点があった。

また、リソグラフィ・エツチング技術におけるパターン
幅（線幅）の制御精度及び位置合わせ精度の技術的制約
により、薄膜抵抗素子の線幅の微細化にも限界があり、
そのためチップサイズの小型化にも限界があるという欠
点もあった。さらに、Ｎｉ−Ｃｒ、Ｔａ２Ｎの面積抵抗
値は低いことから薄膜抵抗素子の場合高抵抗化に限界が
あり（約１０ＯＫΩ程度まで）、そのため１００にΩ以
上の高抵抗には抵抗値精度及び温度係数が薄膜抵抗より
も劣りしかも素子密度が低いことから小型化に難点があ
る厚膜抵抗を用いざるを得ないという問題があった。

本発明の課題は、高精度でかつ温度トラッキング特性に
優れた抵抗値比が得られ、さらに製造工程が容易で量産
化による低コスト化が可能な抵抗ネットワークを提供す
ることを目的とする。

〔課題を解決するための手段〕

前記課題を解決するため、本発明の抵抗ネットワークは
、複数個の抵抗器を同一基板上に形成して成る抵抗ネッ
トワークにおいて、 第１の導電型の半導体基板と、 該半導体基板内に等間隔で並設された同一工程で形成さ
れる前記第１の導電型とは逆の第２の導電型を有する複
数の同一形状の単位拡散抵抗と、該複数の単位拡散抵抗
の一部を第１の導電性部。

材を介して直列又は並列に接続して成る抵抗器を複数個
有することを特徴とする。

前記複数の各抵抗器は、例えば前記複数の単位拡散抵抗
をそれぞれ任意の列おきに前記導電性部材を介して直列
接続又は並列接続して成る。

〔作　　　用〕

本発明の手段の作用は次の通りである。

第１の導電型の半導体基板内に、熱拡散又はイオン注入
等により上記第１の導電型とは逆の第２の導電型の複数
の同一形状の単位拡散抵抗を等間隔で並設して形成する
。そして、絶縁膜の形成やコンタクトホール形成等の周
知の半導体プロセス工程を行った後、スパッタ法、真空
蒸着法等により例えばＡｌ、Ａｊ！−３ｉ等から成る導
電性部材を形成し、その導電性部材を介し前記複数の単
位拡散抵抗を直列又は並列に接続して成る抵抗器を同時
に形成する。

このように、抵抗器を構成する複数の単位拡散抵抗は同
一工程で形成され、さらに上記各抵抗器を構成する各単
位拡散抵抗間を電気的に接続する導電性部材も全ての抵
抗器において同一工程で形成される。

したがって、複数の抵抗器の温度係数はほぼ均一となり
、各抵抗器間の抵抗値比の温度トラッキング特性は非常
に良好なものとなる。

また、単位拡散抵抗は半導体プロセス工程により形成さ
れるため、各単位拡散抵抗の抵抗値を非常に高精度に形
成でき、各単位拡散抵抗の抵抗値偏差を非常に小さなも
のとすることができる。したがって、複数の抵抗器間の
抵抗値比が非常に高精度でかつ温度トラッキング特性が
非常に優れた抵抗ネットワークを同一ウェハ上に多数作
成することが可能となる。

〔実　　施　　例〕

以下、図面を参照しながら本発明の実施例について説明
する。

第１図は、本発明に係る一実施例を示す概略平面図であ
る。

同図において、単位拡散抵抗２．２°は、所定の抵抗値
を有するｐ型の拡散抵抗であり、熱拡散又はイオン注入
等によりｎ型の半導体基板内に不純物を添加・拡散する
ことにより形成される。上記単位拡散抵抗２．２゛は、
所定長ｄの等間隔で交互に複数個並設して配列されてい
る。

また、上記単位拡散抵抗２は１個おきに配線用コンタク
トホール３を介して、Ａ１、Ａｊ！−３ｉ等から成る導
電性部材４により接続されている。

すなわち、任意の個数ｎの単位拡散抵抗２がコンタクト
ホール３及び導電性部材４を介して直列接続されている
。

一方、上記単位拡散抵抗２．２間に配設されている任意
の個数ｎの単位拡散抵抗２′はコシタクトホール３°　
　３′及び各単位拡散抵抗２“の両端に設けられた／ｌ
、Ａ１−３ｉ等から成る導電性部材４゛を介して並列接
続されている。

さらに、上記直列接続されている単位拡散抵抗２．２、
・・・の中で両端に配設された単位拡散抵抗２　　（２
−１）　、２　（２−ｎ）は、電極用コンタクトホール
５．５を介してＡ１、Ａ１−３ｉ等から成る外部接続用
の電極６．６に接続されている。

また、上記並列接続されている単位拡散抵抗２”２゛　
　・・・の図中向かって左側端部の単位拡散抵抗２’　
　（２−ｎ）の両端は、電極用コンタクトホール５゛　
５゛を介して、外部接続用の電極６′６′に接続されて
いる。

上記構成において、例えば単位拡散抵抗２及び単位拡散
抵抗２′の抵抗値をＸ〔Ω〕とし、単位拡散抵抗２．２
、・・・及び単位拡散抵抗２゛２′　　・・・をどちら
でもｎ個配設した場合、直列接続されたｎ個の単位拡散
抵抗２　　（２−１）、２（２−２）、・・・２　（２
−ｎ）（便宜上、直列抵抗器Ｒ，と表現する）の総抵抗
値はｎｘ（Ω〕となり、また並列接続されたｎ個の単位
拡散抵抗２°　（２°−１）、２’　　（２′−２）・
・・２゛（２’−ｎ）（便宜上、並列抵抗器Ｒ２と表現
する）の総抵抗値はＸ／ｎ（Ω〕となる。

したがって、直列抵抗器Ｒ１と並列抵抗器Ｒ２の抵抗値
比Ｒ＋／Ｒｚは、 となる。

このことにより、直列接続する単位拡散抵抗２及び並列
接続する単位拡散抵抗２”の数ｎを、任意の個数に設定
することにより、任意の抵抗値比ｎ２を有するペア抵抗
器を得ることが可能となる。

しかも、単位抵抗器となる単位拡散抵抗２．２゛を半導
体基板上に同一工程で形成するため、各単位拡散の抵抗
値もほぼ均一なものとなり、また温度係数もほぼ均一な
ものとなる。

したがって、高精度の抵抗値比を有するペア抵抗チップ
を得ることが可能となる。

さらに、本実施例においては、直列接続される単位拡散
抵抗２と並列接続される単位拡散抵抗２゛とを交互に配
設しているため、リソグラフィ工程等において各単位拡
散抵抗の配設位置が異なることに起因して発生する各単
位拡散抵抗２．２′の線幅のバラツキによる抵抗値及び
温度係数のバラツキが直列抵抗器Ｒ１と並列抵抗器Ｒ２
において相殺されるようになっており、非常に高精度の
抵抗値比と非常に優れた温度トラッキング特性を有する
ペア抵抗チップが得られる。

また、単位拡散抵抗２．２゛は半導体プロセスにより形
成されるため、単位拡散抵抗２．２′の微細化も通常の
半導体プロセスにより容易に可能であり、非常に小さな
ペア抵抗チップを作成することができる。また、同一ウ
ェハ上に多数のペア抵抗チップを作製できるので、量産
効果による低価格化が可能となる。

尚、上記実施例では半導体基板としてｎ型Ｓｉ基板を用
い、そのｎ型Ｓｉ基板内にｐ型の単位拡散抵抗を形成す
るようにしているが、本発明は上記実施例に限定される
ものではなく、ｎ型Ｓｉ基板にｎ型の拡ｎｔ抵抗を形成
するようにして抵抗ネットワークを形成するようにして
もよく、また半導体基板も、Ｓｉ基板に限定されること
なく、ゲルマニウム（Ｇｅ）等の他の半導体基板を用い
るようにすることも可能である。また、第１の抵抗器及
び第２の抵抗器はどちらも単位拡散抵抗を直列接続又は
並列接続することにより形成するようにしてもよい。

されに、本発明は上記実施例のようなペア抵抗器に限定
されるものではなく、複数の単位拡散抵抗を任意の列お
きに直列又は並列に接続して成る３個以上の複数の抵抗
器を有するブリッジ回路やフィルタ等に利用可能な抵抗
ネットワークにも容易に適用できるものである。

〔発明の効果〕

本発明によれば、半導体基板内に等間隔で並設された同
一工程で形成される複数の同一形状の単位拡散抵抗と、
さらにそれらの単位拡散抵抗を同一工程で形成される複
数の導電性部材を介して直列又は並列に接続して成る複
数個の抵抗器を有するので、各抵抗器を同一工程で形成
することが可能となり、高精度でかつ温度トラッキング
特性の非常に優れた抵抗値比を有するペア抵抗並びに抵
抗値の温度依存性が非常に均一な複数の抵抗器を有する
抵抗ネットワークを得ることが可能となる。

また、半導体プロセスにより、上記抵抗ネットワークチ
ップを同一ウェハ上に多数作製できるので、非常に高い
スループットで大量の抵抗ネットワークチップを生産す
ることができ、量産効果により製造コストを著しく低減
することが可能となる。

また、請求項２記載のように複数の単位拡散抵抗を任意
の列おきに導電性部材を介して直列又は並列に接続して
複数の抵抗器を形成するようにすれば、各抵抗器の抵抗
値がさらに高精度で、しがち各抵抗器の抵抗値の温度依
存性が非常に均一で温度トラッキング特性がより優れた
抵抗ネットワークを得ることが可能となる。

【図面の簡単な説明】

第１図は本発明に係る抵抗ネットワークの一実施例を説
明する概略平面図である。 ２．２°　・・・単位拡散抵抗、 ３．３゛　・・・配線用コンタクトホール４．４”　・
・・導電性部材、 ５．５゛　・・・電極用コンタクトホール、６・・・電
極。 特許出願人　　株式会社豊田自動織機製作所Ｉ 図

Claims (1)

1. 【特許請求の範囲】 １）複数個の抵抗器を同一基板上に形成して成る抵抗ネ
   ットワークにおいて、 第１の導電型の半導体基板と、 該半導体基板内に等間隔で並設された同一工程で形成さ
   れる前記第１の導電型とは逆の第２の導電型を有する複
   数の同一形状の単位拡散抵抗と、該複数の単位拡散抵抗
   の一部を導電性部材を介して直列又は並列に接続して成
   る抵抗器を複数個有することを特徴とする抵抗ネットワ
   ーク。 ２）前記複数の各抵抗器は、前記複数の単位拡散抵抗を
   それぞれ任意の列おきに前記導電性部材を介して直列接
   続又は並列接続して成ることを特徴とする請求項１記載
   の抵抗ネットワーク。