KR0139268B1 - 반도체 소자의 필드산화막 형성방법 - Google Patents

반도체 소자의 필드산화막 형성방법

Info

Publication number
KR0139268B1
KR0139268B1 KR1019940038581A KR19940038581A KR0139268B1 KR 0139268 B1 KR0139268 B1 KR 0139268B1 KR 1019940038581 A KR1019940038581 A KR 1019940038581A KR 19940038581 A KR19940038581 A KR 19940038581A KR 0139268 B1 KR0139268 B1 KR 0139268B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
semiconductor device
field
Prior art date
Application number
KR1019940038581A
Other languages
English (en)
Other versions
KR960026581A (ko
Inventor
권성구
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940038581A priority Critical patent/KR0139268B1/ko
Publication of KR960026581A publication Critical patent/KR960026581A/ko
Application granted granted Critical
Publication of KR0139268B1 publication Critical patent/KR0139268B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 필드산화막 형성방법에 관한 것으로, 필드산화막의 체적비 및 단차를 향상시키기 위하여 반구형폴리실리콘막을 이용하여 필드영역의 실리콘기판에 다수의 미세트랜치를 형성한 후 산화공정을 실시하므로써 필드산화막의 단차를 향상시키고 버즈빅의 발생을 최소화시키며 체적비를 증대시킬 수 있도록 한 반도체 소자의 필드산화막 형성방법에 관한 것이다.

Description

반도체 소자의 필드산화막 형성방법
제 1a 내지 제 1g 도는 본 발명에 따른 반도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 실리콘기판2 및 4: 제 1 및 제 2 질화막
3 및 5: 제 1 및 제 2 산화막
6: 감광막
7: HSG막8: 필드산화막
9: 미세트랜치
본 발명은 반도체 소자의 필드산화막 형성방법에 관한 것으로, 특히 반구형폴리실리콘막(HSG막)을 이용하여 필드영역의 실리콘기판에 다수의 미세트랜치(Trench)를 형성한 후 산화공정을 실시하므로써 필드산화막의 체적비(Volume ratio) 및 단차(Topology)를 향상시킬 수 있도록 한 반도체 소자의 필드산화막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 소자와 소자사이를 분리시키기 위하여 소자분리막인 필드산화막을 형성시키는데, 소자가 고집적화됨에 따라 최소한의 소자분리영역유지, 버즈빅의 감소, 표면단차의 완화 및 필드산화막의 전체두께에 대한 실리콘기판의 산화두께를 나타내는 체적비(Volume ratio)의 증가 등이 요구되어진다.
종래의 필드산화막을 형성하기 위한 LOCOS(Local Oxidation of Silicon) 공정 및 개량된 PBL(Poly Buffered LOCOS) 공정은 버즈빅의 제어 및 필드산화막의 두께 등의 측면에서 256M 이상의 소자에서는 더 이상의 적용이 어려워지는 실정이다. 그러므로 이를 보완하기 위하여 실리콘기판을 리세스(recess)구조로 일정깊이 식각한 후 산화공정을 실시하여 필드산화막을 형성시키는데, 산화공정시 산화제(Oxidant)가 패드산화막 쪽으로 침투되어 들어가 버즈빅이 발생되며, 또한 표면의 단차가 불량하여 후속공정시 어려움이 있다.
따라서 본 발명은 반구형폴리실리콘막을 이용하여 필드영역의 실리콘기판에 다수의 미세트랜치를 형성한 후 산화공정을 실시하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 필드산화막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘기판상에 제 1 질화막, 제 1 산화막, 제 2 질화막 및 제 2 산화막을 순차적으로 형성시킨 후 감광막을 도포하고 소자분리마스크를 이용하여 상기 감광막을 패터닝시키는 단계와, 상기 단계로부터 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 2 산화막 및 제 2 질화막을 순차적으로 식각한 후 상기 감광막을 제거하고 전체면에 반구형폴리실리콘막을 형성시키는 단계와, 상기 단계로부터 상기 반구형폴리실리콘막의 그레인크기를 줄이며 상기 필드영역에만 반구형폴리실리콘막이 잔류되도록 상기 반구형폴리실리콘막을 부분식각하는 단계와, 상기 단계로부터 상기 필드영역의 노출되는 제 1 산화막 및 제 1 질화막을 순차적으로 제거한 다음 노출된 실리콘기판을 식각하여 다수의 미세트랜치를 형성하는 단계와, 상기 단계 후 잔류된 반구형폴리실리콘막과 노출된 제 2 산화막을 제거하고 세정시킨 다음 산화공정을 실시하여 상기 필드영역에 필드산화막을 형성시키는 단계와, 상기 단계로부터 잔류된 제 2 질화막 및 제 1 산화막을 순차적으로 제거한 후 상기 제 1 질화막을 제거시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 1a 내지 제 1g 도는 본 발명에 따른 반도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도로서,
제 1a 도는 실리콘기판(1)상에 제 1 질화막(2), 제 1 산화막(3), 제 2 질화막(4) 및 제 2 산화막(5)을 순차적으로 형성시킨 후 감광막(6)을 도포하고 소자분리마스크(Mask)를 이용하여 상기 감광막(6)을 패터닝한 상태의 단면도인데, 상기 제 1 질화막(2)은 30 내지 100Å, 제 1 산화막(3)은 100 내지 500Å, 제 2 질화막(4)은 1000 내지 2000Å, 그리고 제 2 산화막(5)은 200 내지 1000Å의 두께로 형성시킨다.
제 1b 도는 상기 패터닝된 감광막(6)을 마스크로 이용하여 상기 제 2 산화막(5), 제 2 질화막(4) 및 제 1 산화막(3)의 일부를 순차적으로 식각한 후 상기 감광막(6)을 제거하고 전체면에 반구형폴리실리콘막(7)을 형성시킨 상태의 단면도인데, 상기 반구형폴리실리콘막(7)의 그레인크기는 400 내지 1000Å 정도인 것을 사용한다.
제 1c 도는 상기 반구형폴리실리콘막(7)의 그레인(Grain)크기를 반으로 줄이며 상기 필드영역에만 상기 반구형폴리실리콘막(7)이 잔류되도록 상기 반구형폴리실리콘막(7)을 부분식각한 후 상기 필드영역의 노출되는 제 1 산화막(3) 및 제 1 질화막(2)을 순차적으로 제거한 다음 계속해서 산화막에 대한 식각선택도가 높은 식각방법을 이용하여 노출된 실리콘기판(1)을 식각하여 제 1d 도와 같이 필드영역에 다수의 미세트랜치(9)를 형성시킨 상태의 단면도인데, 상기 미세트랜치(9)의 깊이는 500 내지 2000Å정도가 되도록 식각한다.
제 1e 도는 잔류된 반구형폴리실리콘막(7)을 제거하고 노출된 제 2 산화막(5)을 피란하(Piranha), 불산수용액(HF), IPA 드라이어(Dryer)를 순차적으로 사용하여 제거시킨 후 세정(Cleaning)시킨 상태의 단면도인데, 상기 피란하 수용액은 H2O2: H2SO4= 1 내지 4 : 1의 비율로 혼합된 용액이며, 온도는 85 내지 160℃인 것을 사용한다.
제 1f 도는 950 내지 1100℃의 온도상태에서 산화공정을 실시하여 상기 필드영역에 2000 내지 3500Å 두께의 필드산화막(8)을 형성시킨 상태의 단면도이고, 제 1g 도는 잔류된 제 2 질화막(4) 및 제 1 산화막(3)을 순차적으로 제거하고 상기 제 1 질화막(2)을 피란하, 불산수용액, IPA 드라이어를 순차적으로 사용하여 제거시키므로써 필드산화막(8)의 형성이 완료된 상태인데, 상기 피란하 수용액은 H2O2: H2SO4= 1 내지 4 : 1의 비율로 혼합된 용액이며, 온도는 85 내지 160℃인 것을 사용한다.
상술한 바와 같이 본 발명에 의하면 반구형폴리실리콘막을 이용하여 필드영역의 실리콘기판에 다수의 미세트랜치를 형성한 후 산화공정을 실시하므로써 필드산화막의 단차를 향상시키고 버즈빅의 발생을 최소화시키며 체적비를 증대시킬 수 있는 탁월한 효과가 있다. 또한 좁은 필드영역에서 스트레스(stress)와 산소플럭스(O2Flux)에 의해 나타나는 필드디닝(thinning)의 현상개선에 효과가 있다.

Claims (9)

  1. 반도체 소자의 필드산화막 형성방법에 있어서,
    실리콘기판상에 제 1 질화막, 제 1 산화막, 제 2 질화막 및 제 2 산화막을 순차적으로 형성시킨 후 감광막을 도포하고 소자분리마스크를 이용하여 상기 감광막을 패터닝시키는 단계와,
    상기 단계로부터 상기 패터닝된 감광막을 마스크로 이용하여 상기 제 2 산화막 및 제 2 질화막 및 제 1 산화막의 일부를 순차적으로 식각한 후 상기 감광막을 제거하고 전체면에 반구형폴리실리콘막을 형성시키는 단계와,
    상기 단계로부터 상기 반구형폴리실리콘막의 그레인크기를 줄이며 상기 필드영역에만 반구형폴리실리콘막이 잔류되도록 상기 반구형폴리실리콘막을 부분식각하는 단계와,
    상기 단계로부터 상기 필드영역의 노출되는 제 1 산화막 및 제 1 질화막을 순차적으로 제거한 다음 노출된 실리콘기판을 식각하여 다수의 미세트랜치를 형성시키는 단계와,
    상기 단계로부터 잔류된 반구형폴리실리콘막과 노출된 제 2 산화막을 제거하고 세정시킨 다음 산화공정을 실시하여 상기 필드영역에 필드산화막을 형성시키는 단계와,
    상기 단계로부터 잔류된 제 2 질화막 및 제 1 산화막을 순차적으로 제거한 후 상기 제 1 질화막을 제거시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 질화막은 30 내지 100Å, 제 1 산화막은 100 내지 500Å, 제 2 질화막은 1000 내지 2000Å, 그리고 제 2 산화막은 200 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  3. 제 1 항에 있어서,
    상기 반구형폴리실리콘막의 그레인크기는 400 내지 1000Å 정도인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  4. 제 1 항에 있어서,
    상기 미세트랜치의 깊이는 500 내지 2000Å정도인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  5. 제 1 또는 제 4 항에 있어서,
    상기 미세트랜치를 형성시키기 위한 식각은 산화막에 대한 식각선택도가 높은 식각방법을 이용하여 실시되는 것을 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  6. 제 1 항에 있어서,
    상기 제 2 산화막 및 제 1 질화막은 피란하, 불산수용액, IPA 드라이어를 순차적으로 사용하여 제거시키는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  7. 제 6 항에 있어서,
    상기 피란하 수용액은 H2O2: H2SO4= 1 내지 4 : 1의 비율로 혼합된 용액이며, 온도는 85 내지 160℃인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  8. 제 1 항에 있어서,
    상기 필드산화막의 두께는 2000 내지 3500Å인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  9. 제 1 또는 제 8 항에 있어서,
    상기 필드산화막 형성을 위한 산화공정은 950 내지 1200℃의 온도상태에서 실시되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
KR1019940038581A 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법 KR0139268B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038581A KR0139268B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038581A KR0139268B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR960026581A KR960026581A (ko) 1996-07-22
KR0139268B1 true KR0139268B1 (ko) 1998-06-01

Family

ID=19404804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038581A KR0139268B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 필드산화막 형성방법

Country Status (1)

Country Link
KR (1) KR0139268B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19909282A1 (de) * 1998-03-06 1999-11-11 Nat Semiconductor Corp Verfahren zum Bilden einer Oxidisolationsstruktur in Silicium

Also Published As

Publication number Publication date
KR960026581A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5747377A (en) Process for forming shallow trench isolation
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US5677232A (en) Methods of fabricating combined field oxide/trench isolation regions
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
KR0139268B1 (ko) 반도체 소자의 필드산화막 형성방법
US5858860A (en) Methods of fabricating field isolated semiconductor devices including step reducing regions
US5913133A (en) Method of forming isolation layer for semiconductor device
KR100297098B1 (ko) 반도체소자의필드산화막형상방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR100223282B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR20050012584A (ko) 반도체 소자의 소자분리막 형성방법
KR100364124B1 (ko) 반도체소자의소자분리막제조방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
KR100223278B1 (ko) 플래쉬 메모리 셀 제조방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
KR100477924B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR0166489B1 (ko) 반도체 소자의 소자분리 방법
JPH05218193A (ja) 半導体装置の製造方法
KR19990004616A (ko) 반도체 소자의 소자분리절연막 형성방법
KR980009028A (ko) 반도체장치의 소자분리 방법
KR19980055924A (ko) 반도체 소자의 필드산화막 형성방법
JPS62112342A (ja) 素子分離領域の形成方法
KR19990003058A (ko) 반도체 소자의 소자분리막 제조방법
JPS62232141A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060118

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee