KR0135068B1 - 반도체 소자간의 다중 활성영역 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 반도체 소자의 다중 활성영역 형성방법에 있어서, 반도체 기판에 P형 불순물을 이온 주입하고 열산화시켜 P형 활성영역과 제1실리콘 산화막이 형성되도록 하는 단계와, 상기 제1실리콘 산화막을 사진식각하면서, 계속하여 상기 P형 활성영역을 그 깊이 이상으로 식각하여 N형 활성영역이 형성된 부위에 트렌치(trench)를 형성하는 단계와, 상기 트렌치와 상기 제1실리콘 산화막 표면을 열산화시켜서, 상기 트렌치 표면에 제2실리콘 산화막이 형성됨과 동시에 상기 제1실리콘 산화막이 상기 제2실리콘 산화막보다 두꺼워지도록 하는 단계와, 상기 제1 및 제2실리콘 산화막을 이방성 건식 식각(etch-back) 하여 상기 트렌치 측면에는 사이드 월이 형성되고, 저면은 노출되도록 하고, P형 활성영역 위에는 산기 제1실리콘 산화막이 잔류하도록 한후에, 에피택셜 공정을 실시하여 상기 트렌치 내에만 N형 활성영역을 형성시키는 단계를 포함하여 이루어진다.

Description

반도체 소자간의 다중 활성영역 형성방법

제1도는 종래 반도체 소자의 다중 활성영역 형성 공정도

제2도는 본 발명에 따른 반도체 소자의 다중 활성영역 형성 공정도

* 도면의 주요부분에 대한 부호의 설명

11 : 반도체 기판 12 : P형 이온

13 : P형 활성영역 14 : 제1실리콘 산화막

15 : 감광막 16 : 제2실리콘 산화막

17 : 트렌치 18 : N형 활성영역

본 발명은 반도체 소자의 제조방법에 관한 것으로서 특히 P형 활성영역과 N형 활성영역 사이에 산화막으로 격리를 하여 래치업(LATCH-UP형) 특성과 공정의 단순화를 기할 수 있도록 한 반도체 소자의 다중 활성영역 형성방법에 관한 것이다.

종래 반도체 소자의 다중 활성영역 형성방법은 제1도에 도시된 바와 같이, 반도체 기판(1)에 실리콘 산화막(2)을 형성하고 질화막(3)을 실리콘 산화막(2) 위에 형성한 후 사진식각 공정을 실시하여 N형 활성영역(5)을 정의한 후((a)도) 상기 질화막(3)을 식각하고 나서 N형 이온(6)주입을 실시한다.((b)도).

그 다음 (c)와 같이 감광막(4)을 제거한 후 열산화공정을 진행하여 노출된 실리콘 산화막을 성장시킨 후에, 질하막(3)을 제거하게 되면 실리콘 산화막(2)이 두껍게 형성된 모양을 가진다.

이후 P형 이온(8) 주입을 실리콘 산화막(2)(2')위에 실시하면 실리콘 산화막의 두께에 따라 P형 활성영역이 형성 부위의 반도체 기판 위에는 이온주입이 이루어지고 그 외의 영역에는 이온주입이 이루어지지 않는다.

상기 공정 완료 후 (d)도와 같이 실리콘 산화막 (2)(2')을 제거하면 N형 활성영역(7)과 P형 활성영역(9)이 형성된다.

상기와 같은 종래의 반도체 소자의 다중 활성영역 형성방법은 N형 활성영역과 P형 활성영역이 직접 붙어 있는 관계로 이 후의 공정에서 N형 활성영역에 형성되는 소자와 P형 활성영역에 형성되는 소자가 동시 동작할 때에 래치 업이 발생할 가는성이 크게 되어 소자의 동작 신뢰성에 문제가 발생하게 된다.

또한 N형 불순물의 이온 주입 후에, P형 불순물의 이온주입때에 N형 활성영역이 형성될 부위를 이온 주입지역을 막아 주는 역할을 하는 실리콘 산화막을 성장시키기 위해 오랜 시간의 열산화 공정이 필요하며, N형 활성영역과 P형 활성영역 형성을 위해서도 별도의 오랜 시간의 열공정이 필요함에 따라 긴 공정 시간으로 인해 생산 원가의 상승 뿐만 아니라 N형 활성영역이 형성될 부위와, P형 활성영역이 형성될 부위에 있어서는 열산화 공정에 의해 형성된 실리콘 산화막에 의해 P형 활성영역과 N형 활성영역이 50%에 정도의 단차가 발생하여 이후 소자 형성 후에 실시되는 배선 공정에서 단선의 문제 발생되어 반도체 소자의 신뢰성이 저하되는 것이다.

본 발명은 상기와 같은 문제점을 해소하기 위하여 N형 활성영역과 P형 활성영역 사이에 유전율이 높은 열산화막을 형성함으로써 두 지역에 있는 소자들 사이에서 발생할 수 있는 래치 업을 근원적으로 해결하고, 일정한 두께의 열산화막을 형성시키기 위한 열산화 공정을 실시하여 공정시간을 단축할 수 있도록 한 것으로서, 본 발명의 목적은 반도체 소자의 다중 활성영역 형성방법에 있어서, 반도체 기판에 P형 불순물을 이온 주입하고 열산화시켜 P형 활성영역과 제1실리콘 산화막이 형성되도록 하는 단계와, 상기 제1실리콘 산화막을 사진식각하면서, 계속하여 상기 P 형 활성영역을 그 깊이 이상으로 식각하여 N형 활성영역이 형성될 부위에 트렌치(trench)를 형성하는 단계와, 상기 트렌치와 상기 제1실리콘 산화막 표면을 열산화시켜서, 상기 트렌치 표면에 제2실리콘 산화막이 형성됨과 동시에 상기 제1실리콘 산화막이 상기 제2실리콘 산화막보다 두꺼워지도록 하는 단계와, 상기 제1및 제2실리콘 산화막을 이방성 건식 식각(etch-back)하여 상기 트렌치 측면에는 사이드 월이 형성되고, 저면은 노출되도록 하고, P형 활성영역 위에는 상기 제1실리콘 산화막이 잔류하도록 한 후에, 에피택셜 공정을 실시하여 상기 트렌치 내에 N형 활성영역을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 다중 활성영역 형성방법을 제공하는데 있다.

제2도는 본 발명에 따른 반도체 소자의 다중 활성영역 형성 공정도로서, 이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.

본 발명에 의한 반도체 소자의 다중 활성영역 형성방법에서는 먼저 제2도의 (a)도와 같이, 반도체 기판(11)전면에 P형 이온(12) 주입을 실시하고, 열산화시켜 P형 활성영역(13)이 형성되도록 하면서, P형 활성영역 표면에 제1실리콘 산화막(14)이 형성되도록 한다.

상기 공정 후 제2도의 (b)도와 같이 감광막(15)을 도포하고, 사진공정 즉, 노광 및 현상하여 N형 활성영역이 형성될 부위를 정의 한다.

그 다음 제2도의 (c)도와 같이 N형 활성영역이 형성될 부위를 정의한 감광막(15)을 마스크로 하는 사진식각의 방법으로 N형 활성영역이 형성될 부위의 제1실리콘 산화막(14)을 식각하고, 계속하여 P형 활성영역(13)을 그 깊이 이상으로 실리콘 식각하여 N형 활성영역이 형성될 부위에 트렌치(17)를 형성하고, 감광막을 제거한 후에, 트렌치(17)와 제1실리콘 산화막(14) 표면을 열산화시켜서 트렌치 표면에 제2실리콘 산화막(16)이 형성시킨다.

이때, 열산화 공정에 의해 제1실리콘 산화막(14)의 두께는 제2실리콘 산화막(16)의 두께보다 두꺼워 진다.

이어서 제2도의 (d)와 같이, 제1실리콘 산화막(14)과 제2실리콘 산화막(16)을 이방성 건식 식각하여 트렌치의 측면에는 제2실리콘 산화막(16)으로 사이드 월(side wall)을 형성하고, 저면은 노출되도록 하면서, 에피택셜(epiaxial) 공정을 실시하여 트렌치 내에만 N형 활성영역(18)을 형성시킨다.

이때, P형 활성영역 위에 형성된 제1실리콘 산화막은 제2실리콘 산화막의 두께보다 더 두꺼워 졌으므로, 트렌치 저면에서 제2실리콘 산화막이 완전히 제거되어 트렌치 저면에서 제2실리콘 산화막이 완전히 제거되어 트렌치 저면이 노출되더라도 P형 활성영역 위에 제1실리콘 산화막은 잔재하게 된다.

이어서 제2도의 (e)도와 같이 P형 활성영역(13) 위의 잔재한 제1실리콘 산화막(14)을 제거하여, 고 유전율의 열산화막 즉, 제2실리콘 산화막(16)으로 형성되는 사이드 월에 의해 P형 활성영역(13)과 N형 활성영역(18)이 격리되는 반도체 소자의 다중 활성영역을 형성한다.

이상에서 상술한 바와 같이 본 발명에 의한 반도체 소자의 다중 2활성영역 형성방법에서는 N형 활성영역과 P형 활성영역 사이에 유전율이 높은 열산화막으로 격리함으로써 두 활성영역에 각각 형성되는 소자들 사이에서 발생할 수 있는 래치 업을 근원적으로 해결하여 반도체 소자의 동작 신뢰성이 향상되고, 또한 종래의 기술과 같이 실리콘 산화막을 부분적으로 성장시키기 위한 열산화 공정을 진행시키는 것이 아니라 일정한 두께의 열산화막을 형성시키기 위한 열산화 공정만이 필요하기 때문에 공정시간을 단축할 수 있게 된다.

Claims (1)

1. 반도체 소자의 다중 활성영역 형성방법에 있어서, 반도체 기판에 P형 불순물을 이온 주입하고 열산화시켜 P형 활성영역과 제1실리콘 산화막이 형성되도록 하는 단계와, 상기 제1실리콘 산화막을 사진식각하면서, 계속하여 상기 P형 활성영역을 그 깊이 이상으로 식각하여 N형 활성영역이 형성될 부위에 트렌치를 형성하는 단계와, 상기 트렌치와 상기 제1실리콘 산화막 표면을 열산화시켜서, 상기 트렌치 표면에 제2실리콘 산화막이 형성됨과 동시에 상기 제1실리콘 산화막이 상기 제2실리콘 산화막보다 두꺼워지도록 하는 단계와, 상기 제1및 제2실리콘 산화막을 이방성 건식 식각하여 상기 트렌치 측면에는 사이드 월이 형성되고, 저면은 노출되도록 하고, P형 활성영역 위에는 상기 제1실리콘 산화막이 잔류하도록 한 후에, 에피택셜 공정을 실시하여 상기 트렌치 내에 N형 활성영역을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 다중 활성영역 형성방법.