KR0138009B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법Info
- Publication number
- KR0138009B1 KR0138009B1 KR1019940003789A KR19940003789A KR0138009B1 KR 0138009 B1 KR0138009 B1 KR 0138009B1 KR 1019940003789 A KR1019940003789 A KR 1019940003789A KR 19940003789 A KR19940003789 A KR 19940003789A KR 0138009 B1 KR0138009 B1 KR 0138009B1
- Authority
- KR
- South Korea
- Prior art keywords
- resist pattern
- layer
- resist
- metal
- cured
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- 239000010410 layer Substances 0.000 claims abstract description 90
- 238000004380 ashing Methods 0.000 claims abstract description 52
- 239000000460 chlorine Substances 0.000 claims abstract description 21
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 20
- 239000011247 coating layer Substances 0.000 claims abstract description 17
- 239000012495 reaction gas Substances 0.000 claims abstract description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- -1 hydrogen monoxide Chemical class 0.000 claims abstract description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000001465 metallisation Methods 0.000 abstract description 9
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 4
- 229920006254 polymer film Polymers 0.000 description 29
- 238000001312 dry etching Methods 0.000 description 26
- 230000003628 erosive effect Effects 0.000 description 23
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
금속배선은 레지스트 패턴을 생성하기 위해 레지스트층을 광학적으로 패터닝하고, 레지스트 패턴이 경화된 레지스트 패턴이 되도록 레지스트 패턴을 경화하기 위하여 레지스트 패턴위에 자외선을 조사하고, 경화된 레지스트 패턴하에 금속배선을 생성하도록 마스크로서 경화된 레지스트 패턴을 사용하여 염소를 포함하는 반응가스로 금속층을 에칭하고, 수소 및/또는 일산화수소를 포함하는 산소가스의 다운플로우 애싱에 의해 경화된 레지스트 패턴을 애싱하여 반도체 장치에 금속배선을 생성하는 단계로 절연층과 하부도포층을 통하여 반도체 기판상에 알루미늄 합금으로, 구성된 금속층을 제조함으로써 반도체장치에 제조된다.
Description
제 1(a)도는 관련기술방법에 의하여 제 1 절연층, 제 1하부도포층, 제 1금속층 및 레지스트층이 각각 반도체 기판, 제 1절연층, 하부도포층 및 제 금속층상에 제조되는 반도체장치의 부분단면도.
제 1(b)도는 레지스트층이 레지스트 패턴을 생성하도록 패턴화되는 부분단면도.
제 1(c)도는 제 1 금속층을 염소를 포함하는 반응가스로 에칭하여 레지스트 패턴 아래에 제 1 금속배선이 잔류되고 레지스트 패턴의 표면에 분해된 레지스트층이 생성되는 반도체장치의 부분단면도.
제 1(d)도는 레지스트 패턴을 애싱하여 제 1금속배선상에 분해된 고분자막이 잔류는 반도체장치의 부분단면도..
제 1(e)도는 제 2금속배선을 제 1금속배선상에 제조하는 반도체장치의 부분단면도.
제 2(a)도는 본 발명의 제조방법에 의하여 제 1절연층, 제 1하부도포층, 제 1금속층 및 레지스트층이 각각 반도체 기판, 제 1 절연층, 제 1하부도포층 및 제 1금속층상에 제조되는 반도체장치의 부분단면도.
제 2(b)도는 레지스트층이 레지스트 패턴을 새엇ㅇ하도록 패턴화되는 반도체장치의 부분다면도.
제 2(c)도는 레지스트 패턴위에 경화 UV선을 조사하여 경화된 레지스트 패턴을 생성하기 위한 레지스트 패턴의 경화처리시 반도체 장치의 부분단면도.
제 2(d)도는 제 1금속층을 염소를 포함하는 반응가스로 에칭하여, 경화된 레지스트 패턴 아래에 제 1금속배선을 잔류시키는 반도체장치의 부분단면도.
제 2(e)도는 경화된 레지스트 패턴을 애싱하여 제 1금속배선을 잔류시키는 반도체장치의 부분단면도.
제 2(f)도는 제 2금속배선을 제 1금속배선상에 제조하는 반도체장치의 부분단면도.
제 3(a)도는 경과 UV선에 의하여 레지스트 패턴의 표면부를 경화하고, 금속배선을 형성하기 위해 염소를 포함하는 반응가스로 금속층을 에칭하고 수소 및/ 또는 일산화수소를 포함하는 산소애싱가스로 부분적으로 경화된 레지스트 패턴을 애싱한 후에 반도체장치상에 실험적으로 제조된 부분 금속배선의 평면사진도.
제 3(b)도는 경화된 레지스트 패턴을 생성하기 위해 UV선을 경화하여 레지스트 패턴을 완전히 경과하고, 금속배선을 형성하기 위해 염소를 포함하는 반응가스로 금속층을 에칭하고 수소 및/ 또는 일산화수소를 포함하는 산소 애싱가스로 경화된 레지스트 패턴을 애싱한 후에 반도체장치상에 실험적으로 제조되는 부분 금속배선의 평면사진도.
본 발명의 반도체 장치의 제조방법에 관한 것으로서, 특히 염소를 포함하는 반응가스로 마스크로서 레지스트 패턴을 사용하여 행해진 금속 건식에칭과 수소 및/ 또는 일산화수소를 포함하는 산소가스의 다운플로우 플라즈마에 의한 레지스트 패턴의 애싱에 의해 반도체장치에 금속배선을 제조하는 방법에 관한 것이다.
반도체장치에 제공된 금속배선은 레지스트 패터닝단계, 금속건식 에칭단계 및 레지스트 애싱단계의 순으로 제조된다. 레지스트 패터닝 단계에 있어서, 하부도포층을 통하여 반도체 기판상에 스퍼터링 또는 증착된 금속층상에 제조된 레지스트층은 레지스트패턴을 생성하도록 광학적으로 패턴화된다. 금속층은 알루미늄 또는 구리함유 알루미늄 합금으로 구성된다. 구리 또는 구리합금, 또는 텅스텐 합금도 금속층에 사용될 수가 있다. 금속 건식에칭 단계에 있어서, 금속층은 염소를 포함하는 반응가스로 에칭되어 레지스트 패턴 아래에 금속배선이 되는 금속층을 잔류시킨다. 애싱단계에 있어서, 레지스트패턴은 산소를 포함하는 애싱가스의 다운플로우 플라즈마에 의해 애싱되어, 하부도포층을 통하여 반도체 기판산에 금속배선을 잔류시킨다.
금속 건식에칭은 염소를 포함하는 반응가스로 행해지므로, 염소는 건식에칭단계후 공기를 발생시킬 때, 금속배선의 표면에 점착된 염소와 공기의 수분이 결합되어 금속배선상에 염산을 생성시킨다. 염산은 금속배선을 침식시키는 원인이 된다. 구리함유 알루미늄 합금이 금속층에 사용될 때, 금속배선의 침식이 증가한다. 특히, 금속층이 구리함유 알루미늄 합금으로 구성되고 하부도포층이 질화티탄으로 구성된 단층 또는 티탄과 질화티탄으로 구성된 2개층으로 되어 티탄이 반도체 기판에 인접할 때, 금속배선의 침식은 심각하게 된다.
현재, 반도체장치에 있어서 집적회로의 밀도가 증가하고 있으므로, 금속배선은 폭 1μm미만의 초극소 크기로 제조되어야 한다. 그러므로, 금색배선의 침식은 반도체장치의 수율과 신뢰성을 증가시키기 위하여 고집적회로의 반도체장치에 있어서 큰 문제점이 된다.
그러나, 침식에 기인한 문제점은 레지스트 패턴을 애싱하는 새로운 애싱방법을 적용하여 침식이 발생되지 않도록 하여 해결되어 왔다. 새로운 애싱방법은 통상의 애싱방법과 구별하기 위하여 이하, 비침식 애싱방법이라고 한다. 비침식방법에 따라, 다운플로우 애싱은 수소(H) 및 또는/ 일산화수소(OH)를 포함하는 산소 애싱가스로 행해진다. H 및/ 또는 OH를 산소 애싱가스와 혼합하는 것에 의하여, H 및/ 또는 OH는 금속배선의 표면에 점착된 염소에 반응을 나타내어, 기체상의 염화수소를 생성한다. 기체상의 염화수소는 염산이 금속배선에 생성되지 않도록 애싱챔버에서 배기될 수 있다. 비침식 애싱방법을 레지스트 애싱단계에 적용하면 금속배선의 침식의 발생이 매우 효과적으로 중지될 수가 있다. 예를들면, 종래 방식에 있어서는 금속배선이 공기에 노출된 이래 단 1시간후에 금속배선상에 침식이 관찰되었다. 그러나, 비침식 애싱방법을 적용한 본 방식에 있어서는 금속배선이 공기에 노출된 이래 2주가 경과하더라도 침식이 관찰되지 않았다. 비침식 애싱방법은 1991년에 미국, 캘리포니아주, 새너제이시의 F. Harada, T. Kondo, S. Shinagawa, T. Takada에 의해 SPIE's (Symposium on microelectronic Processing Integration Engineerings) 1991년판에 기술되었다. 비침식 애싱방법에 관한 본 출원은 미국특허청(출원번호 제 743,383호)과 유럽특허청(출원번호 제 91911946.1호)에 제출되었다.
금속 건식에칭이 염소를 포함하는 반응가스로 알루미늄 또는 알루미늄 합금으로 구성된 금속층이 행해질 때, 염화알루미늄(AlCl3)이 에칭시 생성되고 염화알루미늄과 레지스트가 화학적으로 결합되어 레지스트 패턴의 표면에 분해된 고분자막을 생성한다. 분해된 고분자막은 어떠한 어려움도 없이 통상의 애싱방법에 의해 애싱될 수가 있다. 그러나, 분해된 고분자막은 비침식 애싱방법이 레지스트 애싱단계에 적용될 때 애싱처리가 어렵다. 더욱이, 레지스트 애싱단계에서 금속배선상에 남겨진 분해된 고분자막은 농축질산을 이용하여 금속배선에 화학처리를할 때 제거될 수가 없다. 화학처리는 일반적으로 본 금색배선에 다른 금속배선의 제조전에 행해질 필요가 있다.
분해된 고분자막은 불안정한 저항을 갖는다. 그러므로, 분해된 고분자막에 의해 피복된 금속배선이 다른 회로, 예를들면 다른 금속배선과 접속되기 위하여 전극과 접속될 때, 분해된 고분자막은 전극에 불안정한 도전성을 부여한다. 즉, 분해된 고분자막이 금속 배선상에 잔류되기 때문에, 반도체장치의 수율과 신뢰성이 감소한다. 이것은 해결될 문제점이었다.
제 1(a)도 내지 제 1(e)도는 반도체장치내에 다중 금속배선의 제조방법에 의한 반도체장치의 부분단면도이다. 이 방법에 있어서, 반도체장치는 제 1(a)도 내지 제 1(e)도와 관련하여 이하 기술된 바와같이 종래 기술방법에 의해 제조된다.
제 1(a)도는 제 1절연층(2)이 반도체 기판(1)상에 제조되고, 제 1하부도포층(9)이 제 1절연층(2)상에 제조되고, 제 1금속층(3)이 제 1하부도포층(9)상에 스퍼터링되거나 증착되며, 제 1(a)도에서 양(+)레지스트층인 레지스트층(4)이 제 1금속층(3)상에 제조되는 제 1단계를 도시한 것이다.
반도체 기판(1)은 반도체 재료, 즉 실리콘으로 구성되고 제 1(a)도에 도시되지 않은 반도체 소자를 포함한다. 제 1절연층(2)은 절연재, 즉 이산화실리콘으로 구성되고 제 1(a)도에 도시되지 않은 접촉공을 갖는다. 제 1하부도포층(9)은 고융점금속, 즉 티탄으로 구성된 층이 제 1절연층(2)상에 놓여지도록 단층인 경우에는 티탄, 2층인 경우에는 각각 티탄과 질화티탄으로 구성된다. 제 1금속층(3)은 고도전성금속, 즉 구리함유 알루미늄 합금으로 구성된다. 레지스트층(4)은 감광성재료로 구성된다.
제 1(b)도는 레지스트 패터닝 단계에 대응하는 제 2단계를 도시한 것이다.
레지스트층(4)은 실온에서 365nm 또는 100。C에서 436nm 등의 파장을 갖는 자외선(UV선)에 의해 광학적으로 패턴화되어, 제 1금속층(3)에 레지스트 패턴(41)이 생성된다.
제 1(c)도는 금속 건식 에칭단계에 대응하는 제 3단계를 도시한 것이다. 반응 이온 에칭방법과 같은 금속 건식에칭방법에 따라, 제 1금속층(3)은 마스크로서 레지스트 패턴(41)을 사용하여, 염소를 포함하는 반응 산소가스의 플라즈마에 의해 에칭된다. 금속 건식에칭에 의하여, 제 1금속배선(31)이 레지스트 패턴(41)아래에 제조되지만, 분해된 고분자막(8)은 금속 건식에칭시 생성된 염화 알루미늄과 레지스트 사이의 화학 결합으로 인해 생성된다.
제 1(d)도는 레지스트 애싱단계에 대응하는 제 4단계를 도시한 것이다. 비침식 애싱단계에 따라, 레지스트 패턴(41)은 수증기(H2O)를 포함하는 산소 반응가스와 같은 H 또는 OH를 포함하는 산소반응가스의 다운플로우 플라즈마에 의해 애싱된다. 비침식 애싱방법을 적용하면, 금속건식에칭단계에서 제 1 금속배선(31)에 점착된 염소가 H 또는 OH와 결합되어, 제 1(d)도에 도시되지 않은 애싱챔버에서 배기되는 기체상의 염화수소를 생성하고, 제 1금속배선(31)주위에 염산을 생성하지 않는다. 이것은 금속배선(31)이 침식되지 않는다는 것을 나타낸다. 그러나, 분해된 고분자막(8)은 비침식 애싱방법에 의해 애싱될 수 없어서 분해된 고분자막(8)은 제 1금속배선(31)에 잔류되게 된다.
제 1(e)도는 반도체 기판(1)상에 다중 금속배선을 제조하는 제 5단계를 도시한 것이다. 제 1(e)도에서, 제 1절연층(2)과 제 1금속배선(31)상에 제 2절연층(5)이 형성되어, 제 2절연층(5)에 접촉공(6)을 제공한다. 다음에, 제 2하부도포층(10)을 통하여 제 2절연층(5)상에 제 2금속배선(71)이 제조되어, 제 1금속배선(31)이 접촉공(6)내에 채워진 금속을 통하여 제 2금속배선(71)과 접촉하게 된다. 제 2금속층(71)을 형성하기 위하여는, 제 1(a)도∼제 1(d)도에 의하여 설명된 바와 같이 동일한 방법과 재료를 각각 적용하여 사용할 수 있다.
상기 제 1∼제 5단계에서는, 제 1(d)도에 도시한 바와 같이 레지스트 애싱단계에서 비침식성 애싱방법을 적용하므로, 염산으로 인한 금속배선의 침식발생이 방지된다. 그러나, 분해된 고분자막(8)은 제 1(d)도 및 제 1(e)도에서 빗금친 부분으로 도시된 바와 같이 제 1금속배선(31) 상부표면에 잔류되며, 다른 분해된 고분자막(11)은 제 1(e)도에 제 2금속배선(71)상에 빗금친 부분으로 도시된 바와같이 제 2금속배선(71)의 상부표면에 잔류된다.
분해된 레지스트층은 전기적으로 도전성이 아니고 제 1금속배선(31)에 대하여 행해진 불희석질산과 비침식 에칭처리에 의해 금속배선에서 제거되는 것이 어렵다. 제 1(e)도와 관련하여 설명을 생략한 불희석 질산처리는 제 2금속배선(71)의 제조전에 제 1금속배선(31)에 행해지는 것이 필요하다. 그결과, 제 1금속배선(31)이 제 1(e)도에 도시된 바와같이 접촉공(6)을 통하여 제 2금속배선(71)과 접속될 때, 제 1금속배선(31)의 상부표면에 잔류된 분해된 고분자막(8)은 제 1금속배선(31)과 제 2금속배선(71)사이의 전기전도를 저하시키거나 상실시킨다. 따라서, 분해된 고분자막은 반도체장치의 수율과 신뢰성을 저하시키는 원인이 되어,이 문제점을 해결할 필요성이 있었다.
그러므로, 본 발명의 목적은 레지스트 애싱이 수소 및/또는 일산화수소를 포함하는 산소애싱가스로 행해진 후에 분해된 고분자막을 생성하지 않도록 반도체장치의 제조방법을 개선하는데 있다.
본 발명의 다른 목적은 반도체장치의 수율과 신뢰성을 증가시키는데 있다.
이들 목적은 금속 건식 에칭단계에서 분해된 고분자막을 생성하지 않도록 금속 건식 에칭방법을 개선함으로써 달성된다. 금속 건식 에칭방법의 개선은 금속 건식 에칭단계의 개시시 경화된 레지스트 패턴을 생성시키도록 레지스트 패턴을 경화함으로써 달성된다. 경화된 레지스트 패턴은 이하 경화UV선이라 하는 UV선을 조사하여 레지스트 패터닝 단계 종결후 레지스트 패턴 위에 생성된다. 그 다음에, 금속 건식에칭은 마스크로서 경화된 레지스트 패턴을 사용하여 염소를 포함하는 반응가스로 행해진다. 경화 UV선은 불활성기체 또는 공기의 분위기, 또는 가능하다면 진공분위기에서 레지스트 패턴상에 조사된다.
경화된 레지스트 패턴은 어떠한 분해된 고분자막도 잔류시키지 않고 염산에 기인하는 어떠한 침식도 발생시킴이 없이, H 및/또는 OH를 포함하는 산소 애싱가스로 행해진 레지스트 애싱단계에서 애싱될 수가 있다.
이렇게 반도체 장치의 제조방법을 개선하면, 다중 금속배선 사이의 전기접속은 안정하게 저저항으로 이룰 수가 있어서, 반도체장치의 수율 및 신뢰성을 증가시킬 수 있다.
제 2(a)도 내지 제 2(f)도는 반도체장치를 제조하기 위한 본 발명의 바람직한 실시예의 방법을 나타내기 위하여, 반도체장치의 부분단면도를 도시한 것이다. 제 2(a)도 내지 제 2(f)도에 있어서, 제 1(a)도 내지 제 1(e)도에서와 동일한 참조숫자는 제 1(a)내지 제 1(e)도에서와 동일한 부분을 표시한다.
제 2(a)도는 제 1(a)도와 관련하여 기술된 제 1단계와 동일한 제 1단계를 도시한 것이다. 제 2(a)도에서 도시된 제 1단계에 있어서, 제 2(a)도에 도시되지 않은 접촉공을 갖는 제 1절연층(2)은 제 2(a)도에 도시되지 않은 반도체소자를 포함하는 반도체 기판(1)상에 제조되고, 제 1금속층(3)은 제 1절연층(2)상에 스퍼터링되거나 증착되고, 제 2(a)도에서 양(+)레지스트층인 레지스트층(4)은 제 1금속층(3)상에 제조된다. 제 2(a)도에 있어서, 제 1절연층(2)은 이산화실리콘(SiO2)으로 구성되고 두께 1μm되도록 화학증기증착(CVD)법에 의해 제조되고, 제 1금속층(3)은 소량의 구리함유 알루미늄 합금으로 구성되고, 두께 1μm되도록 제조되며, 레지스트층(4)은 두께 약 2μm되도록 감광성 재료로 구성된다.
제 2(b)도는 제 1(b)도와 관련하여 기술된 제 2단계와 동일한 제 2단계를 도시한 것이다. 제 2(b)도에 도시된 제 2단계는 이하 패터닝 UV선이라 하며, 실온에서 365nm 또는 100。C에서 436nm 등의 파장을 갖는 UV선을 사용하여 레지스트층(4)을 광학적으로 패턴화하여 레지스트 패턴(41)이 제 1금속층(3)에 생성되는 레지스트 패터닝단계에 대응한다.
제 2(c)도는 본 발명의 요지인 제 3단계를 도시한 것이다.
이 제 3단계에 있어서, 분해된 고분자막이 염소를 포함하는 반응가스로 행해진 금속 건식 에칭단계에서 레지스트 패턴(41)을 생성시키지 않도록 하기 위하여, 레지스트층(41)이 레지스트 패턴(41)위에 조사된 경화 UV선에 의해 경화된다. 금속 건식에칭은 제 2(d)도와 관련하여 이하 설명된다. 제 3단계에 있어서, 경화 UV선은 공기의 분위기에서 100∼170。C까지 가열된 레지스트 패턴(41)위에 조사된다. 레지스트층(41)의 내부를 충분히 경화하기 위하여, 경화 UV선은 파장순으로 180nm에서 330nm의 파장으로부터 선택된 다른 파장으로 몇시간 조사된다. 예를들면, 조사는 초기에는 300nm 등의 장파장, 그 다음에는 250nm 등의 중간파장, 최후에는 210nm 등의 단파장으로 3시간 실행된다. 경화 UV선이 약 90초간 700mW∼1000mW로 조사될 때, 레지스트층(41)은 약 1.5μm두께로 경화된다. 분해된 고분자막이 레지스트 패턴(41)상에 생성되지 않도록 하기 위하여, 적어도 1μm두께의 레지스트 패턴을 경화시키는 것이 요구된다. 제 2(c)도는 2μm두께의 레지스트 패턴(41)이 완전히 경화되는 경우를 도시한 것이다. 경화를 촉진하기 위하여 레지스트 패턴의 온도를 증가시키는 것이 바람직하다. 그러나, 레지스트 패턴(41)의 형상이 변경되지 않도록 하기 위하여 약 100。C∼170。C내의 온도를 설정하는 것이 바람직하다.
경화 UV선을 조사하는 것에 의하여, 레지스트 패턴(41)은 경화된 레지스트가 제 2(C)도에 점으로 표시된 바와같이 되도록 경화된다.
제 2(d)도는 금속 건식 에칭단계에 대응하는 제 4단계를 도시한 것이다. 금속 건식에칭은 마스크로서 경화된 레지스트 패턴(411)을 사용하여, 염소반응가스, 예를들면 염소화 삼염화붕소(Cl+BCl3)를 포함하는 반응가스로 반응이온 에칭방법에 의하여 제 1금속층(3)에 실행된다. 그 결과, 제 1금속층(3)은 제거되어 경화된 레지스트 패턴(411)아래에 놓여진 제 1금속배선(31)이 잔류된다. 더욱이, 경화된 레지스트 패턴(411)이 레지스트 패턴(41)대신에 제공되고 경화된 레지스트 패턴(411)이 금속 건식 에칭단계에서 생성된 삼염화 알루미늄과 반응하지 않기 때문에, 분해된 고분자막은 경화된 레지스트 패턴(411)상에 생성된다.
제 2(e)도는 레지스트 애싱단계에 대응하는 제 5단계를 도시한 것이다. 제 2(e)도에 있어서, 경화된 레지스트 패턴(411)은 제 1금속배선(31)이 제 1절연층(2)의 상부표면에서 나타나도록 비침식 애싱방법에 의해 애싱된다. 즉, 경화된 레지스트 패턴(411)은 H 및/또는 OH를 포함하는 산소반응 애싱가스의 다운플로우 플라즈마에 의해 에싱된다. 예를들면, 레지스트 애싱단계는 1∼2Torr압력에서 1000/100비율의 산소(O3)와 수증기(H2O)를 포함하는 애싱가스의다운플로우 플라즈마의 1KW 전력으로 실행된다. 이렇게 비침식 에칭방법을 적용하면, 제 3단계에서 생성된 염소는 H 또는 OH와 결합되어, 제 2(e)도에 도시되지 않은 에칭챔버에서 배기되는 기체상의 염화수소를 생성한다.
제 2(f)도는 반도체 기판(1)상에 다중 금속배선의 제조에 대한 제 6단계를 도시한 것이다. 제 2(f)도에 있어서, 제 2절연층(5)은 제 1절연층(2)와 제 1금속배선(31)의 상부표면에 형성되고 제 2절연층(5)내에 접촉공(6)을 제공한다. 제 2금속배선(71)은 제 1금속배선(31)이 금속으로 채워진 접촉공(6)을 통하여 제 2금속배선(71)과 접촉하게 되도록 제 2절연층(5)에 제조된다. 제 2금속층(71)을 형성하기 위하여, 제 2(a)도 내지 제 2(d)도와 관련하여 설명된 것과 동일한 단계를 적용할 수가 있다. 분해된 고분자막이 금속 건식 에칭단계에서 경화된 레지스트 패턴(411)에 생성되지 않고 경화된 레지스트 패턴(411)이 레지스트 애싱단계에서 완전히 애싱될 수 있으므로, 제 1금속배선(31)과 제 2금속배선(71)은 상호 견고하게 접촉될 수 있어서, 접촉공(6)에서 약간의 저항을 일으킨다.
분해된 고분자막이 경화된 레지스트 패턴상에 생성되는 경우의 예는 제 3(a)도에 도시되어 있고, 분해된 고분자막이 경화된 레지스트 패턴상에 생성되지 않는 경우의 예는 제 3(b)도에 도시되어 있다. 제 3(a)도와 제 3(b)도는 반도체장치에 제조된 알루미늄 배선의 상부표면의 현미경 사진을 도시한 것으로, 레지스트 애싱단계가 별개로 종결된 후에 바로 위에 부분적으로 도시한 것이다. 제 3(a)도와 제 3(b)도에 있어서, 반도체장치의 사진은 반도체장치의 동일한 제조 조건하에서 찍은 것이다. 즉, 경화 UV선은 금속 건식 에칭단계 이전에 레지스트 패턴상에 조사되고, 금속 건식에칭은 염소를 포함하는 반응가스로 실행되고 레지스트 애싱은 수증기를 포함하는 산소가스의 다운플로우 플라즈마로 실행된다.
제 3(a)도는 경화 UV선에 의해 레지스트 패턴의 내부가 아니라 레지스트 패턴의 표면부인 레지스트 패턴에 실행되는 경우를 도시한 것이다. 그 결과, 금속 건식 에칭단계에 있어서, 레지스트 패턴 표면의 경화된 부분은 플라즈마에 의해 부분적으로 제거되어, 레지스트의 경화되지 않은 내부가 레지스트 패턴의 표면으로부터 생긴다. 경화되지 않고 레지스트 패턴으로 생기는 레지스트가 에칭에 의해 생성된 염화알루미늄과 결합되어, 분해된 고분자막이금속배선에 생성된다. 레지스트 애싱이 종결되더라도 분해된 고분자막이 금속배선에 잔류된다. 잔류된 분해된 고분자막은 제 3(a)도의 크랙 패턴으로 도시되어 있다.
제 3(b)도는 제 2(c)도와 관련하여 제 3단계에서 설명된 바와같이 UV선의 파장을 변화시켜 레지스트 패턴의 경화를 완전히 실행하는 경우를 도시한 것이다. 그 결과, 금속 건식 에칭단계에 있어서, 분해된 고분자막이 생성되지 않고 경화된 레지스트 패턴의 표면만이 얻어지며, 경화된 레지스트 패턴이 레지스트 애싱단계에서 완전히 애싱된다. 그러므로, 금속배선의 미세 표면은 제 3(b)도에 도시된 바와같이, 레지스트 애싱단계후 얻어진다.
상술된 바람직한 실시예에 있어서, 양(+)레지스트가 레지스트 패터닝 단계에 적용되는 경우에 본 발명을 적용할 수가 있다.
Claims (9)
- 알루미늄으로 구성되는 금속배선을 반도체 기판상에 형성하는 방법에 있어서, 반도체 기판상에 절연층을 배치하고, 절연층상에 하부도포층을 배치하고, 하부도포층상에 알루미늄으로 구성되는 금속층을 배치하고, 금속층상에 래지스트층을 배치하고,레지스트층에 첫 번째 자외선을 조사하여 금속층상에 레지스트 패턴을 형성하고, 상기 패턴화된 레지스트층을 현상하여, 하부도포층을 통하여 상기 금속층상의 일부를 노출하는 레지스트 패턴 마스크를 형성하고, 경화된 레지스트 패턴 마스크를 통하여, 염소를 포함하는 반응가스로 금속층을 에칭하여 경화된 레지스트 패턴 마스크 아래에 금속 배선을 잔류시키며, 산소 및, 수소와 일산화수소중 적어도 하나로 구성되는 애싱가스로 경화된 레지스트 패턴 마스크를 애싱하는 단계로 구성되는 것을 특징으로 하는 반도체 기판상의 금속배선 형성방법.
- 제 1항에 있어서, 레지스트 패턴 마스크상에 두 번째 경화 자외선을 조사하는 단계가 공기의 분위기하에 실행되는 방법.
- 제 1항에 있어서, 레지스트 패턴 마스크상에 두 번째 경화 자외선을 조사하는 단계가 진공분위기하에 실행되는 방법.
- 제 1항에 있어서, 레지스트 패턴 마스크상에 두 번째 경화 자외선을 조사하는 단계가 180nm∼330nm파장의 범위로부터 선택된 파장을 갖는 두 번째 경화 자외선에 의해 실행되는 방법.
- 제 4항에 있어서, 두 번째 경화 자외선을 조사하는 단계가 상기 범위내의 파장순으로 실행되는 방법.
- 제 1항에 있어서, 레지스트 패턴 마스크상에 두 번째 경화 자외선을 조사하는 단계가 100∼170。C까지 레지스트 패턴 마스크의 온도를 상승시켜 실행되는 방법.
- 제 1항에 있어서, 레지스트 패턴 마스크상에 두 번째 경화 자외선을 조사하는 단계가 적어도 1μm두께의 레지스트 패턴 마스크를 경화하기 위하여 실행되는 방법
- 제 1항에 있어서, 하두보포층을 배치하는 단계에서의 하부도포층이 티탄으로 구성되는 방법.
- 제 1항에 있어서, 하부도포층을 배치하는 단계에서의 하부도포층이 절연층상에 놓이고 질화티탄으로 구성되는 층과 티탄으로 구성되는 층의 2층으로 구성되는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5117482A JPH06333924A (ja) | 1993-05-20 | 1993-05-20 | 半導体装置の製造方法 |
| JP93-117482 | 1993-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027081A KR940027081A (ko) | 1994-12-10 |
| KR0138009B1 true KR0138009B1 (ko) | 1998-06-15 |
Family
ID=14712803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940003789A KR0138009B1 (ko) | 1993-05-20 | 1994-02-28 | 반도체장치의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5783459A (ko) |
| JP (1) | JPH06333924A (ko) |
| KR (1) | KR0138009B1 (ko) |
| GB (1) | GB2278234B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0134108B1 (ko) * | 1994-06-30 | 1998-04-20 | 김주용 | 반도체 소자의 제조방법 |
| JP3575240B2 (ja) * | 1996-11-01 | 2004-10-13 | 富士通株式会社 | 半導体装置の製造方法 |
| US6613681B1 (en) * | 1998-08-28 | 2003-09-02 | Micron Technology, Inc. | Method of removing etch residues |
| JP4108228B2 (ja) * | 1999-07-15 | 2008-06-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US6830877B2 (en) * | 2001-12-31 | 2004-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming via and contact holes with deep UV photoresist |
| WO2003098662A2 (en) * | 2002-05-14 | 2003-11-27 | Tokyo Electron Limited | PLASMA ETCHING OF Cu-CONTAINING LAYERS |
| CA2644000C (en) * | 2006-03-14 | 2013-09-24 | James Bradac | Concrete forming tube |
| EP2166564B1 (en) * | 2008-09-19 | 2017-04-12 | Imec | Method for removing a hardened photoresist from a semiconductor substrate |
| WO2012085849A2 (en) * | 2010-12-23 | 2012-06-28 | Aluart Ip Pty Limited | Process and apparatus for manufacturing of an etched metal substrate |
| US8962469B2 (en) | 2012-02-16 | 2015-02-24 | Infineon Technologies Ag | Methods of stripping resist after metal deposition |
| CN104576512B (zh) * | 2013-10-28 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种避免通孔金属发生电化学腐蚀的处理方法 |
| CN106865488B (zh) * | 2017-02-08 | 2018-08-21 | 上海华虹宏力半导体制造有限公司 | 锗层图形化方法及硅基mems运动传感器的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0271520A (ja) * | 1988-09-07 | 1990-03-12 | Oki Electric Ind Co Ltd | レジストの除去方法 |
| KR930008866B1 (ko) * | 1990-04-20 | 1993-09-16 | 가부시키가이샤 도시바 | 반도체장치 및 그 제조방법 |
| KR950010044B1 (ko) * | 1990-06-27 | 1995-09-06 | 후지쓰 가부시끼가이샤 | 반도체 집적회로의 제조방법 및 그에 사용된 제조장치 |
| JPH04278535A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | 配線形成方法 |
-
1993
- 1993-05-20 JP JP5117482A patent/JPH06333924A/ja active Pending
-
1994
- 1994-02-09 US US08/193,747 patent/US5783459A/en not_active Expired - Lifetime
- 1994-02-28 KR KR1019940003789A patent/KR0138009B1/ko not_active IP Right Cessation
- 1994-04-07 GB GB9406904A patent/GB2278234B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2278234A (en) | 1994-11-23 |
| KR940027081A (ko) | 1994-12-10 |
| GB2278234B (en) | 1996-11-13 |
| JPH06333924A (ja) | 1994-12-02 |
| GB2278234A8 (en) | |
| US5783459A (en) | 1998-07-21 |
| GB9406904D0 (en) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3900944A (en) | Method of contacting and connecting semiconductor devices in integrated circuits | |
| KR0138009B1 (ko) | 반도체장치의 제조방법 | |
| KR20010031049A (ko) | 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들 | |
| EP0156999A2 (en) | A method of forming a conductive film on an insulating region of a substrate | |
| JP3510085B2 (ja) | 銅の選択堆積方法および接着性導電体界面 | |
| US7541275B2 (en) | Method for manufacturing an interconnect | |
| US6103457A (en) | Method for reducing faceting on a photoresist layer during an etch process | |
| KR0172026B1 (ko) | 평탄성이 개선된 유전막을 갖는 다중층 상호접속 구조 제조 방법 | |
| JPS62290153A (ja) | 多レベル金属集積回路の製造方法 | |
| TW200408049A (en) | BARC shaping for improved fabrication of dual damascene integrated circuit features | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| KR100293080B1 (ko) | 반도체장치제조방법 | |
| TWI227046B (en) | Process of metal interconnects | |
| US6900063B2 (en) | Methods and apparatuses for producing a polymer memory device | |
| US6495455B2 (en) | Method for enhancing selectivity between a film of a light-sensitive material and a layer to be etched in electronic semiconductor device fabrication processes | |
| US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| KR100395775B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000235978A (ja) | 半導体装置の製造方法 | |
| JPH0878414A (ja) | 半導体装置およびその製造方法 | |
| JP3584785B2 (ja) | フッ素樹脂膜の形成方法および半導体装置並びにその製造方法 | |
| JP2831646B2 (ja) | 半導体装置の製造方法 | |
| KR100628217B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR980011877A (ko) | 반도체장치의 층간 접속방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090209 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |