JPH04278535A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH04278535A
JPH04278535A JP4148791A JP4148791A JPH04278535A JP H04278535 A JPH04278535 A JP H04278535A JP 4148791 A JP4148791 A JP 4148791A JP 4148791 A JP4148791 A JP 4148791A JP H04278535 A JPH04278535 A JP H04278535A
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
wiring
residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4148791A
Other languages
English (en)
Inventor
Takao Akiyama
秋山 孝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4148791A priority Critical patent/JPH04278535A/ja
Publication of JPH04278535A publication Critical patent/JPH04278535A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線形成方法に関し、
特にアルミニウムに少量のシリコンと銅を含有する合金
属の配線を形成する配線形成方法に関する。
【0002】
【従来の技術】近年において、半導体集積回路の高集積
化に伴い、アルミ配線技術においては、各種のマイグレ
ーションの発生が確認され、マイグレーション抑制効果
として、微量のシリコンや銅の添加が知られており、す
でに量産に導入されている。しかし、上記配線材料は微
細加工する上で数多くの問題をかかえており、その1つ
として、上記配線材料の微細パターニングに用いられる
ドライエッチングの際に発生する残渣がある。これは、
ドライエッチング中に、アルミ中に含まれる銅やシリコ
ンの塩化物の蒸気圧が低いために生じる。この残渣は配
線間のリークを引き起こし易く、半導体集積回路の信頼
性を低下させる原因にもなる。以下に、アルミニウムに
総重量比0.1〜0.5%のシリコンと、総重量比0.
1〜0.5%の銅をそれぞれ添加した配線材料(以下A
l−Si−Cu合金と略す)を半導体集積回路の配線材
料に用いた場合の配線加工技術を図を参照して説明する
【0003】図2(a)〜(d)は従来の配線形成方法
の一例を説明するための工程順に示す半導体チップの断
面図である。まず、図2(a)に示す様に、所定の拡散
層,絶縁膜等が形成された半導体基板1の表面にAl−
Si−Cu合金膜2をスパッタ蒸着法により約1.0μ
m積層する。次に、図2(b)に示すように、その上に
フォトリソグラフィ工程により微細なレジストパターン
3を厚さ約2.0μm形成する。ここで、図2(c)に
示すようにレジストパターンの耐ドライエッチ性向上を
目的として紫外光(UV光)を照射する。次に、図2(
d)に示すように、レジストパターン3をマスクとして
Al−Si−Cu合金をリアクティブ・イオン・エッチ
ング(R.I.E.)法によりドライエッチングを行う
。ここで用いられるドライエッチングガスとしては、塩
素系ガス(三塩化ホウ素,塩素など)に、Al−Si−
Cu合金のサイドエッチ、及び腐食の防止を目的とした
フロン系ガス(四フッカ炭素など)を少量添加したガス
が一般に用いられる。Al系合金のドライエッチングは
ラジカル性が強いために、エッチャントである塩素系イ
オンの入射エネルギーにはあまり依存しない。しかし、
添加物のシリコンや銅はその塩化物の蒸気圧が低いため
に、主としてイオンのスパッタリングによりエッチング
が進行する。したがって、図2(d)に示すように、こ
のシリコンや銅は残渣4として発生し易く、これはショ
ートの原因となり、半導体集積回路の製造上好ましくな
い。さて、Al−Si−Cu合金のドライエッチングの
従来の実施例を具体的に示す。用いたガスは、塩素10
〜30sccm(sccmは、摂氏零度、1気圧の下で
1分間に何cc流れるかを示すstandard  c
c/minuteの略)、三塩化ホウ素100〜150
sccm,四フッ化炭素10〜20sccmの混合ガス
である。13.56MHzの高周波電源からの出力は1
500〜2000W,エッチングの真空度は0.133
〜0.399Paとし、20分間のエッチングを行った
。装置はバッチ式のR.I.E.装置で、上部電極と下
部電極の間隔は約10cmである。エッチング終了後、
半導体基板を光学顕微鏡で観察したところ、半導体基板
全面に前述したような残渣が見られた。電極間隔を変化
させた場合、10cmより広げると残渣がより発生し易
くなり、逆に10cmより狭めると、残渣は減少するが
、サイドエッチが起り、好ましい形状は得られない。
【0004】
【発明が解決しようとする課題】上述した様に、アルミ
ニウムに微量のシリコンや銅が添加された配線材料のド
ライエッチングを行う場合、塩素系ガスにフロン系ガス
を少量添加したガスが一般に用いられるが、この場合、
シリコンや銅の反応生成物である塩化物は蒸気圧が低い
ため、このシリコンや銅がドライエッチング後に残渣と
して残り易いという問題点があった。
【0005】本発明の目的は、かかる問題を解消する配
線形成方法を提供することである。
【0006】
【課題を解決するための手段】本発明の配線形成方法は
、半導体基板に形成されるアルミニウムに少量のシリコ
ンと銅を含有する合金膜を2枚の電極を有するドライエ
ッチング装置により選択的にエッチングし、配線を形成
する配線形成方法において、塩素系ガスに少量のフロン
系ガスを添加した混合ガスを用いてドライエッチングす
る第1の工程と、この工程後に引続きフロン系ガスのみ
を用い、上記した2枚の電極の間隔を第1の工程の際の
4分の1以下にしてドライエッチングする第2の工程と
を含んで構成される。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
【0008】図1(a)〜(e)は、本発明の配線形成
方法の一実施例を説明するための工程順に示す半断面図
である。この配線形成方法は、先ず、図1(a)に示す
ように、拡散層及び絶縁膜等が形成された半導体基板1
の表面にスパッタ蒸着法により1%シリコン及び0.5
%の銅を添加したアルミニウム合金(Al−Si−Cu
合金)を被着して膜厚が約1.0μmのAl−Si−C
u合金膜2を形成する。次に、図1(b)に示すように
このAl−Si−Cu合金膜2上にレジスト膜3を形成
した後に、フォトリソグラフィにより微細なレジストパ
ターン3を形成する。更に、図1(c)に示すように基
板の全面に紫外(UV)光を照射することにより、レジ
スト膜3を硬化させてレジストパターンの耐ドライエッ
チング性を向上させる。次に、図1(d)に示すように
、レジスト膜3をマスクとして、RIE法によりAl−
Si−Cu合金膜2をドライエッチングすることにより
、所定の配線を形成する。この場合、エッチング装置と
しては、バッチ式RIE装置を使用し、ドライエッチン
グガスとしては、10sccmのフロン系ガスであるト
リフロウル水素化カーボンを、100sccmの三塩化
ホウ素及び50sccmの塩素系ガスに添加した混合ガ
スを使用すればよい。このとき、例えば、エッチング時
の圧力は20〜40mTorrとし、高周波電源の出力
は1kwとした。また、上部電極と下部電極との間隔は
10cmとする。
【0009】ドライエッチング終了後、エッチングチャ
ンバー内を十分に真空排気した後、電極間隔を10→2
cmへ変え、図1(e)に示すようにフロン系ガスによ
るドライエッチングを行う。このドライエッチングは、
上記したAl−Si−Cu合金膜2のドライエッチング
の際に発生する残渣を除去することを、その目的として
いる。その際、例えばフロン系ガスとして四フッ化炭素
を20〜30sccm流し、エッチング時の圧力は20
0〜300mTorr,高周波電源の出力は1kwとす
れば良い。また、エッチング時間は30秒程度で良い。 実際に上記条件下で半導体基板をドライエッチングした
結果、半導体基板上に形成された配線パターンを光学顕
微鏡で観察したところ、残渣は全く発生していないこと
が確認された。
【0010】このフロン系ガスでのエッチングは、20
秒以下では完全に残渣を除去することは出来ない。また
、30秒より長い時間行った場合、残渣は完全に除去さ
れるが、下地絶縁膜のエッチング量が大きくなり、半導
体装置の信頼性を低下させるため、好ましくない。また
、電極間隔は3cm以上では、配線下の絶縁膜が等方的
にエッチングされてしまう。サイドエッチ現象を極力を
小さくすることで、電極間隔を2cm程度とする。この
ことによりプラズマ中のイオンの加速エネルギーが高ま
るため、半導体基板上でのスパッタリング効果が大きく
なり、その結果、短いエッチング時間でも、残渣除去に
十分な効果がある。勿論、この電極間隔は、1cm以下
にすることは、下地面を損傷することになり、この方法
では避けている。
【0011】次に、本発明の配線形成方法の他の実施例
について説明する。この実施例は、前述の実施例の最終
工程のドライエッチの条件が異なるものである。すなわ
ち、本実施例においては、Al−Si−Cu合金膜2の
ドライエッチング後、前述の実施例と同様にエッチング
チャンバ内を十分に真空に引いた後、電極間隔を1cm
とし、フロン系ガスとしてトリフロウル水素化カーボン
を用いたドライエッチングを行う。その際、例えばトリ
フロウル水素化カーボンを20〜30sccm流し、エ
ッチング時の圧力は200〜300mTorr,高周波
電源の出力は1kwとすれば良い。また、エッチング時
間は30秒程度で良い。本実施例によれば、第1の実施
例と同様の効果を奏すると共に、ドライエッチングの際
、下地絶縁膜のエッチングレートが四フッ化炭素を用い
た場合0.06μm/minであるのに対して、0.0
35μm/minと低いため、エッチング時間に対して
広くマージンが持てることになる。また、本実施例にお
いても、実際に上記工程により半導体基板をドライエッ
チングした結果、半導体基板上に形成された配線パター
ンを光学顕微鏡で観察したところ、残渣は全く発生して
いないことが確認された。
【0012】
【発明の効果】以上説明したように本発明によればアル
ミニウムに少量のシリコンと銅とを含有する合金膜をド
ライエッチングする際に、塩素系ガスに少量のフロン系
ガスを添加した混合ガスを用いてドライエッチングする
第1の工程の後に、フロン系ガスのみを用いて2枚の電
極間隔を第1の工程での際の4分の1以下としてドライ
エッチングするので、より異方性エッチング度が強調さ
れ、発生した残渣を完全に除去することができ、信頼性
が高い配線形成方法が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明の配線形成方法の一実施例を説明するた
めの工程順に示す半導体チップの断面図である。
【図2】従来の配線形成方法の一例を説明するための工
程順に示す半導体チップの断面図である。
【符号の説明】
1    半導体基板 2    Al−Si−Cu合金膜 3    レジストパターン 4    残渣

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板に形成されるアルミニウム
    に少量のシリコンと銅を含有する合金膜を2枚の電極を
    有するドライエッチング装置により選択的にエッチング
    し、配線を形成する配線形成方法において、塩素系ガス
    に少量のフロン系ガスを添加した混合ガスを用いてドラ
    イエッチングする第1の工程と、この工程後に引続きフ
    ロン系ガスのみを用い、上記した2枚の電極の間隔を第
    1の工程の際の4分の1以下にしてドライエッチングす
    る第2の工程とを含んでいることを特徴とする配線形成
    方法。
JP4148791A 1991-03-07 1991-03-07 配線形成方法 Pending JPH04278535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4148791A JPH04278535A (ja) 1991-03-07 1991-03-07 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4148791A JPH04278535A (ja) 1991-03-07 1991-03-07 配線形成方法

Publications (1)

Publication Number Publication Date
JPH04278535A true JPH04278535A (ja) 1992-10-05

Family

ID=12609711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4148791A Pending JPH04278535A (ja) 1991-03-07 1991-03-07 配線形成方法

Country Status (1)

Country Link
JP (1) JPH04278535A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783459A (en) * 1993-05-20 1998-07-21 Fujitsu Limited Method for fabricating a semiconductor device
KR100464660B1 (ko) * 1997-10-29 2005-04-06 매그나칩 반도체 유한회사 반도체 소자의 식각부산물 제거방법
JP2011515828A (ja) * 2008-02-08 2011-05-19 ラム リサーチ コーポレーション プラズマ処理システムにおける面積比変更のための方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783459A (en) * 1993-05-20 1998-07-21 Fujitsu Limited Method for fabricating a semiconductor device
KR100464660B1 (ko) * 1997-10-29 2005-04-06 매그나칩 반도체 유한회사 반도체 소자의 식각부산물 제거방법
JP2011515828A (ja) * 2008-02-08 2011-05-19 ラム リサーチ コーポレーション プラズマ処理システムにおける面積比変更のための方法および装置
JP2014041827A (ja) * 2008-02-08 2014-03-06 Lam Research Corporation プラズマ処理システムにおける面積比変更のための方法および装置
US10161042B2 (en) 2008-02-08 2018-12-25 Lam Research Corporation Apparatus for changing area ratio in a plasma processing system

Similar Documents

Publication Publication Date Title
JP2711538B2 (ja) 傾斜コンタクトエッチ方法
JPS6352118B2 (ja)
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
US5651856A (en) Selective etch process
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
CN101148765A (zh) 硅片蚀刻方法
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
JPH07147271A (ja) 半導体装置の製造方法
JP2574045B2 (ja) プラズマ散乱現象を利用した蝕刻方法
JPH10189537A (ja) ドライエッチング方法
JPH09321026A (ja) 半導体装置の製造方法
JPH04278535A (ja) 配線形成方法
KR0166205B1 (ko) 반도체장치의 폴리사이드 게이트 형성방법
JP2950110B2 (ja) プラズマエッチング方法
JPH11145112A (ja) パターニング方法
JPH104084A (ja) 金属系膜のエッチング方法
JPH07263426A (ja) 積層配線のドライエッチング方法
KR100282416B1 (ko) 반도체소자의제조방법
JPH0661195A (ja) 半導体装置の製造方法
JPH0670987B2 (ja) 半導体装置の製造方法
JPH04103123A (ja) 配線形成方法
JPS58132933A (ja) 選択ドライエツチング方法
JP2006128245A (ja) 絶縁膜の加工方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000307