KR0138008B1 - 금속배선층 형성방법 - Google Patents
금속배선층 형성방법Info
- Publication number
- KR0138008B1 KR0138008B1 KR1019930027229A KR930027229A KR0138008B1 KR 0138008 B1 KR0138008 B1 KR 0138008B1 KR 1019930027229 A KR1019930027229 A KR 1019930027229A KR 930027229 A KR930027229 A KR 930027229A KR 0138008 B1 KR0138008 B1 KR 0138008B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- metal layer
- layer
- forming
- film
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 45
- 239000002184 metal Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 238000004519 manufacturing process Methods 0.000 title 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 15
- 239000010937 tungsten Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000009036 growth inhibition Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 41
- 238000001465 metallisation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선층 형성방법에 관한 것으로, 반도체소자의 광역적 단차를 성장억제용으로 산화막을 이용하여 선택적텅스텐을 단차가 깊은 곳에서만 선택적으로 증착시킨 후, 금속배선층을 형성함으로써 금속배선층을 형성하는 사진, 식각공정의 공정마진을 확보할 수 있어 반도체소자의 수율 및 신뢰성을 증가시키는 기술이다.
Description
제 1 도 내지 제 4 도는 본 발명에 의한 금속배선층 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1:실리콘 기판2:활성층
3:소자분리막4:셀부
5:주변회로부6:콘택홀
7:장벽금속층8:금속층
9:산화막10:선택적텅스텐
11:감광막패턴12:산화막패턴
본 발명은 금속배선층 형성방법에 관한 것으로, 반도체소자의 광역적 단차를 성장억제용으로 산화막을 이용하여 선택적텅스텐을 단차가 깊은 곳에만 선택적으로 증착시킨 후, 금속배선층을 형성함으로써 금속배선층을 형성하는 사진, 식각공정의 공정마진을 확보할 수 있게 반도체소자의 수율 및 신뢰성을 증가시키는 기술이다.
종래기술에 의한 금속배선층 형성공정은 몇가지 어려움이 있다. 사진 공정시, 단차가 낮은 곳을 기준으로 노광시키면 단차가 높은 곳에서 과도한 노광으로 감광막의 손실이 크고, 단차가 높은 곳을 기준으로 노광시키면 단차가 낮은 곳에서는 감광막패턴이 형성되지 않고 노광부족으로 붙어 버리는 등과같은 문제점이 있고 상기 금속배선층 형성은 후속공정에 속하기 때문에 단차의 형향을 심각하게 받는다. 그리고, 금속층은 전원공급의 역할을 하기 때문에 저항값을 낮게하기위해 반도체소자의 다른층보다 두꺼울 수 밖에 없으므로 높은 단차비는 필연적이다. 그래서, 금속층 식각시 공정이 아주 어렵다. 한편, 금속층과 감광막의 식각선택비는 통상의 다른층, 예를들어 산화막, 질화막 또는 다결정실리콘막과 감광막의 식각선택비 보다 현저하게 낮은 1.5 : 1 정도이다. 그러므로 금속층 모양을 손실없이 형성하려고 하면 충분한 두께의 감광막이 필요하고, 그러면 감광막의 두께 증가로 인하여 사진공정의 해상력(resolution)이 금속히 감소하여 패턴형성이 불가능해진다.
따라서, 본 발명에서는 셀부와 주변회로부의 수직높이, 즉 광역단차의 1 / 2 지점에서부터 단차가 높은 셀부로 산화막 또는 질화막패턴을 사진, 식각공정으로 형성한 다음, 금속배선층이 노출된 곳에만 선택적텅스텐을 증착시켜 단차를 감소시키고 후속공정을 실시함으로써 금속배선층을 형성하여 소자의 신뢰성 및 수율을 높이는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명의 특징은, 실리콘기판의 상부에 소자분리막 및 콘택홀을 형성하고 그상부에 기판과의 접착성을 양호하게 하는 장벽금속층과 금속층을 증착하는 고정과, 금속층의 상부에 산화막을 도포하고 셀부와 주변회로부의 광역단차의 1 / 2 되는 곳에서 산화막을 사진, 식각공정으로 형성하는 공정과, 상기 산화막을 성장억제층으로 이용하여 선택적텅스텐을 토출된 금속층 상부에 증착시키는 공정과, 상기 상부구조전체에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 먼저 셀부의 산화막을 건식식각하여 산화막패턴을 형성한 다음, 주변회로부의 선택적텅스텐을 식각하는 공정과, 상기 산화막을 마스크로 하여 금속층 및 장벽금속층을 식각하는 공정을 포함하는데 있다.
이하, 첨부된 도면을 참고로하여 본 발명을 설명하기로 한다.
제1도 내지 제4도는 본 발명에 의한 금속배선층 형성공정을 도시한 단면도이다.
제1도는 반도체기판(1) 상부의 셀(cell) 부(주변회로(periphery) 부(5)에 소자분리막(3)을 형성하고 금속배선층 콘택홀(6)을 충입한 다음, 전체상부구조에 접착층 역할을 하는 장벽금속층(7)과 금속층(8)을 스퍼터링(sputtering) 방법으로 증착하고 산화막 또는 질화막(9)을 증착한 후, 광역단차의 1 / 2 지점부터 단차의 상부인 셀부전체에 사진식각공정으로 산화막 또는 질화막(9)을 남긴 것을 도시한 단면도이다. 상기 산화막(9)은 플라즈마 유도 화학기상증착(PECVD : Plasma Enhancement Chemical Vapor Deposition) 방법으로 증착하며, 상기 금속층(8)은 알루미늄(Al), 구리(Cu) 및 몰리브덴(Mo) 등을 사용하며 산화막(9)은 질화막을 사용할 수도 있다. 그리고, 장벽금속층(7)은 Ti, TiN 또는 Ti / TiN 층을 사용하여 스퍼터링 방법으로 증착한다. 여기서, 산화막(9)을 광역단차의 1 / 2 되는 곳에 형성한 이유는 선택적텅스텐(11) 증착시 종심방향으로 성장함과 동시에 횡심방향으로도 같은 두께만큼 성장함으로써 셀부(4)의 끝부분, 즉 셀부(4)에서 주변회로부(5)로 단차가 생기기 직전의 셀부(4)에서 텅스텐의 횡심방향성장을 이용하여 평탄화되도록하기 위해서이다.
제2도는 광역단차를 제거하기 위하여 선택적텅스텐(11)을 단차가 낮은 주변회로부(5)에만 증착하여 평탄화시킨 것을 도시한 단면도이다.
제3도는 금속배선층을 형성하기위한 감광막을 도포한 후, 사진공정으로 감광막패턴(13)을 형성한 것을 도시한 단면도이다.
제4도는 상기 감광막패턴(13)을 마스크로하여 셀부(4)에 있는 산화막(9)을 식각하여 산화막패턴(19)을 형성한 다음, 주변회로부(5)에 있는 선택적텅스텐(11)을 식각하고 금속층(8)과 장벽금속층(7)을 차례로 건식식각하여 금속배선층을 형성한 것을 도시한 단면도이다. 여기서, 산화막패턴(19)은 금속층(8) 식각시 감광막패턴(13)과 함께 마스크 역할을 한다.
상기한 본 발명에 의하면, 금속배선층 형성시 단차로 인하여 발생되는 문제점을 해결하기 위하여 산화막 및 선택적텅스텐을 사용함으로써 단차를 완화시킨 다음, 금속배선층을 형성함으로써 식각공정마진을 향상시켜 반도체소자의 수율 및 신뢰성을 증가시킬 수 있다.
Claims (7)
- 실리콘기판의 상부에 소자분리막 및 콘택홀을 형성하고 그상부에 기판과의 접착성을 양호하게하는 장벽금속층과 금속층을 증착하는 공정과, 금속층의 상부에 산화막을 도포하고 셀부와 주변회로부의 광역단차의 1 / 2 되는 곳에서 산화막을 사진, 식각공정으로 형성하는 공정과, 상기 산화막을 성장억제층으로 이용하여 선택적텅스텐을 노출된 금속층 상부에 증착시키는 공정과, 상기 상부구조전체에 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로하여 먼저 셀부의 산화막을 건식식각화여 산화막패턴을 형성한 다음, 주변회로부의 선택적텅스텐을 식각하는 공정과, 상기 산화막을 마스크로 하여 금속층 및 장벽금속층을 식각한는 공정을 포함하는 금속배선층 형성방법.
- 제 1 항에 있어서, 상기장벽금속층은 Ti, TiN 또는 Ti / TiN 층을 사용하여 스퍼터링으로 증착하는 것을 특징으로하는 금속배선층 형성방법.
- 제 1 항에 있어서, 상기 금속층은 스퍼터링방법으로 증착하는 것을 특징으로하는 금속배선층 형성방법.
- 제 3 항에 있어서, 상기 금속층은 알루미늄, 구리 또는 몰리브덴을 사용하는 것을 특징으로하는 금속배선층 형성방법.
- 제 1 항에 있어서, 상기 산화막은 PECVD 방법으로 증착하는 것을 특징으로 하는 금속배선층 형성방법.
- 제 5 항에 있어서, 상기 산화막은 질화막으로 대체하여 사용할 수 있는 것을 특징으로 하는 금속배선층 형성방법.
- 제 5 항에 있어서, 상기 산화막은 선택적텅스텐의 증착시 텅스텐이 증착되지 않는 텅스텐의 성장억제층으로 사용되는 것을 특징으로하는 금속배선층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027229A KR0138008B1 (ko) | 1993-12-10 | 1993-12-10 | 금속배선층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027229A KR0138008B1 (ko) | 1993-12-10 | 1993-12-10 | 금속배선층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021285A KR950021285A (ko) | 1995-07-26 |
| KR0138008B1 true KR0138008B1 (ko) | 1998-06-15 |
Family
ID=19370555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027229A KR0138008B1 (ko) | 1993-12-10 | 1993-12-10 | 금속배선층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0138008B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457407B1 (ko) * | 1997-12-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1993
- 1993-12-10 KR KR1019930027229A patent/KR0138008B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457407B1 (ko) * | 1997-12-30 | 2005-02-23 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021285A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070501A (en) | Forming self-aligned via holes in thin film interconnection systems | |
| US5110763A (en) | Process of fabricating multi-level wiring structure, incorporated in semiconductor device | |
| JPH0793420B2 (ja) | 半導体装置の金属電極形成方法 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| EP0355339A2 (en) | Process for making self-aligned contacts | |
| US5462891A (en) | Process for manufacturing a semiconductor device using NH4 OH-H2 O2 based etchant for Ti based thin film | |
| KR0138008B1 (ko) | 금속배선층 형성방법 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| KR100187677B1 (ko) | 반도체 소자의 확산방지층 형성방법 | |
| EP0120918A1 (en) | ALUMINUM-METAL-SILICIDE CONNECTING STRUCTURE FOR INTEGRATED CIRCUITS AND THEIR PRODUCTION METHOD. | |
| KR960011864B1 (ko) | 반도체 소자의 도전배선 제조방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR0167607B1 (ko) | 롬의 게이트전극 제조 방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| JPS6362104B2 (ko) | ||
| KR100244408B1 (ko) | 반도체 소자의 전도층간 접속 형성방법 | |
| KR0151620B1 (ko) | 반도체 소자의 콘택홀 및 그의 형성방법 | |
| KR960016230B1 (ko) | 단차비가 감소된 반도체 소자의 콘택홀 형성방법 | |
| KR0140483B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| KR940005625B1 (ko) | 텅스텐의 미세가공방법 | |
| KR0172298B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR0166504B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100236913B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |