KR0137938B1 - 액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법 - Google Patents

액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법

Info

Publication number
KR0137938B1
KR0137938B1 KR1019890015082A KR890015082A KR0137938B1 KR 0137938 B1 KR0137938 B1 KR 0137938B1 KR 1019890015082 A KR1019890015082 A KR 1019890015082A KR 890015082 A KR890015082 A KR 890015082A KR 0137938 B1 KR0137938 B1 KR 0137938B1
Authority
KR
South Korea
Prior art keywords
layer
forming
conductive layer
dielectric
undoped
Prior art date
Application number
KR1019890015082A
Other languages
English (en)
Other versions
KR900007119A (ko
Inventor
챨스 아이프리 알프레드
그린 스튜와트 로저
Original Assignee
데니스 에이취. 아이를벡
제네랄 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이취. 아이를벡, 제네랄 일렉트릭 캄파니 filed Critical 데니스 에이취. 아이를벡
Publication of KR900007119A publication Critical patent/KR900007119A/ko
Application granted granted Critical
Publication of KR0137938B1 publication Critical patent/KR0137938B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용없음

Description

액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법
제1a 내지 1e도는 바람직한 실시예의 TFT를 제조하기 위한 바람직한 3-마스크 공정의 단계들을 순차적으로 도시한 도면.
제2도는 액정 소자의 제어 전극에 대한 TFT의 접속을 도시한 도면.
제3도는 TFT의 다른 바람직한 실시예를 도시한 도면.
제4도는 액정표시장치의 TFT와 함께 동시에 제조될 수 있는 주변 회로의 일예를 도시한 도면.
제5도는 제4도에 도시된 구조의 등가 회로도.
*도면의 주요 부분에 대한 부호의 설명*
11:투명 기판12:투명 전극층13:도핑된 층
14,28:소스 영역15,24:드레인 영역17:도핑되지 않은 층
18:유전체층19:제1전도층21:제2전도층
30:크로스오버 구조체31:채널 영역32:구동회로
33:유전체 스트링거
본 발명은 일반적으로 액정표시장치에 관한 것으로, 특히 액정표시장치의 박막트랜지스터 및 크로스오버(crossover:교차) 구조체에 관한 것이다.
액정표시장치는 행렬형태의 매트릭스로 배열된 액정 소자(Pixel:화소)의 어레이를 포함한다. 능동 매트릭스 표시장치에 있어서, 각각의 픽셀은 박막트랜지스터(TFT)와 같은 고체 스위칭 소자와 관련된다. 당해 기술분야에서 알려진 바와 같이, 액정 소자는 두개의 전극간에 배열된 액정 물질로 구성된다. 액정 물질의 광투과성은 전극들에 전압을 바이어스하여 액정 물질내의 분자방향을 변화시킴으로써 변화된다. 액정 소자들은 행렬형태로 배열되며, 각각의 소자는 그들 소자의 전극들에 개별로 접속된 구동선 및 데이타선에 동시에 전압을 바이어스함으로써 어드레스된다. 액정 소자의 전극들중 하나에 대한 바이어스 전압은, 가시적인 표시에 필요한 시간동안 액정 소자들이 전하를 저장할 수 있게 끔 고체 스위칭 소자(TFT)를 통해 인가된다. 따라서, 액정표시장치의 제조에는 TFT의 제조 및 액정 소자들의 제어 전극들에 대한 TFT의 접속이 포함된다.
전형적으로, 액정표시장치용 TFT의 제조에 있어서, 각종의 포토 마스크를 사용함으로써 TFT 및 액정 전극들의 여러부분들이 상이한 제조 단계에서 형성된다.
또한, 전형적으로 TFT의 제조에 사용되는 마스크의 수는 4개이다. 그렇지만, 잘알려져 있는 바와같이, 다수의 마스크를 사용하여 제조되는 장치의 양품들은 사용되는 마스크의 수에 역비례한다. 따라서, TFT의 형성에 사용되는 마스크의 수를 감소시키는 것이 유리하다.
이같은 목적에 따라, 두개의 마스크만을 이용하여 액정표시장치의 TFT를 제조하는 것이 가능하다.
이같은 2-마스크 공정은 구동선 및 데이터선을 구동하는데 사용되는 구동회로가 액정표시장치의 고체 스위칭 소자와는 개별적으로 제조되는 경우에 유리하다.
그렇지만, 액정 매트릭스를 지지하는 기판상에 TFT 및 구동 회로를 동시에 제조하는 경우에 실질적인 비용 절감이 실현된다는 것을 인식해야 한다. 2-마스크 공정은 구동 회로를 상기한 바와 같이 동시에 제조하는 경우에 수개의 단점을 갖는다.
그 주된 단점은, 기생 트랜지스터가 형성되어 픽셀 트랜지스터를 데이터선에 접속시킴으로써 이 기생 트랜지스터가 상호 인접한 TFT의 온/오프 특성에 악영향을 끼치거나 상호 인접한 데이터선들간의 누화를 초래할 수 있다는 것이다. 다른 단점은, 데이터선들이 고저항값을 갖는다는 것이다. 또 다른 단점으로서는 TFT의 게이트와 소스 선 또는 TFT의 게이트와 드레인 선 간의 전기적인 접속이 없다는 것이다.
이들 이유 때문에, 전술한 단점을 제거하는, 액정표시장치의 기판상에 박막트랜지스터를 제조하는 방법이 요망되고 있다.
본 발명에 따르면, 액정표시장치용 박막트랜지스터(TFT) 및 크로스오버 구조체는 투명 기판에 의해 지지되는 투명 전극층을 포함한다. 투명 전극층은 제어전극, 구동선 및 데이터선을 형성한다. 투명 전극층의 선택된 부분들위의 도핑된 층은 TFT의 소스 및 드레인 영역을 형성한다. 도핑된 층상의 도핑되지 않은 층은 소스 영역과 드레인 영역간의 채널영역을 형성한다. 도핑되지 않은 층상의 유전체 층은 TFT에 대한 게이트 저극을 형성한다. 유전층의 선택된 부분들 위의 제1전도층은 제어 전극, 구동선 및 데이터선에 대한 전기적 접속을 형성한다. 제1전도층은 제어 전극, 구동선 및 데이터선에 대한 전기적 및 투명 전극층의 일부분들과 전기적 접속을 이루어, 크로스오버 구조체를 형성하고 제어 전극을 구동 회로에 접속한다. 본 발명은 여러 트랜지스터의 게이트 영역과 소스/드레인 영역의 상호접속을 허용하는 3-마스크 공정을 제고한다. 본 발명은 또한 표시장치와 동일한 기판상에 구동 회로가 제조될 수 있게 하는 크로스오버 구조체를 제공하는 것이다.
또 다른 장점은 TFT의 게이트 영역과 채널 영역간에 기생 저항의 형성을 금지하는 유전체 스트링거(stringer)의 제공에 있다.
제1a 내지 1e도는 액정표시장치용 TFT 및 크로스오버 구조체를 형성하는 3-마스크 공정을 순차적으로 도시한 것이다. 이들 도면에 있어서, 사선은 특별한 의미를 갖는 것은 아니다. 이들 도면에서, 각 층에 음영을 다르게 주되, 이들 각 층의 음영을 모든 도면에서 동일하게 하여, 각 층들의 가시적인 식별을 용이하게 했다. 각 층들을 구별짓는 음영은 제1e도의 아래쪽에서 볼 수 있는 범례로 도시했다.
제1a도에 있어서, 투명 기판(11)의 한 표면은 투명 전극층(12)으로 코팅된다.
제1b도에 있어서, 도핑된 층(13)은, 바람직하게는 도핑된 아몰퍼스 실리콘으로 이루어져, 투명 전극층(12)상에 증착된다. 제1c도는 장치를 형성하는데 필요없는 투명 전극층(12) 및 도핑된 아몰퍼스 실리콘의 층(13)의 일부분들을 제거하기 위해 제1마스크를 포토그래피 및 에칭 공정에 사용한 후에 선택된 영역(14), (15), (16)이 어떤 형태로 남는가를 나타낸 것이다. 제1d도에 있어서, 도핑되지 않은 층(17)은, 바람직하게는 도핑되지 않은 아몰퍼스 실리콘으로 이루어져, 상기 구조의 전체에 증착된다. 이렇게 함에 따라, 도핑되지 않은 층(17)은 TFT의 소스 및 드레인 영역으로서의 기능을 제각기 행하는 부분(14,15) 사이에 형성되어 그들 부분(14,15)사이에서 채널 영역으로서의 기능을 행한다. 유전체층(18)은 도핑되지 않은 아몰퍼스 시리콘의 전체 층(17)상에 증착된다. 유전체층(18)은 TFT의 게이트층으로서의 기능을 행한다. 제전도층(19)은, 바람직하게는 금속으로서, 유전체층(18)상의 전체에 증착된다. 기판(11)상에 층(17), (18) 및 (19)를 증착하는 많은 기법은 이미 잘 알려져 있다. 기판(11)상에 층(17), (18) 및 (19)를 증착하는 많은 기법은 이미 잘 알려져 있다. 3-마스크 공정의 제2마스크는 층(13), (17), (18) 및 (19)의 선택된 부분을 제거하는데 사용된다. 제1e도에 있어서, 제2전도층(21)은, 또한 바람직하게는 금속으로서, 3-마스크 공정의 제3마스크를 사용하여 상기 장치의 선택된 부분상에 증착된다. 제1e도에 도시된 바와 같이, 제2전도층(21)은 TFT의 드레인 부분(15)과 액정표시장치의 제어 전극으로서 기능을 행하는 전극층(12)의 부분 사이에 형성된다. 제2전도층(21)의 일부분(21a)은 전도성의 투명 전극층(12)으로부터 유전체로 분리되어, 효과적인 크로스오버 구조체를 얻을 수 있다. 또한, 제2전도층(21)의 일부분(21b)은 전도성의 투명 전극층(12)과 접촉하여, 그 전도성의 투명 전극층(12)의 선택된 부분을 외부 구동 회로나 출력 장치에 접속시킬 수 있다.
제2도는 본 발명의 방법을 사용하여 제조될 수 있는 액정표시장치의 일부분을 도시한 것이다. 각종 전도체(22),(22a) 및 (23)은 투명 전극층(12)으로부터 형성된다. 전도체(22)는 액정셀의 제어 전극이다. 전도체(22a)는 제어 전극(22)의 연장부로서, 제어 전극(22)과 TFT의 드레인(24)을 접속시킨다. TFT는 또한 소스(28) 및 채널(31)을 포함한다. 전도체(23)는 제1전도층(19) 및 제2전도층(21)으로부터 형성된 전도체(27) 하부를 통과한다. 제1전도층(19) 및 제2전도층(21)의 폭들은 예시 목적상 다르게 하였으나, 실제 장치에 있어서는 거의 동일하다. 전도체(23)는 층(13), (17) 및 (18)에 의해 전도체(27)로부터 분리되어, 크로스오버 구조체(30)를 형성한다. 크로스오버 구조체(30)는 전도체(27)를 구동 회로(32)에 접속시키며, 또한 구동 회로(32)는 크로스오버 구조체와 TFT가 제조될 때 동시에 제조된다.
TFT의 소스(28)는 투명 전극층(12)의 다른 부분(29)이 전도체(27) 하부를 통과하는 곳에 형성된다. TFT의 채널(31)은 TFT의 소스(28)와 드레인(24)을 접속하는데, 제1d 및 1e도에 있어서, 이것은 소스(14)와 드레인(15)을 층(17)으로 접속하는 경우로 도시되었다. 크로스오버 구조체(30)와 같은 크로스오버 구조체를 형성할 수 있기 때문에, 제어 전극(22)을 구동시키는데 필요한 구동선 및 데이터선은 TFT, 다른 전도체 및 구동회로(32)와 함께 동시에 제조될 수 있다. 따라서, 실질적인 제조비용의 절감 및 양품율의 상당한 증대가 실현된다.
제1a 내지 1e도를 참조하여 설명한 공정에 따르면 문제가 생길 수 있다.
제1e도에 도시된 바와 같이, 제2전도층(21)이 상기 장치상에 형성될 때, 제2전도층(21)의 금속은 도핑되지 않은 아몰퍼스 실리콘층(17) 및 유전체층(18)의 연부와 접촉한다. 이로 인해 트랜지스터의 게이트 영역과 채널 영역간의 기생 저항이 생길 수 있다. 이 저항의 저항값은 매우 클 수 있다. 그럼에도 불구하고 어떤 상황에서는 문제가 생길 수 있다. 제3도는 기생 저항값의 문제에 대한 해결책을 보인 것이다. 유전체 스트링거(33)는 노출된 아몰퍼스 실리콘층(17)의 연부상에 형성되어 제2금속층(21)이 도핑되지 않은 아몰퍼스 실리콘층(17)의 연부에 접촉하지 못하도록 한다. 유전체 스트링거(33)는 상기 장치의 전체 표면상에 유전체층을 증착하고, 그 층을 평탄한 표면으로부터 플라즈마-에칭 시스템을 이용하여 이방성으로 제거하는 것에 의해 형성된다. 유전체층은 원래 평탄한 표면상에서 보다는 연부에서 보다 더 두꺼우므로, 스트립 공정중에 연부로부터 완전하게 제거되지 않는다.
따라서, 스트링거의 형성에는 증착 및 에칭 공정만이 필요하며, 마스크를 사용하는 포토그래피 공정은 필요치 않게 된다.
제4도는 청구된 방법을 이용하여 액정표시장치의 전극 및 TFT과 함께 제조될 수 있는 일 예의 구동 회로를 도시한 것이다. 복수개의 투명 전도체(34,35, 36 및 37)는 제1a도의 투명 전극층(12)으로부터 형성된다. 다른 복수개의 전도체(38,39,40 및 41)는 제1e도의 제2전도층(21)으로부터형성된다. 또 다른 세트의 전도체(42,43 및 44)는 제1d 및 1e도의 제1전도층(19)으로부터 형성된다.
전도체(38)는 전도체(34 및 42)에 전기적으로 접속된다. 그러나, 전도체(34 및 35)는 부분적으로 전도체(42)의 하부에 놓이고 제1e도의 층(17 및 18)에 의해 전도체(42)로부터 전기적으로 절연되어 TFT(45)를 형성한다. TFT(45)의 드레인은 전도체(34)에 전기적으로 접속되며, 소스는 전도체(35)에 전기적으로 접속된다. 전도체(39)는 전도체(35 및 37)에 전기적으로 접속된다. 전도체(35 및 36)는 제1e도의 층(17 및 18)에 의해 전도체(43)로부터 분리되어 다른 TFT(46)를 형성한다.
TFT(46)의 드레인은 전도체(35)에 전기적으로 접속되며, 소스는 전도체(36)에 접속된다. 전도체(40)는 전도체(36 및 44)에 전기적으로 접속되며, 제1e도의 층(13, 17 및 18)에 의해 전도체(37)로부터 분리되어 크로스오버 구조체(47)를 형성한다.
따라서, 제4도의 회로는 두개 트랜지스터의 인버팅 회로를 형성하며, 그의 전기적 등가 회로는 제5도에 도시된다. 제2도에 있어서, 이들 트랜지스터는 구동 회로(32)내에 포함될 것이다.

Claims (10)

  1. a) 투명 기판(11)에 의해 지지되며, 포토그래피 에칭되어 제어 전극(22,22a), 구동선 및 데이터선(29)을 구성하는 투명 전극층(12)과,
    b) 상기 투명 전극층의 선택된 부분상에 놓이며, 박막트랜지스터의 소스(14,28) 및 드레인(15,24) 영역을 형성하는 도핑된 층(13)과,
    c) 상기 도핑된 층상에 놓이며, 상기 소스(28)와 드레인(24) 영역들간의 채널 영역(31)을 형성하는 도핑되지 않은 층(17)과,
    d) 상기 도핑되지 않은 층상에서 놓이며, 상기 박막트랜지스터의 게이트층을 형성하는 유전체층(18)과,
    e) 상기 유전체층(18)의 선택된 부분상에 놓이며, 상기 제어 전극, 상기 구동선 및 상기 데이터선에 대한 전기적 접속을 이루는 제1전도층(19)과,
    f) 상기 제1전도층(19)의 선택된 부분상에 놓이고, 상기 제1전도층과 전기적으로 접속하며, 상기 투명 전극층과 유전체로 분리된 제1부분을 가지며, 크로스오버 구조체를 형성하는 제2전도층(21)을 포함하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체에 있어서,
    상기 제2전도층(21)은
    ⅰ) 상기 투명 전극층의 제어 전극 부분과 접속하기 위해 각각의 드레인 영역으로부터 연장되는 제2부분(제1e도의 21)과,
    ⅱ) 상기 제어 전극 부분에 접속되며 외부 구동 회로에 접속되기 위해 배열된 제3부분(21b)을 갖는 것을 특징으로 하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체.
  2. 제1항에 있어서,
    상기 도핑되지 않은 층(17) 및 상기 유전체층(18)의 연부를 따라 제공되어 상기 연부를 상기 제2전도층(21)으로부터 절연하는 유전체 코팅층(33)을 더 포함하는 것을 특징으로 하는 액정표시장치 박막트랜지스터 및 크로스오버 구조체.
  3. 제2항에 있어서,
    상기 제1 및 제2전도층은 금속으로 이루어지는 것을 특징으로 하는 액정표시장치 박막트랜지스터 및 크로스오버 구조체.
  4. 제3항에 있어서,
    상기 도핑된 층(13)은 도핑된 아몰퍼스 실리콘으로 이루어지는 것을 특징으로 하는 액정표시장치 박막트랜지스터 및 크로스오버 구조체.
  5. 제4항에 있어서,
    상기 도핑되지 않은 층(17)은 도핑되지 않은 아몰퍼스 실리콘으로 이루어지는 것을 특징으로 하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체.
  6. a) 투명 기판(11)의 한 표면상에 전도성에 투명 전극층(12)을 형성하는 단계와,
    b) 상기 전극층상에 도핑된 층(13)을 형성하고, 제1마스크를 사용해서 상기 도핑된 층 및 상기 전극층의 일부분을 선택적으로 제거하여, 상기 전극층으로부터 제어 전극, 구동선 및 데이터선을 형성하고 상기 도핑된 층으로부터 소스(14,28) 및 드레인(15,24) 영역을 형성하는 단계와,
    c) 상기 제어 전극, 상기 구동선 및 데이터선, 및 상기 기판상에 도핑되지 않은 층(17)을 형성하여, 상기 소스(28)와 드레인(24) 영역들간에 채널영역(31)을 형성하는 단계와,
    d) 상기 도핑되지 않은 층상에 유전체층(18)을 형성하는 단계와,
    e) 상기 유전체층상에 제1전도층(19)을 형성하고, 제2마스크를 이용해서 상기 도핑되지 않은 층, 상기 유전체층 및 상기 제1전도층을 선택적으로 제거하여, 제1전도층이 상기 제어 전극, 상기 구동선 및 상기 데이터선에 전기적으로 접속되게 하는 단계와,
    f) 상기 제1전도층상에 제2전도층(21)을 형성하고, 제3마스크를 이용해서 상기 제2전도층의 일부분을 선택적으로 제거하여, 상기 투명 전극층으로부터 유전체로 분리된 제1부분(21a)을 갖는 제2전도층을 형성하여 크로스오버 구조체를 형성하는 단계를 포함하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체 제조 방법에 있어서,
    상기 단계 f)의 제2전도층은
    ⅰ) 상기 투명 전극층의 제어 전극 부분과 접속하기 위해 각각의 드레인 영역으로부터 연장되는 제2부분(제1e도의 21)과,
    ⅱ) 상기 제어 전극 부분에 접속되며 외부 구동 회로에 접속되기 위해 배열된 제3부분(21b)으로 형성되는 것을 특징으로 하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체 제조 방법.
  7. 제6항에 있어서,
    상기 제1전도층(19)상에 유전체 코팅층을 형성하고, 상기 제1전도층의 평탄한 표면으로부터 상기 유전체 코팅층을 제거하여, 상기 층들의 연부를 따라 유전체 스트링거(33)를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 박막트랜지스터 및 크로스오버 구조체 제조방법.
  8. 제7항에 있어서,
    상기 도핑된 층(13)은 도핑된 아몰퍼스 실리콘으로 이루어지는 것을 특징으로 하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체 제조방법.
  9. 제8항에 있어서,
    상기 도핑되지 않은 층(17)은 도핑되지 않은 아몰퍼스 실리콘으로 이루어지는 것을 특징으로 하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체 제조 방법.
  10. 제9항에 있어서,
    상기 제1전도층(19) 및 제2전도층(21)은 제각기 제1금속층 및 제2금속층인 것을 특징으로 하는 액정표시장치용 박막트랜지스터 및 크로스오버 구조체 제조 방법.
KR1019890015082A 1988-10-21 1989-10-20 액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법 KR0137938B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/260,845 US4965646A (en) 1988-10-21 1988-10-21 Thin film transistor and crossover structure for liquid crystal displays
US?260845? 1988-10-21

Publications (2)

Publication Number Publication Date
KR900007119A KR900007119A (ko) 1990-05-09
KR0137938B1 true KR0137938B1 (ko) 1998-06-01

Family

ID=22990859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015082A KR0137938B1 (ko) 1988-10-21 1989-10-20 액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법

Country Status (5)

Country Link
US (1) US4965646A (ko)
EP (1) EP0365036B1 (ko)
JP (1) JP2820738B2 (ko)
KR (1) KR0137938B1 (ko)
DE (1) DE68923341T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04342142A (ja) * 1991-05-17 1992-11-27 Sony Corp 高電子移動度電界効果型トランジスタ
FR2714766B1 (fr) * 1993-12-30 1996-02-02 France Telecom Procédé de fabrication d'un écran d'affichage à matrice active.
JPH07318978A (ja) * 1994-05-20 1995-12-08 Sony Corp 表示素子用薄膜トランジスタアレイ
US6051493A (en) * 1994-10-14 2000-04-18 The Regents Of The University Of California Process for protecting bonded components from plating shorts
KR100333180B1 (ko) * 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
EP2008264B1 (en) * 2006-04-19 2016-11-16 Ignis Innovation Inc. Stable driving scheme for active matrix displays
CN101599496B (zh) * 2008-06-06 2011-06-15 群康科技(深圳)有限公司 薄膜晶体管基板与薄膜晶体管母基板
CN102244034B (zh) * 2010-05-14 2014-02-19 北京京东方光电科技有限公司 阵列基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100173A (ja) * 1983-11-07 1985-06-04 セイコーインスツルメンツ株式会社 液晶表示装置の製造方法
JPH0824185B2 (ja) * 1985-03-08 1996-03-06 セイコー電子工業株式会社 薄膜トランジスタ装置とその製造方法
FR2586859B1 (fr) * 1985-08-27 1987-11-20 Thomson Csf Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
FR2602361B1 (fr) * 1986-01-27 1989-05-19 Maurice Francois Ecran d'affichage a matrice active sans transistor parasite et procede de fabrication de cet ecran
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
US4680085A (en) * 1986-04-14 1987-07-14 Ovonic Imaging Systems, Inc. Method of forming thin film semiconductor devices

Also Published As

Publication number Publication date
EP0365036B1 (en) 1995-07-05
DE68923341D1 (de) 1995-08-10
EP0365036A3 (en) 1991-04-03
JPH02211429A (ja) 1990-08-22
US4965646A (en) 1990-10-23
DE68923341T2 (de) 1996-04-04
KR900007119A (ko) 1990-05-09
JP2820738B2 (ja) 1998-11-05
EP0365036A2 (en) 1990-04-25

Similar Documents

Publication Publication Date Title
US6373546B1 (en) Structure of a liquid crystal display and the method of manufacturing the same
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
JP3973787B2 (ja) 液晶表示装置及びその製造方法
US5346833A (en) Simplified method of making active matrix liquid crystal display
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
EP0179915A1 (en) Liquid crystal display element and a method of producing the same
EP0317011A2 (en) Multi-level circuits, methods for their fabrication, and display devices incorporating such circuits
TW522461B (en) Manufacturing method of liquid crystal display device, manufacturing method of display device and liquid crystal display device
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
JPH11174402A (ja) 微細電子装置の製造時に用いる写真工程における露光方法およびこれを用いた液晶表示装置の製造方法
US7223997B2 (en) Thin film transistor array panel
JPS61230186A (ja) 平坦な電気光学デイスプレイスクリーン用の非線形制御素子の組立て法及び同方法による平坦なスクリーン
KR0137938B1 (ko) 액정표시장치용의 박막트랜지스터 및 크로스오버 구조체와 그 제조방법
US5453856A (en) Liquid crystal display with gate lines connected with a doped semiconductor layer where they cross data lines
EP0020929A1 (en) Improvements relating to field effect transistors
US7995180B2 (en) Method for manufacturing liquid crystal display device comprising a crossing portion connecting line and a light transmission type photosensitive resin having openings
KR0169356B1 (ko) 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법
US5573958A (en) Method of fabricating a thin film transistor wherein the gate terminal is formed after the gate insulator
US5523866A (en) Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits
KR19980075975A (ko) 박막 트랜지스터 기판의 제조 방법
CN100429573C (zh) 薄膜晶体管阵列面板
EP0335724A2 (en) Thin film transistor array for an electro-optical device and method of manufacturing the same
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
US5828083A (en) Array of thin film transistors without a step region at intersection of gate bus and source bus electrodes
US7081930B2 (en) Process for fabrication of a liquid crystal display with thin film transistor array free from short-circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee