KR0137068B1 - Lead frame - Google Patents

Lead frame

Info

Publication number
KR0137068B1
KR0137068B1 KR1019940025861A KR19940025861A KR0137068B1 KR 0137068 B1 KR0137068 B1 KR 0137068B1 KR 1019940025861 A KR1019940025861 A KR 1019940025861A KR 19940025861 A KR19940025861 A KR 19940025861A KR 0137068 B1 KR0137068 B1 KR 0137068B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
guide ring
lead frame
mounting plate
chip mounting
Prior art date
Application number
KR1019940025861A
Other languages
Korean (ko)
Other versions
KR960015884A (en
Inventor
신원선
김리훈
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019940025861A priority Critical patent/KR0137068B1/en
Priority to JP7220236A priority patent/JP2820645B2/en
Priority to US08/520,429 priority patent/US5723899A/en
Publication of KR960015884A publication Critical patent/KR960015884A/en
Application granted granted Critical
Publication of KR0137068B1 publication Critical patent/KR0137068B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임에 관한 것으로써, 반도체패키지의 제조공정에서 사용되는 여러가지 원자재 가운데 하나인 리드 프레임에 가이드링을 형성시키고, 가이드링에 반도체칩의 신호 라인패드, 파워라인 패드, 그라운드 라인 패드 등에 와이어로 동시에 연결시켜 주므로써, 반도체 칩의 고집적화에 일종할 수 있는 리드 프레임을 제공하고자 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame, wherein a guide ring is formed on a lead frame, which is one of various raw materials used in the manufacturing process of a semiconductor package, and a signal line pad, power line pad, ground line pad, etc. of a semiconductor chip is formed on the guide ring. By simultaneously connecting the wires, it is intended to provide a lead frame that can be a kind of high integration of the semiconductor chip.

Description

리드 프레임Lead frame

제1도는 종래의 리드 프레임을 나타내는 평면도.1 is a plan view showing a conventional lead frame.

제2도는 본 발명에 따른 리드 프레임의 일 구현예를 나타내는 평면도.2 is a plan view showing an embodiment of a lead frame according to the present invention.

제3도는 본 발명에 따른 리드 프레임의 다른 구현예를 나타내는 평면도.3 is a plan view showing another embodiment of a lead frame according to the present invention.

제4도는 본 발명에 따른 리드 프레임의 또 다른 구현예를 나타내는 평면도.4 is a plan view showing another embodiment of a lead frame according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

1,11 : 칩 패드2,12 : 반도체 칩1,11: chip pad 2,12: semiconductor chip

3,13 : 반도체 칩 탑재판4,14 : 다운셋3,13: semiconductor chip mounting plate 4,14: downset

5,15 : 타이바6,16 : 리드5,15: tie bar 6,16: lead

8,18 : 와이어17 : 가이드 링8,18: wire 17: guide ring

본 발명은 리드 프레임에 관한 것으로서, 특히 리드 프레임에 가이드링을 형성시켜서 이 가이드링으로 신호라인, 파워 그린, 그라운드 라인을 용이하게 와이어 본딩할 수 있는 리드 프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame, and more particularly, to a lead frame in which a guide ring is formed on the lead frame so that the wires can be easily bonded to signal lines, power greens, and ground lines by the guide ring.

일반적으로, 이온 주입, 확산 공정, 식각 공정, 메탈 공정 등의 제조공정을 통하여 제조되는 반도체칩은 산화막으로 보호되고 있고, 상기 반도체 칩에는 회로동작에 필요한 신호 라인(Singal line), 파워 라인(Power line), 그라운드 라인(Ground line) 등이 메탈 라인(Metal line)으로 형성되어 있으며, 이러한 각 라인은 반도체 칩의 상면에 부착되어 있는 칩 패드와 연결되어 외부로 인출 가능하게 되어 있다.In general, a semiconductor chip manufactured through a manufacturing process such as an ion implantation, a diffusion process, an etching process, or a metal process is protected by an oxide film, and the semiconductor chip includes a signal line and a power line necessary for circuit operation. Lines, ground lines, and the like are formed as metal lines, and each of these lines is connected to a chip pad attached to an upper surface of the semiconductor chip to be drawn out to the outside.

이때, 상기 반도체칩은 패키지 공정을 하여 외부로부터 보호를 하게 되는데, 이러한 패키지 공정은 소잉 공정, 다이 본딩, 와이어 본딩, 몰딩, 포밍 등의 공정으로 이루어지는 바, 상기 와이어 본딩을 반도체 칩의 상면에 부착되어 있는 칩 패드와 패키지의 외부로 인출할 리드프레임과의 본딩을 말한다.At this time, the semiconductor chip is protected from the outside by a packaging process, such a packaging process consists of a sawing process, die bonding, wire bonding, molding, forming, etc., the wire bonding is attached to the upper surface of the semiconductor chip The bonding between the chip pad and the lead frame to be taken out of the package.

여기서, 종래의 리드 프레임을 첨부도면 제1도를 참고하여 살펴보면, 상기 리드 프레임은 다수의 칩 패드(1)을 가지는 반도체 칩(2)이 탑제되는 반도체 칩 탑재판(3)과, 이 반도체 칩 탑재판(3)의 각 모서리에 다운셋(4)을 가지면서 일체로 형성되어 있는 타이바(5)와, 상기 반도체 칩 탑재판(3)의 사면에 위치되는 다수의 리드(6)로 이루어져 있다.Here, referring to FIG. 1, the lead frame includes a semiconductor chip mounting plate 3 on which a semiconductor chip 2 having a plurality of chip pads 1 is mounted, and the semiconductor chip. A tie bar 5 formed integrally with the downset 4 at each corner of the mounting plate 3, and a plurality of leads 6 positioned on the inclined surface of the semiconductor chip mounting plate 3. have.

이때, 상기 각각의 리드(6)와 각각의 칩 패드(1)는 와이어(7)를 매개체로 연결되어 있다.In this case, each of the leads 6 and each of the chip pads 1 is connected to the wire 7 via a medium.

그러나, 종래의 이러한 리드 프레임은 최근 반도체 칩(2)의 고집적화에 따른 칩 패드(1)의 수적인 증가, 신호 라인 패드, 파워 라인 패드, 그라운드 라인 패드 등의 증가에 대하여 충분히 대응하지 못하게 되는 단점이 있었다.However, such a conventional lead frame does not sufficiently cope with an increase in the number of chip pads 1, an increase in signal line pads, power line pads, and ground line pads due to the recent high integration of the semiconductor chip 2. There was this.

예컨대, 반도체 칩(2) 제조 공정의 고집적화에 따라 반도체칩(2)의 칩 패드(1) 설치 갯수는 증가하게 되나, 이 칩 패드(1)에 와이어(8)로 연결되는 리드 프레임의 리드(6) 형성 갯수는 이에 대응하여 증가하지 못하게 되어서, 결국 새로운 본딩이나 혹은 새로운 구조의 리드 프레임을 요구하게 되었다.For example, the number of chip pads 1 installed in the semiconductor chip 2 increases as the integration of the semiconductor chip 2 manufacturing process increases, but the lead of the lead frame connected to the chip pads 1 by a wire 8 6) The number of formations did not increase correspondingly, eventually requiring a new bonding or lead frame with a new structure.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 반도체패키지의 제조 공정에서 사용되는 여러가지 원자재 가운데 하나인 리드 프레임에 가이드링을 형성시키고, 가이드링에 반도체칩의 신호 라인 패드, 파워 라인 패드, 그라운드 라인 패드 등을 와이어로 동시에 연결시켜 주므로써, 반도체 칩의 고집적화에 일조할 수 있는 리드 프레임을 제공함에 그 목적이 있는 것이다.The present invention has been made to solve the above problems, the present invention is to form a guide ring in the lead frame of one of the various raw materials used in the manufacturing process of the semiconductor package, the signal line pad of the semiconductor chip, The purpose of the present invention is to provide a lead frame capable of contributing to high integration of semiconductor chips by simultaneously connecting power line pads and ground line pads with wires.

이하, 첨부 도면을 참고하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 다수의 칩 패드(11)를 가지는 반도체 칩(120의 상면에 탑재되어 있는 반도체 칩 탑재판(13)과, 이 반도체칩 탑재판(13)의 각 모서리에 다운셋(14)을 가지면서 일체로 형성되어있는 타이 바(15)와, 상기 반도체 칩 탑재판(13)의 사방에 위치되어 있는 다수의 리드(16)로 이루어져 있는 리드 프레임에 있어서, 상기 반도체 칩 탑재판(13)의 각 모서리에는 가이드링(17)이 형성되어 있되, 이 가이드링(17)의 일부분은 반도체 칩 탑재판(13)과 다수의 리드(16) 사이에 위치되도록 형성되어 있다.The present invention has a semiconductor chip mounting plate 13 mounted on an upper surface of a semiconductor chip 120 having a plurality of chip pads 11 and a downset 14 at each corner of the semiconductor chip mounting plate 13. In the lead frame composed of tie bars 15 formed integrally with each other and a plurality of leads 16 located on all sides of the semiconductor chip mounting plate 13, the semiconductor chip mounting plate 13 Guide rings 17 are formed at each corner, and a part of the guide rings 17 is formed to be positioned between the semiconductor chip mounting plate 13 and the plurality of leads 16.

이때, 상기 가이드 링(17)에는 적어도 1개 이상의 칩 패드(11)가 와이어(18)로 연결되어 있다.At this time, at least one chip pad 11 is connected to the guide ring 17 by a wire 18.

이와 같은 본 발명의 구성과 작용효과를 첨부도면 제2도를 참고하여 더욱 상세히 살펴보면, 리드 프레임의 반도체 칩 탑재판(13) 각 모서리에는 가이드링(17)이 형성되어 있고, 이러한 가이드링(17)의 일 부분은 상기 반도체 칩 탑재판(13)과 다수의 리드(16) 사이에 위치되도록 형성되어 있다. 이 가이드링(17)의 일끝단은 일 리드(16)의 끝단에 일체로 연결되어 있고, 다른 일끝단은 인접하는 다른 가이드링(17)의 일끝단에 일체로 연결되어 있으며, 이렇게 가이드링(17)끼리 연결된 부분에도 일 리드(16)가 일체로 연결되어 있다.Looking at the configuration and operation of the present invention in more detail with reference to Figure 2, the guide ring 17 is formed at each corner of the semiconductor chip mounting plate 13 of the lead frame, such a guide ring 17 One portion of the N) is formed to be positioned between the semiconductor chip mounting plate 13 and the plurality of leads 16. One end of the guide ring 17 is integrally connected to the end of the one lead 16, and the other end is integrally connected to one end of the other guide ring 17 adjacent thereto. 17) The lead 16 is integrally connected to the parts connected to each other.

즉, 상기 가이드링(17)의 끝단은 일 리드(16)와 일체로 연결되어 있거나, 혹은 인접하는 가이드링(17)의 끝단과 연결되면서 동시에 일 리드(16)에 일체로 연결되어 있다.That is, the end of the guide ring 17 is integrally connected with the one lead 16 or is connected to the end of the adjacent guide ring 17 and is integrally connected to the one lead 16 at the same time.

이때, 상기 가이드링(17)에는 반도체 칩(12)의 상면에 안치되어 있는 칩 패드(11)가 와이어(18)로 적어도 1개 이상 연결되어 있되, 이 가이드링(17)에 적어도 1개 이상 동시에 연결되는 칩 패드(11)는 동일한 성질을 가지게 된다.At this time, at least one chip pad 11 placed on the upper surface of the semiconductor chip 12 is connected to the guide ring 17 by a wire 18, and at least one chip pad 11 is connected to the guide ring 17. The chip pads 11 connected at the same time have the same properties.

이와 같이 동일한 성질을 가지는 다수의 칩 패드(11)를 가이드링(18)에 동시에 연결시켜 주므로써, 반도체 칩(12)의 상면에 보다 많은 의 칩 패드(11)를 탑재할 수 있게 되어서, 결국 반도체 칩(12)의 고집적화를 가능하게 한다.By simultaneously connecting the plurality of chip pads 11 having the same property to the guide ring 18, more chip pads 11 can be mounted on the upper surface of the semiconductor chip 12, and eventually High integration of the semiconductor chip 12 is made possible.

예컨대, 상기 가이드링(17)에 반도체칩(12)의 고집적화에 따라 증가하게 되는 칩 패드(11)를 동일한 성질별로 묶어 동시에 연결시켜서, 고집적화에 따른 칩 패드(11)의 본딩 문제를 해결하여 주므로써, 반도체 칩(12)의 고집적화에 일조하게 되는 것이다.For example, by bonding the chip pads 11, which are increased according to the high integration of the semiconductor chip 12, to the guide ring 17 by the same property, and simultaneously connecting them, to solve the bonding problem of the chip pad 11 due to the high integration This contributes to high integration of the semiconductor chip 12.

또한, 반도체 칩 탑재판(13)의 양측면에는 다운셋(14)을 가지는 타이바(15)가 연결되어 있되, 상기 타이바(15)는 다수의 리드(16)중간에서 리드(16)와 동일한 형상으로 2개 또는 4개가 형성되어 있는데, 이때의 타이바(15)는 반도체 칩 탑재판(13)을 리드 프레임 연결 고정시켜서 지지하게 된다.In addition, a tie bar 15 having a downset 14 is connected to both sides of the semiconductor chip mounting plate 13, and the tie bar 15 is the same as the lead 16 in the middle of the plurality of leads 16. Two or four pieces are formed in a shape, and the tie bars 15 at this time support the semiconductor chip mounting plate 13 by fixing the lead frame.

한편, 첨부도면 제3도는 본 발명에 따른 다른 구현예를 나타내는 도면으로써, 상기 가이드링(17)의 양끝단은 리드(16)와 분리되어 있거나, 혹은 가이드링(17)의 일끝단만이 리드(16)에 일체로 연결되어 있고, 이때의 반도체 칩 탑재판(13) 사방의 측면에는 다운셋(14)을 가지는 타이바(15)가 연결되어 있다.On the other hand, Figure 3 is a view showing another embodiment according to the present invention, both ends of the guide ring 17 is separated from the lead 16, or only one end of the guide ring 17 leads The tie bar 15 having the downset 14 is connected to the side surfaces of the semiconductor chip mounting plate 13 at this time.

또한, 첨부도면 제4도는 본 발명에 따른 또 다른 구현예를 나타내는 도면으로써, 상기 가이드링(17)의 양끝단은 인접하는 가이드링(17)의 끝단과 서로 연결되어 결과적으로 모든 가이드링(17)은 연결되어 있고, 이러한 가이드링(17)의 일부분은 다운셋(14)을 가지면서 연장되어 반도체 칩 탑재판(13)의 각 모서리에 연결되어서 상기 반도체 칩 탑재판(13)을 지지하게 된다.In addition, Figure 4 is a view showing another embodiment according to the present invention, both ends of the guide ring 17 is connected to each other and the end of the adjacent guide ring 17 as a result all the guide ring 17 ) Is connected, and a portion of the guide ring 17 extends with the downset 14 to be connected to each corner of the semiconductor chip mounting plate 13 to support the semiconductor chip mounting plate 13. .

결국, 본 발명에 따른 가이드링(17)의 끝단은 일 리드(16)에 연결되어 있거나, 또는 인접하는 가이드링(17)의 끝단에 연결되어 있거나, 혹은 어디에도 연결되지 않고 독립되도록 형성되어 있다.As a result, the end of the guide ring 17 according to the present invention is connected to the lead 16, or is connected to the end of the adjacent guide ring 17, or is formed to be independent without being connected anywhere.

예컨대, 반도체 칩(12)의 상면에 안치되어 있는 칩 패드(11)의 종류와 갯수 또는 배열방식에 따라 본 발명의 가이드링(17)은 여러가지 형태, 즉 리드(16)와 연결되어 있거나, 혹은 인접하는 가이드링(17)에 연결되어 있거나, 혹은 자체적으로 독립되어 있는 형태로 형성되어질 수 있으며, 이러한 가이드링(17)의 형태에 따라 반도체 칩 탑재판(13)을 지지하는 타이바(15)의 구조와 형태도 각기 다르게 형성되어질 수 있다.For example, the guide ring 17 of the present invention may be connected to various shapes, that is, the leads 16 according to the type and number or arrangement of the chip pads 11 placed on the upper surface of the semiconductor chip 12. The tie bar 15 may be connected to an adjacent guide ring 17 or may be formed in an independent shape, and support the semiconductor chip mounting plate 13 according to the shape of the guide ring 17. The structure and shape of the can also be formed differently.

이와 같이 본 발명에 따른 가이드링(17)은 반도체 칩(12)의 칩 패드(11)와 본딩을 용이하게 하기 위하여 여러가지 형태로 형성되어질 수 있는 바, 이러한 가이드링(17)에는 다수의 칩 패드(11)가 와이어(18)를 매개체로 연결되어서 칩 패드(11)의 수적 증가에 충분히 대응하게 되는 것이다.As described above, the guide ring 17 according to the present invention may be formed in various forms to facilitate bonding with the chip pad 11 of the semiconductor chip 12. The guide ring 17 may include a plurality of chip pads. 11 is connected to the wire 18 through the medium to sufficiently correspond to the increase in the number of chip pads (11).

상술한 바와 같이 본 발명에 따르면, 리드 프레임의 반도체 칩 탑재판 사방 모서리에 가이드링을 형성시키고, 이 가이드링을 필요에 따라 리드 혹은 인접하는 가이드링에 연결시켜서, 상기 가이드링에 성질이 동일한 다수의 칩 패드를 와이어로 연결시켜 주므로써, 반도체 칩의 고집적화에 따른 칩 패드의 수적 증가에 충분히 대응할 수 있는 장점이 있다.As described above, according to the present invention, a guide ring is formed at four corners of the semiconductor chip mounting plate of the lead frame, and this guide ring is connected to a lead or an adjacent guide ring as necessary, whereby By connecting the chip pads with a wire, there is an advantage that can sufficiently cope with the increase in the number of chip pads due to the high integration of the semiconductor chip.

Claims (7)

다수의 칩 패드(11)를 가지는 반도체 칩(12)의 상면에 탑재되어 있는 반도체 칩 탑재판(13)과, 이 반도체 칩 탑재판(13)의 각 모서리에 다운셋(14)을 가지면서 일체로 형성되어 있는 타이 바(15)와, 상기 반도체 칩 탑재판(13)의 사방에 위치되어 있는 다수의 리드(16)로 이루어져 있는 리드 프레임에 있어서, 상기 반도체 칩 탑재판(13)의 각 모서리에는 가이드링(17)이 형성되어 있되, 이 가이드링(17)의 일부분은 반도체 칩 탑재판(13)과 다수의 리드(16) 사이에 위치되도록 형성되어 있는 것을 특징으로 하는 리드 프레임.The semiconductor chip mounting plate 13 mounted on the upper surface of the semiconductor chip 12 having a plurality of chip pads 11 and the downset 14 at each corner of the semiconductor chip mounting plate 13 are integrated. Each edge of the semiconductor chip mounting plate 13 has a lead frame composed of a tie bar 15 formed of a plurality of leads and a plurality of leads 16 positioned on all sides of the semiconductor chip mounting plate 13. And a guide ring (17), wherein a part of the guide ring (17) is formed to be positioned between the semiconductor chip mounting plate (13) and the plurality of leads (16). 제1항에 있어서, 상기 가이드링(17)의 일끝단은 일 리드(16)에 일체로 연결되어 있고, 다른 일끝단은 인접하는 가이드링(17)의 일끝단에 일체로 연결되면서 동시에 일 리드(16)의 일끝단에 일체로 연결되어 있는 것을 특징으로 하는 리드 프레임.According to claim 1, one end of the guide ring 17 is integrally connected to one lead 16, the other end is integrally connected to one end of the adjacent guide ring 17 and at the same time A lead frame, which is integrally connected to one end of (16). 제1항에 있어서, 상기 가이드링(17)의 일끝단만이 일 리드(16)에 일체로 연결되어 있는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein only one end of the guide ring (17) is integrally connected to the one lead (16). 제1항에 있어서, 상기 가이드링(17)의 양끝단은 인접하는 가이드링(17)의 끝단에 일체로 서로 연결되어 있는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein both ends of the guide ring (17) are integrally connected to each other at the ends of adjacent guide rings (17). 제1항에 있어서, 상기 반도체 칩 탑재판(13)의 양면 혹은 사면에는 적어도 2개이상의 타이바(15)가 다운셋(14)을 가지면서 연결되어 있는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein at least two tie bars (15) are connected to both surfaces or slopes of the semiconductor chip mounting plate (13) with a downset (14). 제1항에 있어서, 상기 가이드링(17)에는 적어도 1개 이상의 칩 패드(11)가 와이어를 매개체로 연결되어 있는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1, wherein at least one chip pad (11) is connected to the guide ring (17) via a medium. 제1항 또는 제4항에 있어서, 상기 가이드링(17)의 일부분은 다운셋(14)을 가지면서 연장되어 반도체 칩 탑재판(13)의 각 모서리에 연결되어 있는 것을 특징으로 하는 리드 프레임.The lead frame according to claim 1 or 4, wherein a part of the guide ring (17) extends with a downset (14) and is connected to each corner of the semiconductor chip mounting plate (13).
KR1019940025861A 1994-08-30 1994-10-10 Lead frame KR0137068B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940025861A KR0137068B1 (en) 1994-10-10 1994-10-10 Lead frame
JP7220236A JP2820645B2 (en) 1994-08-30 1995-08-29 Semiconductor lead frame
US08/520,429 US5723899A (en) 1994-08-30 1995-08-29 Semiconductor lead frame having connection bar and guide rings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940025861A KR0137068B1 (en) 1994-10-10 1994-10-10 Lead frame

Publications (2)

Publication Number Publication Date
KR960015884A KR960015884A (en) 1996-05-22
KR0137068B1 true KR0137068B1 (en) 1998-04-24

Family

ID=19394762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940025861A KR0137068B1 (en) 1994-08-30 1994-10-10 Lead frame

Country Status (1)

Country Link
KR (1) KR0137068B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053748A (en) * 1995-12-30 1997-07-31 황인길 Leadframe of Semiconductor Package

Also Published As

Publication number Publication date
KR960015884A (en) 1996-05-22

Similar Documents

Publication Publication Date Title
KR100298692B1 (en) Lead frame structure for semiconductor package manufacturing
US7247927B2 (en) Leadframe alteration to direct compound flow into package
US5834837A (en) Semiconductor package having leads with step-shaped dimples
KR980006169A (en) Leadframe and Bottom Lead Semiconductor Packages Using the Same
KR100379089B1 (en) leadframe and semiconductor package using it
KR0137068B1 (en) Lead frame
KR980006563A (en) Lead frame with lead-on chip type
US5914528A (en) Thermally-enhanced lead frame with reduced thermal gap
JPH0783035B2 (en) Semiconductor device
KR950021455A (en) Resin-sealed semiconductor device
EP0477937B1 (en) Lead frame for semiconductor device of the resin encapsulation type
KR0129004Y1 (en) Lead frame
JP2990645B2 (en) Lead frame for semiconductor integrated circuit and semiconductor integrated circuit
KR19990034731A (en) Lead-on chip lead frames and packages using them
KR100216989B1 (en) Lead frame of two chip package
KR100705249B1 (en) Leadframe for manufacturing semiconductor package
KR100216843B1 (en) Structure of lead frame and semiconductor package
KR200270526Y1 (en) Leadframe of Semiconductor Package
KR100575859B1 (en) ball grid array package
KR940008336B1 (en) Semiconductor package
KR100525091B1 (en) semiconductor package
JPH065756A (en) Resin sealed semiconductor device and manufacture thereof
KR0141945B1 (en) Semiconductor package and leadframe with heat sink
JPS63199450A (en) Semiconductor device
JPH0888310A (en) Resin-sealed semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 17

EXPY Expiration of term