KR100216843B1 - Structure of lead frame and semiconductor package - Google Patents

Structure of lead frame and semiconductor package Download PDF

Info

Publication number
KR100216843B1
KR100216843B1 KR1019960074111A KR19960074111A KR100216843B1 KR 100216843 B1 KR100216843 B1 KR 100216843B1 KR 1019960074111 A KR1019960074111 A KR 1019960074111A KR 19960074111 A KR19960074111 A KR 19960074111A KR 100216843 B1 KR100216843 B1 KR 100216843B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
bonding region
lead frame
outside
film
Prior art date
Application number
KR1019960074111A
Other languages
Korean (ko)
Other versions
KR19980054910A (en
Inventor
윤주훈
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960074111A priority Critical patent/KR100216843B1/en
Publication of KR19980054910A publication Critical patent/KR19980054910A/en
Application granted granted Critical
Publication of KR100216843B1 publication Critical patent/KR100216843B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것으로, 반도체 패키지의 리드프레임에 파워본딩 및 그라운드본딩을 용이하게 할 수 있도록 리드의 선단부 상면으로 파워 본딩영역 및 그라운드 본딩영역이 형성된 필름을 부착하여 반도체칩의 고집적화에 따른 칩 패드의 수적 증가에 충분히 대응할 수 있는 것이다.The present invention relates to a structure of a lead frame and a semiconductor package using the same, and attaches a film having a power bonding region and a ground bonding region formed on an upper surface of a leading end of the lead to facilitate power bonding and ground bonding to the lead frame of the semiconductor package. Therefore, it is possible to sufficiently cope with the increase in the number of chip pads due to the high integration of semiconductor chips.

Description

리드프레임의 구조 및 이를 이용한 반도체 패키지Lead Frame Structure and Semiconductor Package Using the Same

본 발명은 리드프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지의 리드프레임에 파워본딩 및 그라운드본딩을 용이하게 할 수 있도록 리드의 선단부 상면으로 파워 본딩영역 및 그라운드 본딩영역이 형성된 필름을 부착한 리드프레임의 구조 및 이를 이용한 반도체 패키지에 관한 것이다.The present invention relates to a structure of a lead frame and a semiconductor package using the same, and more particularly, a power bonding region and a ground bonding region are formed on a top surface of a lead so as to facilitate power bonding and ground bonding to a lead frame of the semiconductor package. The present invention relates to a structure of a lead frame having a film formed thereon and a semiconductor package using the same.

일반적으로 이온주입, 확산공정, 식각공정 매탈공정 등의 제조공정을 통하여 제조되는 반도체칩은 산화막으로 보호되어 있고, 상기 반도체칩에는 회로동작에 필요한 신호라인(Signal Line), 파워라인(Power Line), 그라운드라인(Ground Lind) 등이 메탈라인(Metal Line)으로 형성되어 있으며, 이러한 각 라인을 반도체칩의 상면에 부착되어 있는 칩 패드와 연결되어 외부로 인출가능하게 되어 있다.In general, a semiconductor chip manufactured through a manufacturing process such as ion implantation, diffusion process, etching process, and buried process is protected by an oxide film, and the semiconductor chip includes a signal line and a power line required for circuit operation. The ground line is formed of a metal line, and each of the lines is connected to a chip pad attached to an upper surface of the semiconductor chip to be drawn out to the outside.

이때, 상기 반도체칩은 패키지 공정을 하여 외부로부터 보호하게 되는데, 이러한 패키지 공정은 소잉공정, 다이본딩, 와이어본딩, 몰딩, 포밍 등의 공정으로 이루어 지는바, 상기 와이어본딩은 반도체칩의 상면에 부착되어 있는 칩패드와 패키지의 외부로 인출되는 리드프레임과의 본딩을 말한다.At this time, the semiconductor chip is protected from the outside by a packaging process, such a packaging process is made of a sawing process, die bonding, wire bonding, molding, forming, etc., the wire bonding is attached to the upper surface of the semiconductor chip The bonding between the chip pad and the lead frame drawn out of the package.

여기서, 종래의 리드프레임 구조 및 이를 이용한 반도체 패키지의 구조를 제1도과 제2도를 참조하여 설명하면, 반도체칩(1)과, 상기 반도체칩(1)의 하부로 에폭시에 의해 부착되어 반도체칩(1)의 회로동작시 발생되는 열을 외부로 방출시키는 히트싱크(5)와, 상기 히트싱크(5)의 상면 외측으로 접착되어 반도체칩(1)의 회로를 외부로 인출하는 다수의 리드(2)와, 상기 리드(2)와 반도체칩(1)의 회로를 연결하는 와이어(3)와, 외부의 산화 및 부식으로 부터 보호하기 위하여 반도체칩(1)의 외부를 감싸는 봉지재(4)로 구성되며, 상기 다수의 리드(2) 선단부와 반도체칩(1) 사이에 위치되도록 제1링(6a)과 제2링(6b)을 형성하여 구성된다.Herein, a conventional lead frame structure and a structure of a semiconductor package using the same will be described with reference to FIGS. 1 and 2, wherein the semiconductor chip 1 and the semiconductor chip 1 are attached to the lower portion of the semiconductor chip 1 by epoxy. (1) a heat sink 5 for dissipating heat generated during the circuit operation to the outside, and a plurality of leads bonded to the outside of the upper surface of the heat sink 5 to draw out the circuit of the semiconductor chip 1 to the outside ( 2), a wire 3 connecting the circuit of the lead 2 and the semiconductor chip 1, and an encapsulant 4 enclosing the outside of the semiconductor chip 1 to protect against external oxidation and corrosion. The first ring 6a and the second ring 6b are formed to be positioned between the leading ends of the plurality of leads 2 and the semiconductor chip 1.

이러한 리드프레임은 최근 반도체칩(1)의 고집적화에 따른 칩패드의 수적인 증가, 즉 신호라인 패드, 파워라인 패드, 그라운드라인 패드 등의 증가에 대하여 상기의 제1링(6a)과 제2링(6b)에 파워 본딩이나 그라운드 본딩을 할 수는 있으나, 상기 제1링(6a)과 제2링(6b)에 의해 상대적으로 반도체칩(1)을 붙이는 영역이 줄어들고, 이는 와이어(3) 본딩시 와이어 루프의 길이가 길어지게 되어 많은 불량을 초래하고, 상기 제1링(6a)과 제2링(6b)을 갖는 리드프레임을 제조하기 위한 별도의 공구 및 제조공정이 필요함으로써 제조 단가를 상승시키는 등의 문제점이 있었던 것이다. 특히, 이러한 리드프레임 히트싱크(5)가 부착되지 않는 반도체 패키지에서는 사용이 불가능한 것이다.The lead frame has the first ring 6a and the second ring in response to the increase in the number of chip pads, that is, the increase in signal line pads, power line pads, and ground line pads. Although power bonding or ground bonding may be performed on the 6b, the area to which the semiconductor chip 1 is relatively attached by the first ring 6a and the second ring 6b is reduced, which causes the wire 3 to be bonded. When the length of the wire loop becomes longer, it causes many defects, and the manufacturing cost increases due to the need for a separate tool and manufacturing process for manufacturing the lead frame having the first ring 6a and the second ring 6b. There was a problem such as. In particular, it cannot be used in a semiconductor package to which the lead frame heat sink 5 is not attached.

본 발명의 목적은 이와같은 문제점을 해결하기 위하여 발명된 것으로서, 리드프레임의 리드 선단부 상면에 파워 본딩영역과 그라운드 본딩영역을 갖는 필름을 부착하여 여기에 각각 파워본딩 및 그라운드본딩을 함으로써, 반도체칩의 고집적화에 일조할 수 있는 리드프레임의 구조 및 이를 이용한 반도체 패키지를 제공함에 있다.An object of the present invention is to solve the above problems, by attaching a film having a power bonding region and a ground bonding region on the upper surface of the lead end portion of the lead frame to power bonding and ground bonding, respectively, The present invention provides a structure of a lead frame that can contribute to high integration and a semiconductor package using the same.

제1도는 종래의 리드프레임을 나타낸 정면도.1 is a front view showing a conventional lead frame.

제2도는 종래의 리드프레임을 이용한 반도체 패키지의 단면도.2 is a cross-sectional view of a semiconductor package using a conventional lead frame.

제3도는 본 발명에 따른 리드프레임의 구조를 나타낸 명면도.3 is a plan view showing the structure of a lead frame according to the present invention.

제4도는 본 발명에 따른 리드프레임을 이용한 반도체 패키지의 단면도.4 is a cross-sectional view of a semiconductor package using a lead frame according to the present invention.

제5도는 본 발명에 따른 리드프레임을 이용한 반도체 패키지의 실시예를 나타낸 단면도.5 is a cross-sectional view showing an embodiment of a semiconductor package using a lead frame according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 반도체칩 20 : 리드10: semiconductor chip 20: lead

30 : 와이어 40 : 봉지재30: wire 40: encapsulant

50 : 히트싱크 60 : 필름50: heat sink 60: film

61 : 파워 본딩영역 62 : 그라운드 본딩영역61: power bonding area 62: ground bonding area

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 따른 리드프레임의 구조를 나타낸 평면도로서, 그 구조는 반도체 패키지를 구성하기 위한 다수의 리드(20)로 이루어진 리드프레임에 있어서, 상기 다수의 리드(20) 선단부 상면에는 파워 본딩영역(61)과 그라운드 본딩영역(62)을 갖는 필름(60)을 부착하여서 된 것을 특징으로 한다.3 is a plan view showing a structure of a lead frame according to the present invention, the structure of which is a lead frame composed of a plurality of leads 20 for constituting a semiconductor package, wherein a plurality of leads 20 are connected to a top surface of the front end portion of the leads 20. It is characterized by attaching a film 60 having a region 61 and a ground bonding region 62.

상기 필름(60)에 형성된 파워 본딩영역(61)과 그라운드 본딩영역(62)은 싱글(Sigle) 또는 두 개의 더블링(Double Ring) 형태를 갖는 것으로, 상기의 필름(60)은 비전기전도성이고, 상기 필름(60)에 형성된 파워 본딩영역(61)과 그라운드 본딩영역(62)은 전도성이다.The power bonding region 61 and the ground bonding region 62 formed on the film 60 have a single or two double rings, and the film 60 is non-electrically conductive. The power bonding area 61 and the ground bonding area 62 formed on the film 60 are conductive.

제4도는 본 발명에 따른 리드프레임을 이용한 반도체 패키지의 단면도로서, 이러한 반도체 패키지의 구조는 반도체칩(10)과, 상기 반도체칩(10)의 하부로 에폭시에 의해 부착되어 반도체칩(10)의 회로동작시 발생되는 열을 외부로 방출시키는 히트싱크(50)와, 상기 히트싱크(50)의 상면 외측으로 접착되어 반도체칩(10)의 회로를 외부로 인출하는 다수의 리드(20)와 상기 리드(20)와 반도체칩(10)의 회로를 연결하는 와이어(30)와, 외부의 산화 및 부식으로부터 보호하기 위하여 반도체칩(10)의 외부를 감싸는 봉지재(40)를 포함하며, 상기 다수의 리드(20) 선단부 상면에는 파워 본딩영역(61)과 그라운드 본딩영역(62)을 갖는 필름(60)을 부착하여서 된 것을 특징으로 한다.4 is a cross-sectional view of a semiconductor package using a lead frame according to the present invention, the structure of the semiconductor package 10 is attached to the semiconductor chip 10 and the lower portion of the semiconductor chip 10 by epoxy to attach the semiconductor chip 10. A heat sink 50 for dissipating heat generated during a circuit operation to the outside, a plurality of leads 20 bonded to the outside of the upper surface of the heat sink 50 to draw the circuit of the semiconductor chip 10 to the outside and the A wire 30 connecting the circuit of the lead 20 and the semiconductor chip 10, and an encapsulant 40 surrounding the outside of the semiconductor chip 10 in order to protect against external oxidation and corrosion. A film 60 having a power bonding region 61 and a ground bonding region 62 is attached to the upper surface of the front end portion of the lead 20.

이와같은 구조의 리드프레임은 반도체칩(10)의 고집적화에 따른 칩패드의 수적인 증가 즉, 신호라인 패드, 파워라인 패드, 그라운드라인 패드 등의 증가에 대하여 상기의 필름(60)에 형성된 파워 본딩영역(61)과 그라운드 본딩영역(62)에 파워 본딩과 그라운드 본딩을 하는 것으로, 상기 파워 본딩영역(61)이나 그라운드 본딩영역(62)이 형성된 필름(60)이 리드프레임의 리드(20) 선단부 상면에 부착됨으로서 반도체칩(10)을 부착하는 영역을 극대화시킬 수 있고, 이는 와이어(30) 본딩시 와이어 루프의 길이를 짧게 형성할 수 있음으로서 불량을 방지하는 것이다.The lead frame having such a structure is a power bonding formed on the film 60 with respect to the increase in the number of chip pads due to the high integration of the semiconductor chip 10, that is, the increase of signal line pads, power line pads, and ground line pads. By performing power bonding and ground bonding in the region 61 and the ground bonding region 62, the film 60 having the power bonding region 61 or the ground bonding region 62 is formed at the tip of the lead 20 of the lead frame. By being attached to the upper surface, it is possible to maximize the area to which the semiconductor chip 10 is attached. This is to prevent the defect by shortening the length of the wire loop when bonding the wire 30.

또한, 파워 본딩영역(61)이나 그라운드 본딩영역(62)이 형성된 필름(60)을 기존의 리드프레임에 부착하는 것에 의해 간단히 제조할 수 있음으로서 제조 단가를 절감시킬 수 있는 것이다.In addition, since the film 60 on which the power bonding region 61 or the ground bonding region 62 is formed can be simply manufactured by attaching the film 60 to the existing lead frame, the manufacturing cost can be reduced.

특히, 상기한 본 발명의 리드프레임은 제5도에 도시된 바와같이 히트싱크(50)가 부착되지 않은 반도체 패키지에서도 사용이 가능한 것으로, 그 구조는 반도체칩(10)과, 상기 반도체칩(10)이 에폭시에 의해 부착된 탑재판(21)과, 상기 탑재판(2)의 주연주에 위치되어 반도체칩(10)의 회로를 외부로 인출하는 다수의 리드(20)와, 상기 리드(20)와 반도체칩(10)의 회로를 연결하는 와이어(30)와, 외부의 산화 및 부식으로부터 보호하기 위하여 반도체칩(10)의 외부를 감싸는 봉지재(40)를 포함하며, 상기 다수의 리드(20) 선단부 상면에는 파워 본딩영역(61)과 그라운드 본딩영역(62)을 갖는 필름(60)을 부착하여서 된 것으로, 이러한 구성의 효과는 동일하다.In particular, the lead frame of the present invention can be used in a semiconductor package without the heat sink 50, as shown in FIG. 5, the structure of which is the semiconductor chip 10 and the semiconductor chip 10 ) Is a mounting plate 21 attached by epoxy, a plurality of leads 20 positioned at the peripheral periphery of the mounting plate 2 to draw out circuits of the semiconductor chip 10 to the outside, and the leads 20 ) And a wire 30 connecting the circuit of the semiconductor chip 10, and an encapsulant 40 surrounding the outside of the semiconductor chip 10 to protect against external oxidation and corrosion. 20) The film 60 having the power bonding region 61 and the ground bonding region 62 is attached to the upper surface of the tip portion, and the effect of this configuration is the same.

이상의 설명에서 알 수 있듯이 본 발명의 리드프레임의 구조 및 이를 이용한 반도체 패키지에 의하면, 리드프레임의 리드 선단부 상면에 파워 본딩영역 및 그라운드 본딩영역을 갖는 필름을 부착함으로써 파워본딩 및 그라운드본딩을 용이하게 할 수 있어 반도체칩의 고집적화에 따른 칩 패드의 수적 증가에 충분히 대응할 수 있는 효과가 있다.As can be seen from the above description, according to the structure of the lead frame of the present invention and the semiconductor package using the same, the film having the power bonding area and the ground bonding area can be attached to the upper surface of the lead end of the lead frame to facilitate the power bonding and the ground bonding. Therefore, there is an effect that can sufficiently cope with the increase in the number of chip pads due to the high integration of the semiconductor chip.

Claims (5)

반도체 패키지를 구성하기 위한 다수의 리드로 이루어진 리드프레임에 있어서, 상기 다수의 리드 선단부 상면에는 파워 본딩영역과 그라운드 본딩영역을 갖는 필름을 부착하여서 된 것을 특징으로 하는 리드프레임의 구조.A lead frame comprising a plurality of leads for constituting a semiconductor package, wherein a lead having a power bonding region and a ground bonding region is attached to an upper surface of the lead ends. 제1항에 있어서, 상기 필름에 형성된 파워 본딩영역과 그라운드 본딩영역은 싱글(Sigle) 또는 두 개의 더블링(Double Ring) 형태로 이루어진 것을 특징으로 하는 리드프레임의 구성.The lead frame structure of claim 1, wherein the power bonding region and the ground bonding region formed in the film have a single shape or two double rings. 제1항에 있어서, 상기 필름은 비전기전도성이고, 상기 필름에 형성된 파워 본딩 영역과 그라운드 본딩영역은 전도성인 것을 특징으로 하는 리드프레임의 구조.The structure of a lead frame according to claim 1, wherein the film is non-electrically conductive, and the power bonding region and the ground bonding region formed in the film are conductive. 반도체칩과, 상기 반도체칩의 하부로 에폭시에 의해 부착되어 반도체칩의 회로동작시 발생되는 열을 외부로 방출시키는 히트싱크와, 상기 히트싱크의 상면 외측으로 접착되어 반도체칩의 회로를 외부로 인출하는 다수의 리드와, 상기 리드와 반도체칩의 회로를 연결하는 와이어와, 외부의 산화 및 부식으로부터 보호하기 위하여 반도체칩의 외부를 감싸는 봉지재를 포함하며, 상기 다수의 리드 선단부 상면에는 파워 본딩영역과 그라운드 본딩영역을 갖는 필름을 부착하여서 된 것을 특징으로 하는 반도체 패키지A semiconductor chip, a heat sink attached to the lower part of the semiconductor chip by an epoxy to release heat generated during a circuit operation of the semiconductor chip to the outside, and bonded to the outside of the upper surface of the heat sink to draw out the circuit of the semiconductor chip to the outside A plurality of leads, wires connecting the leads and circuits of the semiconductor chip, and an encapsulant covering the outside of the semiconductor chip to protect against external oxidation and corrosion, and a power bonding region on an upper surface of the plurality of lead ends. And a film having a ground bonding region attached thereto. 반도체칩과, 상기 반도체칩이 에폭시에 의해 부착된 탑재판과, 상기 탑재판의 주연주에 위치되어 반도체칩의 회로를 외부로 인출하는 다수의 리드와, 상기 리드와 반도체칩의 회로를 연결하는 와이어와, 외부의 산화 및 부식으로부터 보호하기 위하여 반도체칩의 외부를 감싸는 봉지재를 포함하며, 상기 다수의 리드 선단부 상면에는 파워 본딩영역과 그라운드 본딩영역을 갖는 필름을 부착하여서 된 것을 특징으로 하는 반도체 패키지.A semiconductor chip, a mounting plate on which the semiconductor chip is attached by epoxy, a plurality of leads positioned at the peripheral periphery of the mounting plate to draw circuits of the semiconductor chip to the outside, and connecting the leads and the circuit of the semiconductor chip And a sealing material surrounding the outside of the semiconductor chip in order to protect it from oxidation and corrosion of the outside, and a semiconductor having a power bonding region and a ground bonding region attached to the upper surface of the plurality of lead ends. package.
KR1019960074111A 1996-12-27 1996-12-27 Structure of lead frame and semiconductor package KR100216843B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074111A KR100216843B1 (en) 1996-12-27 1996-12-27 Structure of lead frame and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074111A KR100216843B1 (en) 1996-12-27 1996-12-27 Structure of lead frame and semiconductor package

Publications (2)

Publication Number Publication Date
KR19980054910A KR19980054910A (en) 1998-09-25
KR100216843B1 true KR100216843B1 (en) 1999-09-01

Family

ID=19491572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074111A KR100216843B1 (en) 1996-12-27 1996-12-27 Structure of lead frame and semiconductor package

Country Status (1)

Country Link
KR (1) KR100216843B1 (en)

Also Published As

Publication number Publication date
KR19980054910A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
US6437427B1 (en) Lead frame used for the fabrication of semiconductor packages and semiconductor package fabricated using the same
KR960012449A (en) Semiconductor device
JP2009503865A (en) Packaged integrated circuits with enhanced heat dissipation
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
US6919628B2 (en) Stack chip package structure
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US6313519B1 (en) Support for semiconductor bond wires
KR100216843B1 (en) Structure of lead frame and semiconductor package
KR20010037246A (en) leadframe and semiconductor package using it
KR100206880B1 (en) Culumn type package, having heatsink
JP2002076234A (en) Resin-sealed semiconductor device
KR100763966B1 (en) Semiconductor package and lead frame used in manufacturing such
KR100891649B1 (en) Method of manufacturing semiconductor package
KR100187714B1 (en) High thermal package leadframe and semiconductor chip package
KR0132404Y1 (en) Semiconductor package
KR100998037B1 (en) Lead frame and semiconductor package therewith
KR100205495B1 (en) High thermal emissive leadframe having heat spreader and semiconductor chip package using the same
KR0137068B1 (en) Lead frame
KR200313831Y1 (en) Bottom Lead Package
JP4356960B2 (en) Resin-sealed semiconductor device
KR0141945B1 (en) Semiconductor package and leadframe with heat sink
KR100658904B1 (en) Lead frame and semiconductor package using it
JP2005150693A (en) Chip package structure
KR100250148B1 (en) Bga semiconductor package
KR19980026146A (en) Bottom Lead Package for Heat Dissipation

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120604

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee