KR0130717B1 - Brushless motor driving circuit - Google Patents
Brushless motor driving circuitInfo
- Publication number
- KR0130717B1 KR0130717B1 KR1019950009911A KR19950009911A KR0130717B1 KR 0130717 B1 KR0130717 B1 KR 0130717B1 KR 1019950009911 A KR1019950009911 A KR 1019950009911A KR 19950009911 A KR19950009911 A KR 19950009911A KR 0130717 B1 KR0130717 B1 KR 0130717B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- level
- output
- brushless motor
- signals
- Prior art date
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
본 발명은 브러시레스모터, 특히 그 구동회로에 관한 곳으로써, 브러시레스모터의 회전자마그네트의 자계(磁界)변화를 검출하는 복수의 홀소자와, 상기 홀소자의 출력신호 및 반전수단의 출력신호의최대 및 최소레벨의 각각을 소정 레벨로 규정하는 클램프수단과, 상기 클램프수단의 출력신호중 서로 위상이 상이한 복수의 신호를 가감산하는 수단과, 상기 가감산수단으로부터의 신호를 복수 합성하여, 최소한 최대레벨,최소레벨에 평탄부를 가지고, 각 평탄부 사이에는 경사부를 가지는 신호를 생성하는수단을 구비하고, 상기 신호생성수단에 의하여 어진 복수 상(相)의 구동신호는 각각 경사부에서 다른 구동신호의 경사부와교차하고, 그 포인트는 어느 하나의 홀소자의 제로크로스포인트와 시간축상에서 일치하도록 함으로써, 상전환시의 전류변화가 완만하게 되고, 스위칭방식에 있어서의 음향노이즈의 발생을 방지할 수 있고, 모터효율을 저하시키지 않는 동시에, 홀소자의 검출신호가 갖고 있는 경사파형을 통전파형의 경사부로 하는 것이므로, 콘덴서를 필요없게 할 수 있다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a brushless motor, particularly a driving circuit thereof, comprising a plurality of Hall elements for detecting a change in magnetic field of a rotor magnet of a brushless motor, an output signal of the Hall element, and an output signal of the inverting means. Clamp means for defining each of the maximum and minimum levels to a predetermined level, a means for adding and subtracting a plurality of signals having phases different from each other among the output signals of the clamp means, and combining a plurality of signals from the addition and subtraction means, at least maximum Means for generating a signal having a flat portion at a level and a minimum level and having a slanted portion between each flat portion, wherein the plurality of phase drive signals generated by the signal generating means are respectively different from each other in the inclined portion. By crossing the inclined portion, the point coincides with the zero cross point of any one Hall element on the time axis, thereby changing the current during phase switching. This makes it possible to prevent the occurrence of acoustic noise in the switching method, to reduce the motor efficiency, and to use the inclined waveform of the detection signal of the Hall element as the inclined portion of the conduction waveform, thereby eliminating the need for a capacitor. can do.
Description
제1 는 본 발명의 일실시예에 있어서의 홀소자의 출력신호의 파형정형회로의 접속도.1 is a connection diagram of a waveform shaping circuit of an output signal of a hall element in one embodiment of the present invention;
제2도는 홀소자의 출력파형을 나타낸 파형도.2 is a waveform diagram showing an output waveform of a Hall element.
제3도는 본 발명의 일실시예에 있어서의 통전파형생성회로의 접속도.3 is a connection diagram of an energized waveform generating circuit according to an embodiment of the present invention.
제4도는 본 발명의 일실시예에 있어서의 스위칭펄스발생회로의 접속도.4 is a connection diagram of a switching pulse generating circuit according to an embodiment of the present invention.
제5도는 스위칭펄스발생동작의 설명을 위한 파형도.5 is a waveform diagram for explaining a switching pulse generation operation.
제6도는 통전파형의 생성동작의 설명을 위한 파형도.6 is a waveform diagram for explaining the operation of generating the energized waveform.
제7도 및 제8도는 본 발명의 다른 실시예의 접속도.7 and 8 are connection diagrams of another embodiment of the present invention.
제9도는 본 발명의 다른 실시예의 통전파형의 생성동작의 설명을 위한 파형도.9 is a waveform diagram for explaining the operation of generating the energized waveform of another embodiment of the present invention.
제10도는 본 발명의 또 다른 실시예의 통전파형의 생성동작의 설명을 위한 파형도.10 is a waveform diagram for explaining an operation of generating a conduction waveform according to still another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
L [L1,L2,L3]: 고정자코일L [L1, L2, L3]: Stator coil
(1)[1a,1b,1c] : 홀소자(1) [1a, 1b, 1c]: Hall element
(6)[6a,6b,6c], (7)[7a,7b,7c]:다이오드클램프회로(6) [6a, 6b, 6c], (7) [7a, 7b, 7c]: diode clamp circuit
(12)[12a,12b,12c], (13)[13a,13b,13c] :비가산 합성회로(12) [12a, 12b, 12c], (13) [13a, 13b, 13c]: non-additional synthesis circuit
(20)[20a,20b,20c], (21)[21a,21b,21c],(24)(24a,24b,24c).(20) [20a, 20b, 20c], (21) [21a, 21b, 21c], (24) (24a, 24b, 24c).
(25)(25a,25b,25c) : 아날로그스위치(30a,30b,30c) : 출력단자.(25) (25a, 25b, 25c): Analog switch (30a, 30b, 30c): Output terminal.
본 발명은 브러시레스모터, 특히 그 구동회로에 관한 것이다.The present invention relates to a brushless motor, in particular a driving circuit thereof.
본 발명은 예를 들면 3상 양방향 120。 통전방식의 브러시레스모터에 있어서, 위치 검출용의 홀(Hall)소자의 출력신호를 사용하여, 이 출력신호의 에지부의 경사파형과 같은 에지부를 갖는 통전신호를 고정자코일에공급하므로써, 스위칭드라이브방식과 동등한 효율로, 스위칭에 수반하는 음향노이즈의 발생을 방지할 수 있도록 한 브러시레스모터구동회로이다.The present invention uses, for example, a three-phase bidirectional 120 ° energizing brushless motor, using an output signal of a Hall element for position detection, and having an edge portion that is equal to the slope of the edge portion of the output signal. By supplying a signal to the stator coil, this brushless motor drive circuit can prevent the generation of acoustic noise accompanying switching at the same efficiency as the switching drive method.
종래의 브러시레스모터의 구동방식의 하나로서, 스위칭트렌지스터에의하여 통전의 전환(상전환)을 행하는 스위칭방식이 알려져 있다. 이 스위칭방식은 상(相)전환시의 급격한 전류변화, 특히 전류의 상승에 의하여 고정자(固定子) 및 회전자(回轉子)의 진동이 높은 주파수에서 발생하고, 이로써 커다란 음향노이즈가 발생한다.As one of the conventional drive methods of a brushless motor, a switching method of switching the current (phase switching) by a switching transistor is known. In this switching system, the vibration of the stator and the rotor occurs at high frequency due to the rapid current change during phase switching, in particular, the increase of the current, thereby generating a large acoustic noise.
이 음향노이즈의 발생을 방지하기 위하여, 종래에는 서로의 일단이 공통접속된 고정자코일에 전해(電解)콘덴서와 같은 비교적 용량이 큰 콘덴서를 병렬로 접속하므로써, 전류파형을 완만해지도록 하고 있었다.In order to prevent the occurrence of this acoustic noise, the current waveform is smoothed by connecting a relatively large capacitor such as an electrolytic capacitor in parallel to a stator coil having one end connected to each other in parallel.
종래와 같이, 콘덴서를 사용하는 방법은 모터의 회전수가 낮을때에 효과적이 아니고, 또 모터의 회전수가 높을 때에는 통전전류의 위상지연이 생기고, 무효전류가 흘러서, 모터의 효율이 저하하는 결점이 있었다.As in the prior art, the method of using a condenser is not effective when the rotational speed of the motor is low, and when the rotational speed of the motor is high, a phase delay of energizing current occurs, a reactive current flows, and the efficiency of the motor decreases. .
브러시레스모터의 다른 구동방식으로써, 정현파형(正弦波形)의 통전전류를 사용하는 리니어 드라이브방식이 알려져 있다. 이 리니어드라이브방식은 음향노이즈가 발생하지 않지만, 모터효율이 스위칭방식에 비하여 현져하게 저하한다.As another driving method of the brushless motor, a linear drive method using a sine wave conduction current is known. This linear drive method does not generate acoustic noise, but the motor efficiency is remarkably lower than that of the switching method.
따라서, 본 발명의 목적은 스위칭드라이브방식과 동등한 모터효율이며, 상전환에 수반하는 음향노이즈가저감된 브러시레스모터구동회로를 제공하는 것에 있다.Accordingly, an object of the present invention is to provide a brushless motor driving circuit having the same motor efficiency as that of the switching drive method and reducing the acoustic noise accompanying phase switching.
본 발명의 다른 목적은 종래의 모터의 기계적인 구조를 변경할 필요가 없고, 구동회로만의 치환으로 실현할 수 있는 브러시레스모터구동회로를 제공하는 것에 있다. 본 발명의 브러시레스모터구동회로는브러시레스모터의 회전자마그네트의 자계(磁界)변화를 검출하는 복수의 홀소자와, 상기 홀소자의출력신호 및 상기 반전수단의 출력신호의 최대 및 최소레벨의 각각을 소정 레벨로 규정하는 클램프수단과, 상기 클램프수단의 출력신호중, 서로 위상이 상이한 복수의 신호를 가감산하는 수단과, 상기 가감산수단으로부터의 신호를 복수 합성하여, 최소한 최대레벨, 최소레벨에 평탄부를 가지고, 각 평탄부 사이에는 경사부를 가지는 신호를 생성하는 수단을 구비하고, 상기 신호생성수단에 의하여 얻어진 복수 상(相)의 구동신호는 각각 경사부에서 다른 구동신호의 경사부와 교차하고, 그 포인트는 어느 하나의 홀소자의 제로크로스포인트와 시간축상에서 일치하도록 한 것이다.Another object of the present invention is to provide a brushless motor driving circuit which does not need to change the mechanical structure of a conventional motor and can be realized by replacing only the driving circuit. The brushless motor drive circuit of the present invention comprises a plurality of Hall elements for detecting a change in the magnetic field of the rotor magnet of the brushless motor, and each of the maximum and minimum levels of the output signal of the Hall element and the output signal of the inverting means. A clamp means defined at a predetermined level, a means for adding and subtracting a plurality of signals having different phases from each other among the output signals of the clamp means, and a plurality of signals from the adding and subtracting means are combined to be flat to at least the maximum level and the minimum level. And a means for generating a signal having an inclined portion between each flat portion, wherein a plurality of phase drive signals obtained by the signal generating means cross each inclined portion of another drive signal at the inclined portion, The point is made to coincide on the time axis with the zero cross point of one Hall element.
홀소자의 출력신호의 파형은 회전자마그네트로부터의 자속(磁束)변화에 따른 파형으로 된다. 회전자마그네트와 홀소자와의 사이의 거리, 회전자마그네트의 무착자(無着磁)부분의 영역의 위치 또는 크기 등에 따라서, 홀소자의 출력신호의 파형은 대략 대형파형(臺形波形)으로 된다. 이 홀소자의출력신호의 에지부를 레벨시프트 또는 증폭한 파형을 취출함으로써 통전신호의 에지부가 형성된다. 따라서, 통전신호의 에지부는 스위치방식과 같이 급격하게 되지 않고, 음향노이즈의 발생을 방지할 수 있다.또, 홀소자의 출력파형을 이용하므로, 회전수가 변화해도, 구동신호의 위상의 변화가 생기지 않고 또한 대형파형의 구동신호이므로, 모터의 효율의 저하가 생기지 않는다.The waveform of the output signal of the Hall element becomes a waveform in accordance with the change of magnetic flux from the rotor magnet. Depending on the distance between the rotor magnet and the Hall element, the position or size of the region of the non-magnetizing portion of the rotor magnet, the waveform of the output signal of the Hall element becomes a substantially large waveform. . The edge portion of the energized signal is formed by taking out a waveform obtained by level shifting or amplifying the edge portion of the output signal of the Hall element. Accordingly, the edge portion of the energizing signal does not become abrupt as in the switch method, and can prevent the generation of acoustic noise. In addition, since the output waveform of the Hall element is used, the phase of the drive signal does not change even if the number of revolutions changes. Moreover, since it is a drive signal of a large waveform, the efficiency of a motor does not fall.
다음에, 본 발명의 실시예에 대하여 설명한다.Next, the Example of this invention is described.
a. 홀(Hall)소자의 출력신호의 파형정형(波形整形)a. Waveform Shaping of Output Signals of Hall Devices
제1도는 홀소자의 출력신호의 파형정형회로를 나타내고, (1)[1 a,1b,1c]의 각각은 회전자(回轉子)마그네트로부터의 자속(磁束)에 비례한 출력전압을 발생하는 홀소자를 나타낸다. 홀소자(1a,1b,1c)에는,전원단자(2)로부터의 전원전압 Vs 및 저항(3)에 의하여 형성된 구동전압이 공통으로 공급된다. 이 예에서는, 전압Vs이 고정자(固定子)코일에 공급되는 전압과 같게 되어 있다.1 shows a waveform shaping circuit of an output signal of a Hall element, and each of (1) [1 a, 1b, 1c] generates an output voltage proportional to the magnetic flux from the rotor magnet. Represents a ruler. The hall elements 1a, 1b, 1c are commonly supplied with a power supply voltage Vs from the power supply terminal 2 and a drive voltage formed by the resistor 3. In this example, the voltage Vs is equal to the voltage supplied to the stator coils.
홀소자(1)[1a,1b,1c]의각각의출력신호가 연산증폭기(4a,5a,4b,5b,4c,5c)에 의하여 증폭된다.연산증폭기(4a,4b,4c)에 의하여 차동(差動)의 신호가 싱글엔드의신호로 변환되고, 연산증폭기(5a,5b,5c)에 의하여신호가 반전된다. 연산증폭기(4a)로부터 검출신호 A가 얻어지고, 연산증폭기(5a)로부터 검출신호 가 얻어진다. 검출신호 A 및 는 역상(逆相)의 신호이다. 연산증폭기(4a) 및 (4c)로부터 검출신호 B 및 C가 각각 얻어지고, 연산증폭기(5b) 및 (5c)로부터 검출신호 B 및 C와 역상의 검출신호 B 및 C가 각각 얻어진다.The respective output signals of the Hall element 1 [1a, 1b, 1c] are amplified by the operational amplifiers 4a, 5a, 4b, 5b, 4c, and 5c. Differential by the operational amplifiers 4a, 4b, and 4c The signal is converted into a single-ended signal, and the signal is inverted by the operational amplifiers 5a, 5b, and 5c. The detection signal A is obtained from the operational amplifier 4a, and the detection signal is obtained from the operational amplifier 5a. Detection signals A and are inverse phase signals. The detection signals B and C are obtained from the operational amplifiers 4a and 4c, respectively, and the detection signals B and C reverse to the detection signals B and C are obtained from the operational amplifiers 5b and 5c, respectively.
제2도A는 검출신호A, B, C의 각각을 나타낸다. 실선의 파형이 검출신호 A이고, 1점쇄선의 파형이 검출신호 B이고, 파선의 파형이 검출신호 C이다. 이들검출신호는 Vs/2를 중심레벨로 하는 대형파형(臺形波形)의 것이며, 전기각으로 120간 위상이 상이한 신호이다. 또, 이들 검출신호의 에지부의 경사파형은 회전자마그네트의 무착자(無着磁)영역의 크기나, 회전자마그네트와 홀소자와의 갭 등에 대응한파형으로 된다. 검출신호 A가 다이오드클램프회로(6a)에 공급되는 동시에, 검출신호 가 다이오드클램프회로(7a)에공급된다. 마찬가지로, 검출신호 B, RM OVERLINEB, C,RM OVERLINEC의 각각이 다이오드클램프회로(6)[6b,7b,6c,7c]에 공급된다. 이들 다이오드클램프회로(6a,6b,6c)는 검출신호의 최대레벨을 단자(8)로부터의 클램프전압으로 규정하고, 다이오드클램프회로(7)[7a,7b,7c]는 검출신호의 최소레벨을 단자(9)로부터의 클램프전압으로 규정한다. 단자(8))에는 (3/4 Vs-Vf) (단,Vf는 다이오드의 순방향 전압강하)의 클램프전압이 공급되고, 단자(9)에는 (1/4 Vs+Vf)의 클램프전압이 공급된다. 이 클램프회로(6a,7a, 7c)의 각각의 출력신호가 비퍼엠프로서의 연산증폭기(10,11)[10a,11a,10b,11b,10c,11c]에 공급된다. 따라서, 연산증폭기(10a)의 출력에는 제2도B에 있어서 실선으로 나타낸 바와 같이, Vs/2를 중심레벨로 하고, 최대치가 (3/4 Vs)이고, 최소치가 (1/4 Vs)의 대형파형의검출신호 a가 발생한다. 연산증폭기(10b 및 (10c)의 각각의 출력에는, 동일한 중심레벨, 최대치 및 최소치를 갖는 대형파형의 검출신호 b 및 c가 발생한다. 검출신호 a, b, c와역상의 검출신호 overlinea, overlineb, overlinec가 연산증폭기(11)[11a,11b,11c]의 각각으로부터 출력된다.2 shows each of detection signals A, B, and C. As shown in FIG. The waveform of the solid line is the detection signal A, the waveform of the dashed line is the detection signal B, and the waveform of the dashed line is the detection signal C. These detection signals are of a large waveform having Vs / 2 as the center level, and are signals having different phases between 120 at an electric angle. Incidentally, the inclined waveform of the edge portion of these detection signals is a waveform corresponding to the size of the non-magnetized region of the rotor magnet, the gap between the rotor magnet and the Hall element, and the like. The detection signal A is supplied to the diode clamp circuit 6a, and the detection signal is supplied to the diode clamp circuit 7a. Similarly, each of the detection signals B, RM OVERLINEB, C, and RM OVERLINEC is supplied to the diode clamp circuit 6 [6b, 7b, 6c, 7c]. These diode clamp circuits 6a, 6b, 6c define the maximum level of the detection signal as the clamp voltage from the terminal 8, and the diode clamp circuits 7 [7a, 7b, 7c] set the minimum level of the detection signal. The clamp voltage from the terminal 9 is specified. The clamp voltage of (3/4 Vs-Vf) (where Vf is the forward voltage drop of the diode) is supplied to the terminal 8, and the clamp voltage of (1/4 Vs + Vf) is supplied to the terminal 9. do. Output signals of the clamp circuits 6a, 7a, 7c are supplied to the operational amplifiers 10, 11 [10a, 11a, 10b, 11b, 10c, 11c] as beeper amplifiers. Therefore, as shown by the solid line in FIG. 2B, the output of the operational amplifier 10a has Vs / 2 as the center level, the maximum value is (3/4 Vs), and the minimum value is (1/4 Vs). Large waveform detection signal a is generated. At each output of the operational amplifiers 10b and 10c, detection signals b and c of large waveforms having the same center level, maximum value and minimum value are generated .. Detection signals a, b, c and inverse detection signals overlinea and overlineb. , overlinec is output from each of the operational amplifiers 11 [11a, 11b, 11c].
이들 검출신호 a, b, c 및 overlinea, overlineb, OVERLINEc로부터 정자코일의 통전파형이 생성된다. 또, 검출신호 A,overlineA, B, OVERLINEB, C, OVERLINEC로부터 스위칭펄스가 형성된다.The energized waveform of the sperm coil is generated from these detection signals a, b, c and overlinea, overlineb and OVERLINEc. In addition, a switching pulse is formed from the detection signals A, overline A, B, OVERLINE B, C, and OVERLINEC.
b. 통전파형생성회로b. Conduction Waveform Generation Circuit
제3도는 이 일실시예에 있어서의 통전파형생성회로를 나타낸다. 제3도에 있어서, L[L1,L2,L3]은 고정자코일을 각각 나타낸다. 이 일실시예는 3상 양방향 통전의 구성이고, 고정자코일 L1, L2, L3의 각각의 일단이 서로 접속되고, 각각의 타단이 출력단자(30a, 30b, 30c)와 접속되어 있다. 이 3개의 고정자코일 L1, L2, L3의 각각의 통전파형을 생성하기 위한 회로구성이 3조 배설되어 있다. 최초에 고정자코일 L1의 통전파형을 생성하기 위한 회로구성에 대하여 설명한다.3 shows an energized waveform generation circuit in this embodiment. In FIG. 3, L [L1, L2, L3] represents stator coils, respectively. This embodiment is a configuration of three-phase bidirectional energization, one end of each of the stator coils L1, L2, L3 is connected to each other, and the other end thereof is connected to the output terminals 30a, 30b, 30c. Three sets of circuit configurations are provided for generating the energized waveforms of the three stator coils L1, L2, and L3. First, a circuit configuration for generating an energized waveform of the stator coil L1 will be described.
전술한 홀소자(1a)의 검출신호 a 및 홀소자(1b)의 검출신호 b의 반전된 신호 OVERLINEb의 각각이 다이오드 및 저항으로 이루어지는 신호합성회로인 비가산성회로(non-addermixing circuit) (12a)에 공급된다. 비가산합성회로(12a)로부터 신호 a및 신호 overlineb에 대하여 보다 큰 레벨쪽의 신호가 출력된다. 이 비가산합성회로(12a)의 출력신호가 버퍼용 및 다이오드 순방향전압(Vf) 캔슬용의 연산증폭기(14a)에 공급된다.A non-addermixing circuit 12a in which each of the above-described detection signal a of the hall element 1a and inverted signal OVERLINEb of the detection signal b of the hall element 1b is a signal synthesis circuit composed of a diode and a resistor. Supplied to. From the non-addition synthesis circuit 12a, a signal of a higher level side is output for the signal a and the signal overlineb. The output signal of this non-synthesizing circuit 12a is supplied to the operational amplifier 14a for buffering and for canceling the diode forward voltage Vf.
검출신호 a가 반전된 신호 overlinea 및 검출신호 b의 각각이 다이오드 및 저항으로이루어지는 비가산합성회로(13a)에 공급된다. 비가산합성회로(13a)로부터 신호 overlinea 및 신호 b에 대하여 보다 작은 레벨쪽의 신호가 출력된다. 이 비가산합성회로(13a)의 출력신호가 버퍼용 및 다이오드순방향전압 캔슬용의 연산증폭기(15a)에 공급된다.Each of the signal overlinea and the detection signal b in which the detection signal a is inverted is supplied to the non-addition synthesis circuit 13a consisting of a diode and a resistor. A signal of a smaller level side is output from the non-addition synthesis circuit 13a with respect to the signal overlinea and the signal b. The output signal of this non-synthesizing circuit 13a is supplied to the operational amplifier 15a for buffer and diode forward voltage cancellation.
연산증폭기(14a)의 출력신호가 연산증폭기(16)a에 공급되는 동시에, 연산증폭기(15a)의 출력신호가 연산증폭기(17a)에 공급된다. 연산증폭기(16a) 및 (17a)는 레벨시프트용의반전앰프이다. 연산증폭기(16a)의 입력신호에 단자(18)로부터 Vs/4의 직류전압이 가산되고, 연산증폭기(17a)의 입력신호에 단자 (19)로부터 (3/4)Vs의 직류전압이 가산된다. 연산증폭기(16a)의 출력신호가 아날로그스위치(20a)에 공급되고, 연산증폭기(17a)의출력신호가 아날로그스위치(21a)에 공급된다.상기다이오드클램프회로(6,7), 비가산합성회로(12,13)및아날로그스위치(20,21)는 구동신호발생회로를 구성한다. 아날로그스위치(20a)의 출력신호가 버퍼앰프로서의연산증폭기(22a)를 통하여 아날로그스위치(24a)에 공급된다. 이 아날로그스위치(24a)의 출력신호가 출력단(出力段)을 구성하는 npn형 트랜지스터(26a)의 베이스에 공급된다.마찬가지로 아날로그스위치(21a)의 출력신호가 연산증폭기(23a)및 아날로그스위치(25a)를 통하여 출력단의 pnp형 트랜지스터(28a)의 베이스에 공급된다.아날로그스위치(20a) 및 (24a)의 양자는 단자(31)로부터의 스위칭펄스가 하이레벨일 때에 온하고, 아날로그스위치(21a) 및 (25a)의 양자는 단자(32)로부터의 스위칭펄스가 하이레벨일 때에 온한다.The output signal of the operational amplifier 14a is supplied to the operational amplifier 16a, and the output signal of the operational amplifier 15a is supplied to the operational amplifier 17a. The operational amplifiers 16a and 17a are inverting amplifiers for level shift. The DC voltage of Vs / 4 is added from the terminal 18 to the input signal of the operational amplifier 16a, and the DC voltage of (3/4) Vs from the terminal 19 is added to the input signal of the operational amplifier 17a. . The output signal of the operational amplifier 16a is supplied to the analog switch 20a, and the output signal of the operational amplifier 17a is supplied to the analog switch 21a. The diode clamp circuits 6 and 7 and the non-additional synthesis circuit are provided. (12, 13) and analog switches 20, 21 constitute a drive signal generation circuit. The output signal of the analog switch 20a is supplied to the analog switch 24a via the operational amplifier 22a as a buffer amplifier. The output signal of the analog switch 24a is supplied to the base of the npn type transistor 26a constituting the output terminal. Similarly, the output signal of the analog switch 21a is supplied to the operational amplifier 23a and the analog switch 25a. Is supplied to the base of the pnp-type transistor 28a at the output terminal. Both of the analog switches 20a and 24a are turned on when the switching pulse from the terminal 31 is high level, and the analog switch 21a is applied. And 25a are turned on when the switching pulse from the terminal 32 is high level.
트랜지스터(26a)의 에미터가 pnp형 트랜지스터(27a)의 베이스에 접속되고, 트랜지스터(28a)의에미터가 pnp형 트랜지스터(29a)의 베이스에 접속된다. 트랜지스터(27a)의 콜렉터가 전원전압 Vs의 전원단자에 접속되고, 트랜지스터(29a)의 콜렉터가 접지된다. 트랜지스터(27a)의 에미터 및 트랜지스터(29a)의 에미터가 서로접속되어, 출력단자(30a)로서도출된다. 이 출력단자(30a)와 연산증폭기(22a) 및 (23a)의 입력단자가 접속된 부귀환로(負歸還路)가 배설되어 있다. 따라서, 출력단자(30a)에는 트랜지스터의 베이스 에미터간전압강하를 포함하지 않으며, 연산증폭기(22a) 및 (23a)의 입력전압과 같은 출력전압이 발생한다. 상기 트랜지스터(26∼29)는출력증폭기를 구성한다.The emitter of the transistor 26a is connected to the base of the pnp type transistor 27a, and the emitter of the transistor 28a is connected to the base of the pnp type transistor 29a. The collector of the transistor 27a is connected to the power supply terminal of the power supply voltage Vs, and the collector of the transistor 29a is grounded. The emitter of the transistor 27a and the emitter of the transistor 29a are connected to each other and are drawn as the output terminal 30a. A negative feedback path to which the output terminal 30a and the input terminals of the operational amplifiers 22a and 23a are connected is provided. Therefore, the output terminal 30a does not include the voltage drop between the base emitters of the transistors, and output voltages such as the input voltages of the operational amplifiers 22a and 23a are generated. The transistors 26 to 29 constitute an output amplifier.
전술한 출력단자(30a)에 발생하는 출력전압을 생성하는 위한회로구성과 동일한 회로구성이 출력단자(30b) 및 (30c)의 각각과 관련하여 배설되어 있다.The same circuit configuration as the circuit configuration for generating the output voltage generated in the above-described output terminal 30a is provided in association with each of the output terminals 30b and 30c.
출력단자(30b)에 취출되는 출력전압은 신호 b, 신호 overlinec, 신호 overlineb, 신호 c로부터 형성된다. 또, 출력단자(30c)에 취출되는 출력전압은 신호 c, 신호 overlinea, 신호 overlinec, 신호 a로부터 형성된다. 이들 출력전압을 형성하기 위한 각 회로부분에 대하여, b, c의 각각의부호가 부가된 참조번호를 붙이고, 그 설명에 대하여는 생략한다. 단,(33)은 아날로그스위치(20b) 및 (24b)를 제어하는 스위칭펄스의 입력단자를 나타내고, (34)는 아날로그스위치(21b) 및 (25b)를 제어하는 스위칭펄스의 입력단자를 나타내고, (35)는 아날로그스위치(20c) 및 (24c)를 제어하는 스위칭펄스의 입력단자를 나타내고, (36)은 아날로그스위치(21c) 및 (25c)를 제어하는 스위칭펄스의 입력단자를 나타낸다.The output voltage drawn to the output terminal 30b is formed from the signal b, the signal overlinec, the signal overlineb, and the signal c. The output voltage drawn to the output terminal 30c is formed from the signal c, the signal overlinea, the signal overlinec, and the signal a. For each circuit portion for forming these output voltages, reference numerals to which respective codes b and c are added are given, and the description thereof is omitted. 33 denotes an input terminal of the switching pulse for controlling the analog switches 20b and 24b, and 34 denotes an input terminal of the switching pulse for controlling the analog switches 21b and 25b. Reference numeral 35 denotes an input terminal of the switching pulse for controlling the analog switches 20c and 24c, and 36 denotes an input terminal of the switching pulse for controlling the analog switches 21c and 25c.
c. 스위칭펄스의 발생c. Generation of switching pulse
전술한 단자(31∼36)의 각각에 공급되는 스위칭펄스는 제4도에 나타낸스위칭펄스 발생회로에 의하여 형성된다. 제4도에 있어서, (41, 42, 43, 44, 45, 46, 51, 52, 53, 54, 55, 56)이 레벨콤퍼레이터를 각각 나타낸다.The switching pulses supplied to each of the terminals 31 to 36 described above are formed by the switching pulse generating circuit shown in FIG. In FIG. 4, (41, 42, 43, 44, 45, 46, 51, 52, 53, 54, 55, 56) represents a level comparator, respectively.
레벨콤퍼레이터(41∼46)의 한쪽의 입력단자에 기준전압(3/4)Vs이 공급된다.이들 레벨콤퍼레이터(41∼46)는 다른 쪽의 입력단자에 공급되는 입력전압의 레벨이 (3∼4)Vs보다 낮을 때에 하이레벨의 출력을 발생하고, 역의 경우에 로레벨의 출력을 발생한다. 레벨콤퍼레이터(51∼56)는 한쪽의 입력단자에공급되는 입력전압의 레벨이 (1/4)Vs 보다 높을때에 하이레벨의 출력을 발생하고, 역의 경우에 로레벨의 출력을 발생한다.The reference voltage (3/4) Vs is supplied to one input terminal of the level comparators 41 to 46. These level comparators 41 to 46 have a level of the input voltage supplied to the other input terminal of (3 to 3). 4) When it is lower than Vs, a high level output is generated, and in the reverse case, a low level output is generated. The level comparators 51 to 56 generate a high level output when the level of the input voltage supplied to one input terminal is higher than (1/4) Vs, and generates a low level output in the reverse case.
레벨콤퍼레이터(41,42,43)의 각각의 다른 쪽의 입력단자와 레벨콤퍼레이터(51,52,53)의 각각으 한쪽의입력단자에, 홀소자(1a,1b,1c)로부터의 검출신호 A, B, C가 공급된다. 또, 레벨콤퍼레이터(44,45,46)의 각각의 다른 쪽의 입력단자와 레벨콤퍼레이터(54,55,56)의 각각의 한쪽의 입력단자에 반전된 검출신호 OVERLINEA, OVERLINEB, OVERLINEC가 공급된다.Detection signal A from hall elements 1a, 1b, 1c to the other input terminal of each of the level comparators 41, 42, 43, and one of the level comparators 51, 52, 53, respectively. , B and C are supplied. In addition, the inverted detection signals OVERLINEA, OVERLINEB, and OVERLINEC are supplied to the other input terminal of the level comparators 44, 45, and 46 and one input terminal of the level comparators 54, 55, and 56, respectively.
AND게이트(61)에 레벨콤퍼레이터(51)의 출력 및 레벨콤퍼레이터(55)의 출력이공급된다. 다른 AND게이트(62,63,64,65,66)의 각각에는, 다음과 같이 레벨콤퍼레이터의 출력이 공급된다.The output of the level comparator 51 and the output of the level comparator 55 are supplied to the AND gate 61. The output of the level comparator is supplied to each of the other AND gates 62, 63, 64, 65 and 66 as follows.
AND게이트(62) : 레벨콤퍼레이터(41) 및 (45)의 출력AND gate 62: outputs of level comparators 41 and 45
AND게이트(63) : 레벨콤퍼레이터(52) 및 (56)의 출력AND gate 63: outputs of level comparator 52 and 56
AND게이트(64) : 레벨콤퍼레이터(42) 및 (46)의 출력AND gate 64: outputs of level comparators 42 and 46
AND게이트(65) : 레벨콤퍼레이터(53) 및 (54)의 출력AND gate 65: outputs of level comparator 53 and 54
AND게이트(66) : 레벨콤퍼레이터(43) 및 (44)의 출력AND gate 66: outputs of level comparators 43 and 44
AND게이트(61,62,63,64,65,66)의 각각으로부터 스위칭펄스가 발생하는 단다(31,32,33,34,35,36)가도출된다.Switching pulses 31, 32, 33, 34, 35, and 36 are generated from each of the AND gates 61, 62, 63, 64, 65, 66.
전술한 스위칭펄스발생회로에 대하여, 단자(31) 및 (32)에 취출되는 스위칭펄스의 생성에 대하녀 제5도를 참조하여 설명한다.The above-described switching pulse generation circuit will be described with reference to FIG. 5 for the generation of the switching pulses taken out to the terminals 31 and 32.
제5도에 나타낸 바와 같이, 신호 A (실선으로 나타냄) 및 신호 B(1점쇄선으로 나타냄)의 각각과 기준전압 (1./4)Vs 및 (3/4)Vs 과의 레벨관계에 따라서, 레벨콤퍼레이터(41)의 출력은 (A (3/4)Vs)에서 하이레벨로 되고, 레벨콤퍼레이터(45)의 출력은(B (3/4)Vs)에서하이레벨로 되고, 레벨콤퍼레이터(51)의출력은 (A (1/4) Vs)에서 하이레벨로 된다. 따라서, AND게이트(61)에의하여 형성되고, 단자(31)에 발생하는 스위칭펄스 및 AND게이트(61)에 의하여 형성되고, 단자(32)에 발생하는 스위칭펄스는각각 제5도에 나타낸 것으로 된다.As shown in Fig. 5, according to the level relationship between each of the signals A (indicated by the solid line) and the signal B (indicated by the dotted line) and the reference voltages (1./4)Vs and (3/4) Vs The output of the level comparator 41 becomes high level at (A (3/4) Vs), and the output of the level comparator 45 becomes high level at (B (3/4) Vs), and the level comparator ( The output of 51 becomes high level at (A (1/4) Vs). Therefore, the switching pulses formed by the AND gate 61, generated by the AND gate 61 and the switching pulses generated by the AND gate 61, are shown in FIG. .
이들 스위칭펄스가 하이레벨의 기간에서 아날로그스위치(20a, 24a)와 아날로그스위치(21a,25a)가 온한다..The analog switches 20a and 24a and the analog switches 21a and 25a are turned on in the period in which these switching pulses are at a high level.
d. 통전파형의 생성동작d. Generation of energized waveform
제6도 참조하여, 출력단자(30a)에 발생하는 출력전압 즉 통전파형의 생성에 대하여 설명한다.신호 a 및 신호 b가 비가산합성회로(12a)에 공급되어, 양자의 신호에서 보다 큰 레벨을 갖는 제6도A에 나타낸 신호가 연산증폭기(14a)의 출력에 발생한다. 또, 신호 a 및 신호 b가 비가 산합성회로(13a)에 공급되고, 양자의 신호에서 보다 작은 레벨을 갖는 제6도B에 나타낸 신호가 연산증폭기(15a)의출력에 발생한다. 연산중폭기(14a)의 출력신호(제6도A)는 (1/2)Vs를 중심레벨로 하고,최대치를 (3/4)Vs, 최소치를(1/4)V로 하는 신호이다. 연산증폭기(15a)의 출력신호(제6도B)는 같은 레벨의 신호이다.Referring to Fig. 6, the generation of an output voltage, i.e., a conduction waveform, generated at the output terminal 30a will be described. A signal shown in FIG. 6A having a frequency is generated at the output of the operational amplifier 14a. Further, the signals a and b are supplied to the ratio synthesis circuit 13a, and the signal shown in FIG. 6B having a smaller level in both signals is generated at the output of the operational amplifier 15a. The output signal of the operational amplifier 14a (Fig. 6A) is a signal having (1/2) Vs as the center level, the maximum value being (3/4) Vs, and the minimum value (1/4) V. The output signal (Fig. 6B) of the operational amplifier 15a is a signal of the same level.
연산증폭기(16a)의 출력에는, 제6도A에 나타낸 신호가 (1/4)Vs의 레벨, 상승방향으로 시프트되는 동시에반전됨으로써, 제6도C에 나타낸 바와 같이, [(1/2)Vs∼Vs]의 레벨의 신호가 발생한다.At the output of the operational amplifier 16a, the signal shown in FIG. 6A is shifted at the same time as the (1/4) Vs level and the rising direction, and is reversed. As shown in FIG. 6C, [(1/2) Vs to Vs] level signals are generated.
연산증폭기(17a)의 출력에는, 제6도B에 나타낸 신호가 (1/4)Vs의 레벨, 감소q방향으로 시프트되는동시에 반전됨으로써, 제6도D에 나타낸 바와 같이, [0∼(1/2)Vs]의 레벨의 신호가 발생한다.The output of the operational amplifier 17a is inverted at the same time as the signal shown in FIG. 6B is shifted to the level of the (1/4) Vs and the decrease q direction, so as shown in FIG. 6D, [0 to (1 / 2) Vs] level signal.
단자(31)로부터의 제6도E에 나타낸 스위칭펄스에 의하여, 제6도C에 나타낸 신호의 대략하이레벨의 구간이 아날로그스위치(20a,24a)의 출력에 취출된다. 단자(32)로부터의 제6도F에 나타낸 스위칭펄스에 의하여 제6도D에 나타낸 신호의 대략 로레벨의 구간이아날로그스위치(21a,25a)의 출력에 취출된다. 따라서, 출력단자(30a)에는 아날로그스위치에 의하여 게이트된 2개의 신호파형을 합성한 제6도G에 나타낸 출력전압이 발생한다.By the switching pulse shown in FIG. 6E from the terminal 31, a section of approximately high level of the signal shown in FIG. 6C is taken out to the outputs of the analog switches 20a and 24a. By the switching pulse shown in Fig. 6F from the terminal 32, the section of the low level of the signal shown in Fig. 6D is taken out to the outputs of the analog switches 21a and 25a. Therefore, the output terminal 30a generates the output voltage shown in Fig. 6G in which two signal waveforms gated by the analog switch are synthesized.
전술한 출력전압과 마찬가지로 하여 형성된 출력전압이 출력단자(30b, 30c)의 각각에 취출된다. 제6도H에 있어서, 실선의 파형이 출력단자(30a)에 발생하는 출력전압을 나타내고, 파선의 파형이 출력단자(30b)에 발생하는 출력전압을 나타내고, 1점쇄선의파형이 출력단자(30c)에 발생하는 출력전압을 나타낸다. 이 제6도H에 나타낸 봐와 같이, 고정자코일 L1, L2, L3에 각각 120°보다 약간 큰 통전구간씩 순차 통전이 행해진다.The output voltage formed in the same manner as the above-described output voltage is taken out to each of the output terminals 30b and 30c. In Fig. 6H, the solid waveform shows the output voltage generated at the output terminal 30a, the broken waveform shows the output voltage generated at the output terminal 30b, and the waveform of the dashed-dotted line shows the output terminal 30c. ) Represents the output voltage generated. As shown in FIG. 6H, energization is sequentially performed to the stator coils L1, L2, and L3, each conducting section slightly larger than 120 °.
제3도에 나타낸 바와 같이, 고정자코일 L1 및 L2을흐르는 전류를 I1로 나타내고, 고정자코일 L1 및 L3을 흐르는 전류를 I2로 나타내면, 출력단자(30a)가 Vs이고, 출력단자(30b)가 (1/2)Vs 이고, 출력단자(30c)가 0의 전압구간에서는 (I1 I2)로 된다. 이 다음에, I1이 서서히 감소하고, I2가 서서히 증대하여, 출력단자(30b)의 전압과 출력단자(30c)의 전압이 같게(1/2)Vs 로 될 때에 (I1= I2)로 된다. 그리고, I1이 더 감소하는 동시에,I2가 더 증대하여, (I1 I2)로 된다. 즉, 상전환이 서서히 이루어지고, 상전환시의 급격한 전류변화에 의하여 음향노이즈가 발생하는 것이 방지된다. 또, 120°마다의 상전환시점에서 통전구간이 오버랩함으로써, 상전환에 수반하는 토크이 저하를 캔슬할 수 있다.As shown in FIG. 3, when the current flowing through the stator coils L1 and L2 is represented by I1 and the current flowing through the stator coils L1 and L3 is represented by I2, the output terminal 30a is Vs, and the output terminal 30b is ( 1/2) Vs, and the output terminal 30c becomes (I1 I2) in the voltage section of zero. Next, I1 gradually decreases, I2 gradually increases, and when the voltage of the output terminal 30b and the voltage of the output terminal 30c become equal (1/2) Vs, it becomes (I1 = I2). And while I1 further decreases, I2 further increases to become (I1 I2). That is, the phase inversion is made gradually, and the occurrence of acoustic noise by the sudden current change during the phase inversion is prevented. In addition, when the energization section overlaps at the phase switching point every 120 degrees, the torque accompanying the phase switching can be canceled.
제6도H에서는, 통전파형은 (3/4)Vs 및 (1/4)Vs의 점에서, 크로스오버하고 있지만, 토크를 보다 작게 하기 위하여 (3/4)Vs 보다 높은 점 및 (1/4)Vs 보다 낮은 점에서 크로스오버하도록 설계할 경우도 있다. 또한, 통전파형이 (1/2)Vs의 일정한 레벨로 되는 구간에서는, 고정자코일 L1,L2,L3 중에서, 1개의 고정자코일에 전혀 전류가 흐르지 않으며, 모터의 효율의 향상 및 토크불균일의 발생이 방지되고 있다.In Fig. 6H, the energized waveform crosses over at (3/4) Vs and (1/4) Vs, but the point higher than (3/4) Vs and (1 / 4) It may be designed to crossover at a point lower than Vs. In a section in which the energized waveform is at a constant level of (1/2) Vs, no current flows through one stator coil among stator coils L1, L2, and L3, resulting in improvement of motor efficiency and occurrence of torque unevenness. It is being prevented.
전술한 일실시예에서는, 고정자코일 L1, L2, L3에 인가되는 전압 Vs에 대하여, (1/2)Vs의 진폭의 검출신호a, b, c를 형성하고 있다. 그러나, 검출신호a, b, c의 진폭을 V1로 나타내면, (V1 =Vs/2n) (n : 정수)진폭의 검출신호를 사용하고, 이 검출신호를 증폭하여 통전용의 신호를 형성해도 된다.In the above-described embodiment, detection signals a, b, and c having amplitudes of (1/2) Vs are formed with respect to the voltages Vs applied to the stator coils L1, L2, and L3. However, when the amplitudes of the detection signals a, b, and c are represented by V1, a detection signal having an amplitude of (V1 = Vs / 2n) (n: integer) may be used to amplify the detection signal to form an energized signal. .
그리고, 실제의 회로에서는, 제6도H의 사선으로 나타낸 영역이 전기각으로 2°∼30°의 범위에서 가변할 수 있도록 통전파형의 경사부의 경사를 변경할 수 있도록 구성되어 있다.And the actual circuit is comprised so that the inclination part of an electrically transmitted waveform may be changed so that the area | region shown with the oblique line of FIG.
e 다른 실시에 제7도 및 제8도는 본 발명의 다른 실시예를 나타낸다. 다른 실시예는 3개의 홀소자의 검출신호A, B 및 C(제2도A 참조)의 2개의 검출신호끼리를 감산함으로써 형성된제9도A에 나타낸 신호 α, β,γ를 사용하여 통전파형를 생성하는 것이다. 즉, 신호α는(A-B)에 의하여 형성되고,신호β는(B-C)에 의하여 형성되고, 신호γ는(C-A)에 의하여 형성된다. 1상의 통전파형의 생성에 대하여 설명한다.e Figures 7 and 8 show another embodiment of the present invention. Another embodiment generates an energized waveform using signals α, β, and γ shown in FIG. 9A formed by subtracting two detection signals A, B, and C (see FIG. 2A) of three Hall elements. It is. That is, the signal α is formed by (A-B), the signal β is formed by (B-C), and the signal γ is formed by (C-A). The generation of the energized waveform of one phase will be described.
제7도는 신호α를 생성하는 가산회로의 일예를 나타낸다. 이 가산회로는 연산증폭기(70)에 의하여 구성된 것이고, 입력신호로서, 검출신호 A와 검출신호 B가 반전된 신호 B가 공급된다. 따라서, 이 가산회로에 의하여 신호α(A+B = A-B)가 형성된다. 이 신호 α는 다른 시로 β 및 γ와 마찬가지로 (1/2)Vs의 중심레벨을 갖는다.7 shows an example of an addition circuit for generating the signal α. This addition circuit is constituted by the operational amplifier 70, and a signal B in which the detection signal A and the detection signal B are inverted is supplied as an input signal. Therefore, the signal α (A + B = A-B) is formed by this addition circuit. This signal α has a center level of (1/2) Vs like other paths β and γ.
제8도에 있어서, (71)로 나타낸 입력단자에 신호 α가 공급된다. 이 신호 α가 연산증폭기(72) 및 연산증폭기(73)에 공급된다. 연산증폭기는(72)는 (+V2/2) 레벨시프트되는 동시에, 반전된 신호 α2를 발생한다. 연산증폭기(73)는 (- v2/2)레벨시프트되는 동시에, 반전된 신호 α1를 발생한다. 제9도B에는, V2의 레벨만큼 상이한신호 α1 및 신호 α2의 파형이도시되어 있다.In Fig. 8, the signal? Is supplied to the input terminal indicated by (71). This signal α is supplied to the operational amplifier 72 and the operational amplifier 73. The operational amplifier 72 is (+ V2 / 2) level shifted and generates an inverted signal [alpha] 2. The operational amplifier 73 is (−v2 / 2) level shifted and generates an inverted signal α1. In FIG. 9B, the waveforms of the signal α1 and the signal α2 which differ by the level of V2 are shown.
신호 α2가 아날로그스위치(74) 및 레벨콤퍼레이터(76)에 공급된다. 신호 α1가 아날로그스위치(75) 및 레벨콤퍼레이터(77)에 공급된다. 레벨콤퍼레이터(76)는 신호 α2의 레벨이 기준레벨 (1/2)Vs보다 큰기간에서 하이레벨로 되는 제9도C에나타낸 스위칭펄스를 발생한다. 레벨콤퍼레이터(77)는신호 α1의 레벨이 기준레벨 (1/2)Vs 보다 작은 기간에서 하이레벨로 되는 제9도 D에 나타낸 스위칭펄스를 발생한다. 레벨콤퍼레이터(76)로부터의 스위칭펄스가 하이레벨의 기간에서 아날로그스위치(74)가 온하고, 출력단자(78)에는 신호 α2의파형중에서, (1/2)Vs보다 레벨이 큰 구간의 파형이 취출된다. 레벨콤퍼레이터(77)로부터의 스위칭펄스가 하이레벨의 기간에서 아날로그스위치(75)가 온하고, 출력단자(79)에는 신호 α1의 파형중에서, (1/2)Vs 보다 레벨이 작은구간의 파형이 취출된다.The signal α2 is supplied to the analog switch 74 and the level comparator 76. The signal α1 is supplied to the analog switch 75 and the level comparator 77. The level comparator 76 generates the switching pulse shown in Fig. 9C, which becomes a high level in a period in which the level of the signal alpha 2 is greater than the reference level (1/2) Vs. The level comparator 77 generates the switching pulse shown in FIG. 9D where the level of the signal alpha 1 becomes a high level in a period smaller than the reference level (1/2) Vs. In the period in which the switching pulse from the level comparator 76 is at a high level, the analog switch 74 is turned on, and the output terminal 78 has a waveform of a section having a level greater than (1/2) Vs among the waveforms of the signal? 2. It is taken out. In the period in which the switching pulse from the level comparator 77 is at the high level, the analog switch 75 is turned on, and the output terminal 79 has a waveform having a level smaller than (1/2) Vs in the waveform of the signal? It is taken out.
이 출력단자(78) 및 (79)의 각각에는, 전술한 일실시예와 동일한 출력회로를통하여 고정자코일이 접속되어 있다. 출력회로에 의하여, 출력단자(78) 및 (79)의 각각에 발생하는 출력전압이 합성된 전압은 제9도E에 나타낸 것으로 된다. 이 제9도E에 나타낸 통전파형은 전술한 일실시예에 있어서의 통전파형(제6도G)과 동일한 파형으로 된다. 따라서, 상전환시의 급격한 전류변화가 방지되고, 또 통전구간이 오버랩하고, 또한 1개의 고정자코일에 전혀 전류가 흐르지 않는 구간이 형성된다. 이밖의 실시예에서는, 통전파형의 경사각 및 통전각은 신호 α1 및 α2간의 오프세트의 양, 레벨콤퍼레이터의 기준레벨 등에 의하여 설정된다.A stator coil is connected to each of the output terminals 78 and 79 through the same output circuit as in the above-described embodiment. By the output circuit, the voltage obtained by synthesizing the output voltage generated in each of the output terminals 78 and 79 is shown in Fig. 9E. The energized waveform shown in FIG. 9E becomes the same waveform as the energized waveform (FIG. 6G) in the above-mentioned embodiment. Therefore, a sudden current change during phase switching is prevented, the energizing section overlaps, and a section in which no current flows in one stator coil is formed. In other embodiments, the inclination angle and the conduction angle of the conduction waveform are set by the amount of offset between the signals? 1 and? 2, the reference level of the level comparator, and the like.
f. 변형예f. Variant
본 발명은 3상 양방향 통전방식에 한하지 않고, 3상 편방향 120거育渙逆 2상 90거育渙逆4상 90거育渙逆컥각 통전방식의 브레시레스모터에 적용할 수 있다.The present invention is not limited to the three-phase bidirectional energization method, but can be applied to the brassless motor of the three-phase one-way 120 to two-phase 90 to four-phase 90-to-angle energization system.
제10도는 2상 양방향 90거育渙逆컥브러시레스모터에 대하여 본 발명을 적용한 경우의통전파형의 생성을 나타낸 파형도이다. 제10도A는 2개의 홀소자의 검출신호 A 및 B를 나타낸다. 이 검출신호 A 및 B는전술한 일실시예와 마찬가지로, 예를 들면 진폭이 Vs로 된다. 그리고, 검출신호 A 및 B의 양자의 최대치가 검출되고, 제10도B에 나타낸신호가 형성되는 동시에, 양자의 최소치가 검출되며, 제10도C에 나타낸 신호가 형성된다.FIG. 10 is a waveform diagram showing generation of energized waveforms when the present invention is applied to a two-phase bidirectional 90-gear brushless motor. 10A shows detection signals A and B of two Hall elements. The detection signals A and B have an amplitude of Vs, for example, as in the above-described embodiment. Then, the maximum values of both the detection signals A and B are detected, the signal shown in Fig. 10B is formed, and the minimum value of both is detected, and the signal shown in Fig. 10C is formed.
홀소자의 검출신호 A 및 B로부터, 제10도D 및제10도E에 각각 나타낸 스위칭펄스가 발생된다. 제10From the detection signals A and B of the Hall element, the switching pulses shown in FIGS. 10D and 10E, respectively, are generated. 10th
도 B에 나타낸 신호가 반전되는 동시에, 레벨시프트된 신호로부터 제10도D에 나타낸 스위칭펄스가 하이레벨의 기간의 파형이 취출된다. 마찬가지로, 제10도C에 나타낸 신호가 반전되는 동시에, 레벨시프트된 신호로부터 제10도E에 나타낸 스위칭펄스가 하이레벨의 기간의 파형이 취출된다. 스위칭된 2개의 파형을 합성하므로써, 제10도F에 나타낸 통전파형이 얻어진다. 제10도G에 있어서, 실선 및 파선의 각각으로 나타낸 통전파형이 고정자코일에 공급된다.While the signal shown in Fig. B is inverted, the waveform of the period in which the switching pulse shown in Fig. 10D is high level is taken out from the level shifted signal. Similarly, the signal shown in FIG. 10C is inverted and the waveform of the period in which the switching pulse shown in FIG. 10E is high level is taken out from the level shifted signal. By synthesizing the two switched waveforms, the energized waveform shown in Fig. 10F is obtained. In Fig. 10G, energized waveforms represented by solid and dashed lines, respectively, are supplied to the stator coils.
이 제10도F 및 제10도 G에 나타낸 통전파형은 상전환시의 전류변화가 완만한 것이며, 전술한 일실시예 및 다른 실시예와 같은 특징을 갖는 것이다.The conduction waveforms shown in Figs. 10F and 10G are gentle in current change during phase inversion, and have the same characteristics as those of the above-described one embodiment and the other embodiments.
본 발명에 의하면, 상전환시의 전류변화가 완만하게 되어, 스위칭방식에 있어서의 음향노즈의 발생을 방지할 수 있다. 본 발명은 홀소자의 검출신호가 갖고 있는 경사파형을 통전파형의 경사부로 하므로, 콘덴서를 필요없게 할 수 있고, 염가의 구성으로 할 수 있는 동시에, 기동시와 같이 모터의 회전수가낮을 때에도, 음향노이즈의 발생을 확실하게 방지할 수 있다.According to the present invention, the current change at the time of phase switching becomes gentle, and it is possible to prevent the occurrence of acoustic noise in the switching system. According to the present invention, since the inclination waveform of the detection signal of the Hall element is the inclination portion of the conduction waveform, the condenser can be eliminated and the structure can be made inexpensively. Can be prevented from occurring.
또, 본 발명은 리니어드라이브방식과 같이 모터효율의 저하가 생기지 않는 이점이 있다.In addition, the present invention has the advantage that a decrease in motor efficiency does not occur as in the linear drive method.
또, 본 발명은 브러시레스모터의 기계적 구조를 변경할 필요가없이, 구동회로만의 치환으로 실현할 수 있다.In addition, the present invention can be realized by replacing only the drive circuit without changing the mechanical structure of the brushless motor.
Claims (5)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208148A JPH0736713B2 (en) | 1985-09-20 | 1985-09-20 | Brushless motor |
| JP1985-208148 | 1985-09-20 | ||
| KR1019860007776A KR940009965B1 (en) | 1985-09-20 | 1986-09-16 | Brushless motor drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0130717B1 true KR0130717B1 (en) | 1998-04-09 |
Family
ID=26516677
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009909A KR0130719B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
| KR1019950009911A KR0130717B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
| KR1019950009910A KR0130718B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
| KR1019950009912A KR0130716B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009909A KR0130719B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009910A KR0130718B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
| KR1019950009912A KR0130716B1 (en) | 1985-09-20 | 1995-04-26 | Brushless motor driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (4) | KR0130719B1 (en) |
-
1995
- 1995-04-26 KR KR1019950009909A patent/KR0130719B1/en not_active IP Right Cessation
- 1995-04-26 KR KR1019950009911A patent/KR0130717B1/en not_active IP Right Cessation
- 1995-04-26 KR KR1019950009910A patent/KR0130718B1/en not_active IP Right Cessation
- 1995-04-26 KR KR1019950009912A patent/KR0130716B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0130716B1 (en) | 1998-04-09 |
| KR0130718B1 (en) | 1998-04-09 |
| KR0130719B1 (en) | 1998-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009965B1 (en) | Brushless motor drive circuit | |
| US4283664A (en) | Control signal generator for the commutating device of a brushless electronics motor | |
| KR100372960B1 (en) | Control circuit having a plurality of sensors | |
| US4442386A (en) | Control apparatus of transistor motor | |
| US4066935A (en) | Stator winding control circuit for a brushless d.c. motor | |
| US6465973B1 (en) | Permanent magnet 2-phase DC brushless motor | |
| KR0130717B1 (en) | Brushless motor driving circuit | |
| JP2685046B2 (en) | Brushless motor | |
| JPH0524759B2 (en) | ||
| JP2685045B2 (en) | Driving method of brushless motor | |
| JPS648555B2 (en) | ||
| KR0174492B1 (en) | Switching control signal generation circuit of small precision motor | |
| JPS6333395B2 (en) | ||
| JP3309828B2 (en) | Motor drive control device | |
| JPH118991A (en) | Dc brushless motor | |
| JP3300637B2 (en) | Brushless DC motor | |
| JP3578903B2 (en) | Brushless DC motor and brushless DC motor drive control method | |
| JP2541194B2 (en) | Brushless motor | |
| KR930005383B1 (en) | Control circuit of 2-phase brushless motor | |
| JPS6226274B2 (en) | ||
| JP2646675B2 (en) | Motor switching drive circuit | |
| JPH0527351B2 (en) | ||
| JPH0216671B2 (en) | ||
| JPS6011758Y2 (en) | Brushless motor forward/reverse rotation control device | |
| JPH01270792A (en) | Current detection circuit for linear motor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051031 Year of fee payment: 9 |
|
| EXPY | Expiration of term |