KR0119651B1 - 반도체 패키지용 리드프레임의 탑재판 구조 - Google Patents
반도체 패키지용 리드프레임의 탑재판 구조Info
- Publication number
- KR0119651B1 KR0119651B1 KR1019940006289A KR19940006289A KR0119651B1 KR 0119651 B1 KR0119651 B1 KR 0119651B1 KR 1019940006289 A KR1019940006289 A KR 1019940006289A KR 19940006289 A KR19940006289 A KR 19940006289A KR 0119651 B1 KR0119651 B1 KR 0119651B1
- Authority
- KR
- South Korea
- Prior art keywords
- mounting plate
- semiconductor chip
- lead frame
- semiconductor
- attached
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것으로서, 반도체의 탑재판(4)의 중앙부를 천공시켜 개방부(5)를 형성하여 이 개방부(5) 외부에 형성되는 반도체칩(8)의 접착부(6)를 띠형으로 하므로서 탑재판(4)의 전체 체적면적을 축소시켜 열팽창에 의한 병형을 방지하고, 또한 탑재판(4)의 좌우 중앙을 절결시켜 반도체칩(8)이 접착되는 띠형 접착부(6)가 분리되도록 하여 와이어본딩공정 및 패키지 몰딩공정중에 가해지는 고온에 의한 열팽창 계수범위를 최소화시켜 반도체칩이 탑재판이 접착부에 견고하게 접착되도록 하므로서 반도체의 품질향상 및 제품 신뢰도를 높인 것이다.
Description
제1도는 본 발명에 따른 리드프레임의 탑재판 구조를 나타낸 평면도.
제2도는 본 발명에 따른 탑재판을 나타낸 평면도.
제3도는 본 발명의 실시예에 따른 탑재판의 나타낸 평면도
제4도는 종래의 탑재판을 나타낸 평면도
* 도면의 주요부분에 대한 부호의 설명
1 : 리드프레임 2 : 리드
3 : 타이바 4 : 탑재판
5 : 개방부 6 : 접착부
7 : 절결부 8 : 반도체칩
본 발명은 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것으로서, 특히 반도체칩이 부착되는 리드프레임의 탑재판 중앙부를 천공시켜 개방부가 형성되게 띠형 접착부를 갖도록 함으로서 탑재판과 반도체칩의 접착면적을 축소시켜 열팽창에 의한 변형을 방지토록한 반도체 패키지용 리드프레임의 탑재판 구조에 관한 것이다.
일반적으로 반도체 패키지의 리드프레임은 금속재로 이루어지고, 이 금속재의 리드프레임에는 리드가 배열되면, 그 내부에는 반도체칩이 부착될 수 있는 탑재판이 구비되어 있다. 상기한 탑재판에 부착되어 있는 반도체칩에 구비된 칩 패드와 각 리드간에 각각 와이어를 본딩시키므로서, 반도체칩과 각 리드사이에서 전기적 신호를 전달할 수 있도록 한 것이다.
이와같이 재질이 서로 다른 리드프레임의 탑재판에 부착된 반도체칩과 각 리드와의 와이어본딩작업이 완료된 반도체 패키지 자재는 패키지몰딩공정에서 합성수지재인 컴파운드로 패키지 성형되므로서 단일체의 반도체패키지를 완성하는 것이다.
그러나, 각 공정(와이어 본딩공정시 가해지는 고온, 몰딩공정시 가해지는 고온, 각 공정후 오븐(OVEN)안에서 가열하여 접착력을 굳히는 공정등)을 거치면서 고온의 조건에서 제조되는데, 종래의 반도체 패키지용 리드프레임의 탑재판은 제4도 도시된 바와같이 일측표면에 반도체칩이 부착될 수 있는 접착부(22)로 된 탑재판(21)의 표면적이 반도체칩(8)의 전체 면적을 수용할 수 있도록 넓게 형성되어 있다.
이러한 탑재판(21)에 에폭시의 접착제를 사용하여 반도체칩을 부착하는 것으로, 이와같이 부착된 반도체칩과 탑재판(21)은 각 공정에서 요구되는 고온의 조건에서 계면박리 및 크랙 등이 발생되는 것이다. 즉, 상기한 반도체칩과 칩 탑재판(21)은 서로 상이한 재질로 되어 있음으로, 반도체칩의 열팽창 계수와 탑재판(21)의 열팽창 계수의 차이에 인하여 반도체칩보다 금속재의 탑재판(21)이 열변형이 더욱 심화되게 된다.
그러므로 탑재판(21)에 부착된 반도체칩의 접착부(22)에서 상호 계면박리 및 크랙이 발생되어 반도체 패키지의 동작 기능 저하 및 제품의 품질에 지대한 문제점을 주는 등의 폐단이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 발명한 것으로서, 반도체칩이 에폭시 접착제에 의해 탑재판의 접착부에 접착되는 리드프레임의 탑재판의 중앙부를 천공시켜 개방부를 형성하고, 이 개방부 외부는 반도체칩이 접착되는 접착부를 띠형으로 형성되게 하여 탑재판의 접착부 전체 체적면적을 개방부에 의해 축소시키므로서 와이어본딩공정 및 패키지 몰딩공정시 가해지는 고온에 의한 열팽창 변형을 방지하여 반도체칩이 견고하게 탑재판의 접착부에 접착되어 제품의 품질 상태를 높일 수 있는 것을 목적으로 한다.
이하, 첨부된 도면에 의하여 본 발명의 구성을 상세하게 설명하면 다음과 같다.
제1도는 본 발명에 따른 리드프레임의 탑재판 구조를 나타낸 평면도이다. 도시된 바와같이 다수의 리드(2)를 가진 리드프레임(1)에 타이바(3)에 의해 일체로 연결 형성된 탑재판(4)이 리드프레임(1) 중앙부에 위치하고, 상기 타이바(3)는 탑재판(4)의 좌우 양측단 상하에 각각 복수개씩 형성되어 리드프레임(1)과 연결되어 있는 것으로, 이러한 탑재판(4)의 중앙에는 개방부(5)를 사각형으로 천동하여 개방부(5)의 외부에 형성되는 반도체칩(8)의 접착부(6)가 띠형으로 갖도록 하였다. 이 띠형의 접착부(6)에 반도체 패키지를 구성하는 반도체칩(8)이 부착되어 반도체칩상에 구비된 칩패드와 각 리드(2)를 와이어로 연결 접속시키는 것이다.
제2도는 본 발명에 따른 탑재판에 나타낸 평면도이다. 도시된 바와같이 탑재판(4)의 중앙부를 사각형으로 천공시켜 개방부(5)를 형성하고, 그 외부에 띠형의 접착부(6)가 형성되도록 함으로서 상기한 탑재판(4)에 부착되는 반도체칩(8)과의 접착면적을 최소화 한 것이다. 즉, 반도체칩(8)이 탑재판(4)에 부착될 때 개방부(5)의 외부로 형성된 띠형의 접착부(6)에만 반도체칩(8)이 부착됨으로서 반도체칩(8)과 탑재판(4)과의 접착되는 면적을 축소할 수 있는 것이다.
제3도는 본 발명의 실시예에 따른 탑재판의 나타낸 평면도이다. 도시된 바와같이 개방부(5)가 형성된 탑재판(4)의 중앙부를 절결하여 상기한 탑재판(4)를 상·하 두 개로 분리시킨 것이다. 이와같이 탑재판(4)을 상·하로 분리시킴으로서 분리된 부분은 반도체칩(8)에 부착되지 않음으로서 반도체칩(8)과 탑재판(4)과의 접착되는 면적이 축소되는 것이다.
이와같이 구성된 본 발명의 작용효과를 상세하게 설명하면 다음과 같다.
제1도에서 보는 바와같이 리드프레임(1)의 중앙에 정사각형 및 장방향 사각형으로 된 탑재판(4)이 좌우양측 상하로 형성된 복수개의 타이바(3)에 의해 일체로 형성되고, 탑재판(4)의 중앙부를 정사각형 및 장방향 사각형으로 천공시켜 개방부(5)가 이루어지며, 이 개방부(5)의 외부에 형성되는 탑재판(4)을 띠형 접착부(6)가 되도록 하여 이 접착부(6)에 반도체칩(8)을 에폭시 접착제로 접착한 후 반도체칩상에 구비된 칩패드와 각 리드(2)를 와이어로 연결 접속하는 것이다.
이렇게 와이어로 반도체칩(8)과 각 리드(2)를 연결 접속하는 반도체 패키지의 제조공정을 와이어본딩공정으로 하는데, 상기 와이어본딩공정은 고온(200℃-240℃)의 조건에서 공정을 진행함으로 이때 발생되는 고온에 의해 반도체칩(8)과 탑재판(4)이 가열되어 열팽창 변형이 발생되는 것이다.
그러나, 상기한 탑재판(4)과 반도체칩(8)과는 각각 열팽창 계수가 상이함으로서 반도체칩(8)과 탑재판(4)이 부착된 부분에서 계면박리 및 크랙이 발생되는데, 본 발명은 상기한 탑재판(4)의 중앙부에 개방부(5)를 형성함으로서 반도체칩(8)과 탑재판(4)과의 접착면적을 축소하여 열팽창에 의한 변형을 최대한 방지한 것이다. 즉, 상기한 개방부(5)에 의해 탑재판(4)의 전체면적이 축소됨으로서 열팽창의 변경이 최소화 되는 것이다.
또한, 탑재판(4)의 띠형 접착부(6)상에 실장된 반도체칩상의 본드패드와 각 리드(2)를 와이어로 연결시킨 와이어 본딩작업후 반도체의 외적인 힘과 부식과 열 등에 의한 손상을 방지하고 전기적 특성과 기계적 특성의 안정성을 기여하기 위해 고온(175℃)의 조건에서 콤파운드 몰드재로 그 외부를 감싸는 몰딩공정을 하는 것이다. 이와같은 몰딩공정시 가해지는 고온에 의해서도 상기한 탑재판(4) 및 반도체칩(8)이 열팽창 되는데, 이때 전술한 개방부(5)에 의해 띠형 접착부(6)로 이루어진 탑재판(4)의 전체 체적면적이 축소됨에 따라 반도체칩(8)의 접착상태가 견고하게 한 것이다.
이와같이 와이어본딩공정 및 몰딩공정 이외에도 각 공정후에 오븐(OVEN)안에서 가열하여 접착력을 굳히는 공정을 거치게 되는데, 이러한 공정에서도 탑재판과 반도체칩은 열팽창된다. 즉, 반도체 패키지를 완성하기 까지는 계속적인 고온의 조건에서 공정이 진행됨으로 상기한 탑재판(4)에는 계속적으로 열팽창이 발생되는데, 이러한 열팽창에 의한 계면박리 및 크랙의 발생을 최소화하도록 상기한 탑재판(4)에 개방부(5)를 형성하여 탑재판(4)의 전체면적을 축소하여 열팽창에 의한 변형을 최소함과 아울러, 상기한 개방부(5)에 의해 반도체칩(8)이 접착되는 면적을 축소함으로서 열팽창에 의한 변형을 방지할 수 있는 것이다.
이러한 탑재판(4)의 실시예로 첨부된 도면 제3도에 도시된 바와같이 상기한 탑재판(4)의 중앙부를 절격한 절결부(7)에 의해 탑재판(4)을 상.하 두 개로 분리시키고, 이와같이 분리된 탑재판(4)은 좌우 양측에 각각 형성된 타이바(3)의해 리드프레임(1)과 연결되어 있는 것으로, 이러한 탑재판(4)에 반도체칩(8)을 부착하고, 와이어본딩공정과 몰딩공정을 하는 것이다. 이때, 고온에 의한 열팽창 변형은 상기한 개방부(5)와 절결부(7)의 체적면적만큼 줄어들어 열팽창에 의한 변형을 최대한 방지할 수 있는 것이다.
이상에서와 같이 본 발명은 탑재판의 중앙에 개방부를 형성하는 것에 의해 와이어본딩공정과 몰딩공정시 가해지는 고온에 의한 열팽창 계수의 범위를 최소화하여 변형을 방지하므로서 반도체칩이 탑재판의 접착부에서 견고하게 접착되도록 하여 반도체의 품질향상 및 신뢰도를 높인 효과가 있다.
Claims (3)
- 반도체 패키지를 구성하기 위한 다수의 리드(2)가 외주연에 배열되고, 상기한 다수의 리드(2) 중앙부에 위치하며 타이바(4)에 의해 리드프레임(1)에 일체로 연결 형성되는 한편, 반도체칩(8)이 에폭시에 의해 부착되는 탑재판(4)에 있어서, 상기한 탑재판(4)의 중앙부를 천공시켜 개방부(5)를 형성하고, 이 개방부(5)의 외부에 형성되는 띠형의 접착부(6)에 반도체칩(8)을 부착하여 반도체칩(8)과의 접착되는 탑재판(4)의 접착면적을 최소화하여 열팽창에 의한 변형을 방지하도록 된 것을 특징으로 하는 반도체 패키지용 리드프레임의 탑재판 구조.
- 제1항에 있어서, 상기한 개방부(5)는 사각형상으로 된 것을 특징으로 하는 반도체 패키지용 리드프레임의 탑재판 구조.
- 제1항 또는 제2항에 있어서, 상기한 탑재판(4)의 중앙부를 절결하여 상.하 두 개로 분리시킨 것을 특징으로 하는 반도체 패키지용의 리드프레임의 탑재판 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940006289A KR0119651B1 (ko) | 1994-03-28 | 1994-03-28 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940006289A KR0119651B1 (ko) | 1994-03-28 | 1994-03-28 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0119651B1 true KR0119651B1 (ko) | 1997-10-23 |
Family
ID=19379782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940006289A KR0119651B1 (ko) | 1994-03-28 | 1994-03-28 | 반도체 패키지용 리드프레임의 탑재판 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0119651B1 (ko) |
-
1994
- 1994-03-28 KR KR1019940006289A patent/KR0119651B1/ko not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6570244B1 (en) | Multi-part lead frame with dissimilar materials | |
US5773878A (en) | IC packaging lead frame for reducing chip stress and deformation | |
US5539251A (en) | Tie bar over chip lead frame design | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
US5583371A (en) | Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements | |
US5185653A (en) | O-ring package | |
US5223738A (en) | Leadframe | |
US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
JP3522177B2 (ja) | 半導体装置の製造方法 | |
US4865193A (en) | Tape carrier for tape automated bonding process and a method of producing the same | |
KR0119651B1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
JPH02125651A (ja) | リードフレーム | |
KR100206077B1 (ko) | 공동을 갖는 패키지에 실장되는 반도체칩을 가지는 반도체 장치 및 그의 제조 방법 | |
KR0119653B1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
KR0119652B1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
KR100632256B1 (ko) | 더미리드들을 포함하는 리드 온 칩형 리드 프레임 | |
KR100198312B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
KR200186000Y1 (ko) | 반도체 리드프레임 탑재판 구조 | |
KR100201062B1 (ko) | 반도체패키지의 리드프레임 탑재판 구조 | |
JPH06260589A (ja) | 樹脂封止型半導体装置及びその製造方法及びその実装方法 | |
KR19990006940A (ko) | 반도체 장치의 향상된 리드 칩 접착 구조와 그에 사용되는 리드프레임 | |
JP2580310B2 (ja) | 半導体パッケ―ジ | |
KR950000101Y1 (ko) | 반도체 패키지용 리드 프레임 | |
JP2964403B1 (ja) | リードフレームに半導体チップをマウントしたパッケージの製造方法 | |
KR200147420Y1 (ko) | 멀티 칩 모듈 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110805 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |